JPS60208886A - 電子部品の製造方法 - Google Patents

電子部品の製造方法

Info

Publication number
JPS60208886A
JPS60208886A JP59064747A JP6474784A JPS60208886A JP S60208886 A JPS60208886 A JP S60208886A JP 59064747 A JP59064747 A JP 59064747A JP 6474784 A JP6474784 A JP 6474784A JP S60208886 A JPS60208886 A JP S60208886A
Authority
JP
Japan
Prior art keywords
conductor
chip
thick film
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59064747A
Other languages
English (en)
Other versions
JPH0210571B2 (ja
Inventor
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59064747A priority Critical patent/JPS60208886A/ja
Priority to EP85302138A priority patent/EP0157590B1/en
Priority to DE8585302138T priority patent/DE3580180D1/de
Priority to US06/716,980 priority patent/US4639830A/en
Publication of JPS60208886A publication Critical patent/JPS60208886A/ja
Publication of JPH0210571B2 publication Critical patent/JPH0210571B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、厚膜多層配線基板上にＩＣチップその他のチ
ップ部品を搭載し、ボッティングにより封止する電子部
品の製造方法に関する。
［発明の技術的背景とその問題点］ 近年、電子機器の小型化、軽量化、高信頼性化の要求が
多くの分野において高まってきており、これらの要求を
満足するハイブリッドＩＣの開発がすすめられている。
このハイブリッドＩＣに使用される多層配線基板の製造
法の１つとして厚膜法による製造方法が知られている。
この厚膜法においては、第１図および第２図に示ずよう
に、゛セラミック基板１上に、ＡＬＩ　；　Ｐｔ　。
ＡＵ　Ｓ／’ｌ　Ｐｄ　、Ｃｕ等を導電金属として用い
た導体ペーストによる下部導体配線層２ａと上部導体配
線層２ｂと結晶化ガラスペースト等による下部絶縁層３
ａ、上部絶縁層３ｂとが印刷、乾燥、焼成の繰り返しに
より交互に形成されて、厚膜回路配線基板が形成される
。
この厚膜回路配線基板上処理 載するための導体パターン４ａ　、４ｂ　、搭載された
ＩＣチップと厚膜回路配線基板との電気的接続を形成す
るためのボンディング用導体パターン４０１人出力リー
ドを取り付けるための導体パターン４ｄ、およびこれ等
の導体パターン４ａ〜４ｄを電気的に相互接続するため
の導体配線パターン４ｅが形成される。
ところでこのような厚膜回路配線基板では、その上にＩ
Ｃチップ等のチップ部品を搭載した後、外気とチップ部
品を遮断するためにその最上層を封止する必要がある。
このような封止方法としては、封止用の金属キャップあ
るいはセラミックキャップ（図示を省略）で厚膜回路配
線基板の上面を覆い、その接合部をハンダシールあるい
は溶接シール等により封止する方法がとられている。
この方法によれば、気密に対する高信頼性が得られるが
こうして得られるハイブリッドＩＣ等の電子部品はコス
トが高くなるという難点がある。。
一方、多少信頼性の点ではキャップを用いた半田等によ
る封止シールよりも劣るが、電子部品の製品コストを低
減させる封止方法として、ＩＣチップ等のチップ部品を
搭載し１〔厚膜回路配線基板上にエポキシ樹脂やシリコ
ーンゴム等の硬化性組成物をポツティングし外気と前記
ＩＣチップ等のチップ部品とを遮断する樹脂ゴム封止法
が考えられる。
しかしながらこのポツティングによる封止法では、信頼
性の面、特に耐湿性の面で問題があり、厚膜回路配線基
板の表面の導体配線パターン４ｅの間隔の狭い場所では
ポツティングされたエポキシ樹脂あるいはシリコーンゴ
ム等の内部に湿気が侵入して、特にＡＣＩ系の導体配線
においては、マイグレーションによる配線の短絡事故が
発生するという難点があった。
このような問題を回避するため、例えば厚膜回路配線基
板表面のチップ部品搭載用の導体パターン４ａ　、４ｂ
　、４ｃあるいは入出力リードを取付けるための導体パ
ターン４ｄ等の部品搭載用導体パターンを除いた部分５
（第１図の散点部分）に絶縁体である結晶化ガラスペー
ストを印刷、乾燥、焼成することが考えられる。
しかしながら結晶化ガラス層は有孔性（ポーラス）であ
つＣ１湿気が結晶化ガラス層を透過し【しまい、耐湿性
の向上にはあまり寄与しないという問題があった。
さらにまたオーバーグレーズとして用いられる非結晶化
ガラス層６を印刷、乾燥、焼成することにより耐湿性を
向上させることも考えられるが、非結晶化ガラス層は、
第２図に示すように表面が平滑に過ぎて、第３図に示す
ようにＩＣチップ等のチップ部品７を実装後、エポキシ
樹脂あるいはシリコーンゴム等の硬化性組成物７をボッ
ティングしＣ硬化させた場合、硬化したエポキシ樹脂や
シリコーンゴム等が厚膜回路配線基板表面から容易には
がれてしまうという欠点があった。なお第３図において
、８はチップ部品を接着した接着剤層、９はボンディン
グワイヤを示している。
［発明の目的］ 本発明は、このような事情に対処してなされたもので、
その目的とするところは、耐湿性が良好で、しかも封止
のためにポツティングされたエポキシ樹脂やシリコーン
ゴム等の硬化性組成物が強固に厚膜回路配線基板上に接
着し、これによって信頼性の高い封止がなされた電子部
品を製造し得る方法を提供することにある。
［発明の概要］ すなわち本発明の電子部品の製造方法は、厚膜口、路配
線基板表面のＩＣチップその他の部品搭載用導体パター
ンを除く部分に非結晶化ガラスペーストを印刷、乾燥、
焼成する工程と、この工程により形成された非結晶化ガ
ラス層上に結晶化ガラスペーストを印刷、乾燥、焼成す
る工程と、この工程において形成された厚膜回路配線基
板上にチップ部品その他の部品を実装する工程と、前記
ＩＣチップその他の部品上に硬化性組成物によるポツテ
ィングを施す工程とを具備することを特徴としている。
［発明の実施例］ 以下図面を参照しながら本発明の一実施例を説明する。
第４図は本発明の一実施例により製造された電子部品を
示す断面図である。なお同図におい°Ｃ１第１図ないし
第３図と共通する部分には同一符号が付されている。
この実施例においては、アルミナ等のセラミック基板１
上にＡＵ　、ｐｔΔｕ１△ａ　、　Ｐｄ　、　Ｃｕ等の
導体ペーストにより下部導体配線層２ａが形成され、そ
の上に結晶化ガラスペーストにより下部絶縁層３ａが形
成され、この下部絶縁層３ａにはスルーホールが形成さ
れてその上に導体ペーストにより上部導体配線層２ｂが
形成され、同時にこの下部導体配線層２ｈと下部導体配
線層２ａとを電気的に接続する接続導体２Ｃがスルーホ
ール内に形成される。
さらに同様にして上部導体配線層２ｂ上には、上部絶縁
ｍ３ｂおよびその層内にスルーホールが形成され、その
上に表面導体パターンおよびこの表面導体パターンと上
部導体配線層２ｂとを電気的に接続する接続導体とが順
に形成される。
この表面導体パターンのうち部品搭載用の導体パターン
４８〜４ｄを除いた部分には、オーバーグレーズタイプ
の軟化点５００℃程度の非結晶化ガラス層６ａと軟化点
９００℃程度の結晶化ガラス層６ｂとが、それぞれのガ
ラスペーストの印刷、乾燥、焼成により順に形成される
。
次いで表面導体層のチップ部品を搭載するための導体パ
ターン４ａ　、４ｂ上には、ＩＣチップ等のチップ部品
７が導電エポキシ等の接着剤により搭載され、例えばＡ
ＵあるいはＡ１線等からなるボンディングワイヤ９を用
いてワイヤボンディングにより、このチップ部品上の端
子パッドと基板上の導体配線パターン４Ｃとが電気的に
接続される。
一方、導体パターン４ｄ　（第４図において図示せず）
上には入出力リードが導電エポキシ等の接着剤により搭
載される。
この後ＩＣチップ７、ボンディングワイヤ９、入出力リ
ード（図示せず）の基部上にエポキシ樹脂あるいはＲＴ
Ｖタイプのシリコーンゴム等の硬化性組成物１０による
ポツティングが施され、硬化されて外気と遮断される。
第５図は本発明の他の実施例により得られた電子部品の
横断面図である。この実施例は、ポツティングする領域
が異なる点を除いて第４図に示した実施例と同一構成と
されている。
この実施例においては、入出力リード１１を除いてセラ
ミック基板１の裏面を含む全面が硬化性組成物１０によ
りポツティングされＣいる。
この実施例によれば第３図に示した実施例よりもさらに
信頼性の高い電子部品を得ることができる。
［発明の効果］ 以上説明したように、本発明によれば、厚膜回路配線基
板の部品搭載用導体パターンを除く部分に非結晶化ガラ
スの層と結晶化ガラスの層とを順に形成し、その上にボ
ッティングを行なうようにしたので、最上層に形成され
たポーラスな結晶化ガラス層がポツティング用の硬化性
組成物と非常に強固に接着し、またその結晶化ガラス層
の下部の非結晶化ガラス層が外部からの湿気の侵入を完
全に防止して信頼性の非常に高い樹脂封止による電子部
品を提供することが可能となる。
【図面の簡単な説明】
第１図は従来の樹脂封止による電子部品に用いられる厚
膜回路配線基板の斜視図、第２図はその断面図、第３図
は従来の厚膜回路配線基板上にＩＣチップ等のチップ部
品を実装した後樹脂封止した電子部品の断面図、第４図
は本発明により得られた電子部品の断面図、第５図は本
発明の他の実施例により得られた電子部品の断面図であ
る。 １・・・・・・・・・・・・・・・セラミック基板２ａ
、２ｂ−−−導体ペースト ３ａ　、３ｂ・・・絶縁体ペースト ４ａ　、４ｂ・・・部品を搭載するための導体パターン ４Ｃ・・・・・・・・・・・・ＩＣチップと厚膜回路配
線基板との電気的接続を形成 するための導体パターン ４ｄ・・・・・・・・・・・・入出力リードを取りイリ
（プるための導体パターン ４ｅ・・・・・・・・・・・・導体パターン間を電気的
に接続するための導体配線 パターン ５・・・・・・・・・・・・・・・部品搭載用の導体パ
ターンを除いた部分 ６．６ａ・・・・・・非結晶化ガラス層６ｂ・・・・・
・・・・・・・結晶化ガラス層７・・・・・・・・・・
・・・・・ｊ　Ｃチップ８・・・・・・・・・・・・・
・・接着剤層９・・・・・・・・・・・・・・・ボンデ
ィングワイヤ１０・・・・・・・・・・・・・・・硬化
性組成物代理人弁理士　須　山　佐　−

Claims (1)

    【特許請求の範囲】
  1. （１）厚膜回路配線基板表面のＩＣチップその他の部品
    搭載用導体パターンを除く部分に非結晶化ガラスペース
    トを印刷、乾燥、焼成する工程と、この工程により形成
    された非結晶化ガラス層上に結晶化ガラスペーストを印
    刷、乾燥、焼成する工程と、この工程において形成され
    た厚膜回路配線基板上にＩＣチップその他の部品を実装
    する工程と、前記ＩＣチップその他の部品上に硬化性組
    成物によるポツティングを施す工程とを具備することを
    特徴とする電子部品の製造方法。
JP59064747A 1984-03-31 1984-03-31 電子部品の製造方法 Granted JPS60208886A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59064747A JPS60208886A (ja) 1984-03-31 1984-03-31 電子部品の製造方法
EP85302138A EP0157590B1 (en) 1984-03-31 1985-03-27 Packaged electronic device
DE8585302138T DE3580180D1 (de) 1984-03-31 1985-03-27 Verkapselte elektronische anordnung.
US06/716,980 US4639830A (en) 1984-03-31 1985-03-28 Packaged electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59064747A JPS60208886A (ja) 1984-03-31 1984-03-31 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPS60208886A true JPS60208886A (ja) 1985-10-21
JPH0210571B2 JPH0210571B2 (ja) 1990-03-08

Family

ID=13267056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59064747A Granted JPS60208886A (ja) 1984-03-31 1984-03-31 電子部品の製造方法

Country Status (4)

Country Link
US (1) US4639830A (ja)
EP (1) EP0157590B1 (ja)
JP (1) JPS60208886A (ja)
DE (1) DE3580180D1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2593346B1 (fr) * 1986-01-17 1990-05-25 Nec Corp Substrat de cablage utilisant une ceramique comme isolant
JPH0545009Y2 (ja) * 1987-04-06 1993-11-16
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
JP2821262B2 (ja) * 1990-11-26 1998-11-05 株式会社日立製作所 電子装置
JPH05207718A (ja) * 1992-01-24 1993-08-13 Nippon Densan Corp 直流モータ
US6888259B2 (en) * 2001-06-07 2005-05-03 Denso Corporation Potted hybrid integrated circuit
TWI574363B (zh) * 2011-07-05 2017-03-11 鴻海精密工業股份有限公司 晶片封裝體
TWI514524B (zh) * 2011-07-21 2015-12-21 Hon Hai Prec Ind Co Ltd 雙面電路板結構

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3317653A (en) * 1965-05-07 1967-05-02 Cts Corp Electrical component and method of making the same
US3909680A (en) * 1973-02-16 1975-09-30 Matsushita Electric Ind Co Ltd Printed circuit board with silver migration prevention
GB1450689A (en) * 1973-09-27 1976-09-22 Int Standard Electric Corp Circuit ar'ngements
US3943621A (en) * 1974-03-25 1976-03-16 General Electric Company Semiconductor device and method of manufacture therefor
US4042550A (en) * 1975-11-28 1977-08-16 Allied Chemical Corporation Encapsulant compositions based on anhydride-hardened epoxy resins
JPS5328266A (en) * 1976-08-13 1978-03-16 Fujitsu Ltd Method of producing multilayer ceramic substrate
IN147578B (ja) * 1977-02-24 1980-04-19 Rca Corp
US4147087A (en) * 1977-06-13 1979-04-03 Peters Jr Joseph Pitch change limiting device in conjunction with stringed musical instruments
US4318830A (en) * 1979-01-15 1982-03-09 E. I. Du Pont De Nemours And Company Thick film conductors having improved aged adhesion
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
JPS5729185U (ja) * 1980-07-28 1982-02-16
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法

Also Published As

Publication number Publication date
JPH0210571B2 (ja) 1990-03-08
EP0157590A2 (en) 1985-10-09
US4639830A (en) 1987-01-27
DE3580180D1 (de) 1990-11-29
EP0157590A3 (en) 1987-05-27
EP0157590B1 (en) 1990-10-24

Similar Documents

Publication Publication Date Title
JP3704864B2 (ja) 半導体素子の実装構造
JPS60208886A (ja) 電子部品の製造方法
JP2002373961A (ja) 樹脂封止型電子装置
JPH0617239U (ja) ハイブリッドｉｃ用集合基板
JPH08191186A (ja) 多層配線基板
JPS6153852B2 (ja)
JPS5950596A (ja) チツプ状電子部品およびその製造方法
JPH01196844A (ja) 電子部品の実装法
JPH04164359A (ja) 混成集積回路装置
JPS63111697A (ja) 配線基板およびその製造方法
JP3405718B2 (ja) 半導体装置
JPH0536299Y2 (ja)
JP3810155B2 (ja) ワイヤボンディング方法
JPH04252041A (ja) 混成集積回路の製造方法
JPH042478Y2 (ja)
JP2599290Y2 (ja) ハイブリッドｉｃ
JPH0536300Y2 (ja)
JPS58114497A (ja) セラミツク多層回路基板およびその製造方法
JPS61287253A (ja) 半導体装置
JP2001085450A (ja) 半導体装置及びその製造方法
JPH0361358B2 (ja)
JPS5941888A (ja) 電子回路板及びその製造方法
JPH0319262A (ja) 半導体装置の実装構造
JPH04164338A (ja) 半導体ｉｃの実装方法
JPS63111696A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees