JPH08191186A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPH08191186A JPH08191186A JP7002224A JP222495A JPH08191186A JP H08191186 A JPH08191186 A JP H08191186A JP 7002224 A JP7002224 A JP 7002224A JP 222495 A JP222495 A JP 222495A JP H08191186 A JPH08191186 A JP H08191186A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- wiring board
- substrate
- electronic component
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 多層配線基板の電子部品の実装密度を上げる
ことを目的としており、特に、多層配線基板の裏面に電
子部品を実装しない場合にも、実装密度を上げることを
目的としている。 【構成】 多層配線基板９の側面に電子部品１０を実装
するための実装凹部１１を設けること等により、多層配
線基板９の側面にも電子部品１０を実装可能としたこと
を特徴とする。
ことを目的としており、特に、多層配線基板の裏面に電
子部品を実装しない場合にも、実装密度を上げることを
目的としている。 【構成】 多層配線基板９の側面に電子部品１０を実装
するための実装凹部１１を設けること等により、多層配
線基板９の側面にも電子部品１０を実装可能としたこと
を特徴とする。
Description
【０００１】
【産業上の利用分野】この発明は、電子部品を実装する
多層配線基板に係り、特に側面に電子部品を実装するこ
とができる多層配線基板に関する。
多層配線基板に係り、特に側面に電子部品を実装するこ
とができる多層配線基板に関する。
【０００２】
【従来の技術】図５は従来例の説明図である。この図に
示すように、従来、高密度実装の方法としては、多層配
線基板である基板１の両面に電子部品であるベアチップ
２、コンデンサ３あるいは抵抗４等を搭載し、封止樹脂
５により適宜封止することが行われていた。
示すように、従来、高密度実装の方法としては、多層配
線基板である基板１の両面に電子部品であるベアチップ
２、コンデンサ３あるいは抵抗４等を搭載し、封止樹脂
５により適宜封止することが行われていた。
【０００３】図では、表面にベアチップ２を搭載し、裏
面にコンデンサ３あるいは抵抗４等を搭載し、封止樹脂
５により表面を封止した状態を表している。なお、外部
との接続はリード端子６によって行われている。また、
近年では高速高密度実装の主流としてマルチ・チップ・
モジュール（Multi Chip Module 以下ＭＣＭと略記す
る。）が開発され、その中でもセラミック基板を用いた
ＭＣＭであるＭＣＭ−Ｃが、高速高密度実装の実現性に
優れ、比較的安価に作成することが可能とされるため注
目されている。
面にコンデンサ３あるいは抵抗４等を搭載し、封止樹脂
５により表面を封止した状態を表している。なお、外部
との接続はリード端子６によって行われている。また、
近年では高速高密度実装の主流としてマルチ・チップ・
モジュール（Multi Chip Module 以下ＭＣＭと略記す
る。）が開発され、その中でもセラミック基板を用いた
ＭＣＭであるＭＣＭ−Ｃが、高速高密度実装の実現性に
優れ、比較的安価に作成することが可能とされるため注
目されている。
【０００４】ＭＣＭはその特性上、ワークステーション
の中枢部等に用いられることが多く、Ｉ／Ｏ数として２
００ｐｉｎから１０００ｐｉｎ以上という多くのｐｉｎ
数が要求される。この要求を満たすための一手段として
ボール・グリッド・アレイ（Ball Grid Array 以下ＢＧ
Ａと略記する。）が用いられている。図６はＢＧＡを用
いたＭＣＭ−Ｃの説明図である。図において、７は多層
配線基板であるセラミック基板であり、ＬＴＣＣやＨＴ
ＣＣ等を用いたものである。このセラミック基板７の表
面にベアチップ２、コンデンサ３あるいは抵抗４等を搭
載し、それらを封止樹脂５にて封止する。セラミック基
板７の裏面は図示しないマザー基板とのコンタクトを目
的としたボール半田８が付与されている。
の中枢部等に用いられることが多く、Ｉ／Ｏ数として２
００ｐｉｎから１０００ｐｉｎ以上という多くのｐｉｎ
数が要求される。この要求を満たすための一手段として
ボール・グリッド・アレイ（Ball Grid Array 以下ＢＧ
Ａと略記する。）が用いられている。図６はＢＧＡを用
いたＭＣＭ−Ｃの説明図である。図において、７は多層
配線基板であるセラミック基板であり、ＬＴＣＣやＨＴ
ＣＣ等を用いたものである。このセラミック基板７の表
面にベアチップ２、コンデンサ３あるいは抵抗４等を搭
載し、それらを封止樹脂５にて封止する。セラミック基
板７の裏面は図示しないマザー基板とのコンタクトを目
的としたボール半田８が付与されている。
【０００５】
【発明が解決しようとする課題】しかし、裏面に電子部
品を実装できない場合、特に、裏面にＩ／Ｏ用のボール
半田を付けるＢＧＡを使用した場合、部品は全て表面に
搭載されている。このように、両面実装が不可能な場
合、多層基板を用いているにもかかわらず、高密度実装
に限界があった。
品を実装できない場合、特に、裏面にＩ／Ｏ用のボール
半田を付けるＢＧＡを使用した場合、部品は全て表面に
搭載されている。このように、両面実装が不可能な場
合、多層基板を用いているにもかかわらず、高密度実装
に限界があった。
【０００６】また、ベアチップとコンデンサや抵抗等の
チップ部品が同一面に密集して搭載されるため、以下の
問題が生じることとなる。 １．チップ部品への半田供給が困難となる。 ２．樹脂封止前の洗浄ができない。これは、ワイヤーボ
ンディング後のワイヤーに、洗浄によるダメージを与え
るためである。
チップ部品が同一面に密集して搭載されるため、以下の
問題が生じることとなる。 １．チップ部品への半田供給が困難となる。 ２．樹脂封止前の洗浄ができない。これは、ワイヤーボ
ンディング後のワイヤーに、洗浄によるダメージを与え
るためである。
【０００７】３．樹脂封止エリア内にチップ部品が搭載
されていることにより、フラックスが樹脂に与える影響
を考慮すると無洗浄が望ましいが困難である。
されていることにより、フラックスが樹脂に与える影響
を考慮すると無洗浄が望ましいが困難である。
【０００８】
【課題を解決するための手段】本発明は、電子部品を実
装する多層配線基板において、その側面にも電子部品を
実装可能としたことを特徴とする。
装する多層配線基板において、その側面にも電子部品を
実装可能としたことを特徴とする。
【０００９】
【作用】電子部品を実装する多層配線基板の表面だけに
ではなく、側面にも電子部品の実装を行う。この多層配
線基板の側面に設けた実装凹部に電子部品を搭載し、電
気的接続を施して実装する。
ではなく、側面にも電子部品の実装を行う。この多層配
線基板の側面に設けた実装凹部に電子部品を搭載し、電
気的接続を施して実装する。
【００１０】
【実施例】以下に本発明の実施例を図を用いて説明す
る。図１は実施例の説明図である。図において、９は基
板を示している。これはシートを積層して形成した多層
配線基板であり、例えばガラスセラミックシートを用い
たＬＴＣＣ基板等を用いるが、これに限定されることな
く、ＨＴＣＣ基板を用いてもよく、セラミック基板以外
でもガラスエポキシ樹脂系のもの等様々な材料により構
成することができる。
る。図１は実施例の説明図である。図において、９は基
板を示している。これはシートを積層して形成した多層
配線基板であり、例えばガラスセラミックシートを用い
たＬＴＣＣ基板等を用いるが、これに限定されることな
く、ＨＴＣＣ基板を用いてもよく、セラミック基板以外
でもガラスエポキシ樹脂系のもの等様々な材料により構
成することができる。
【００１１】なお、上記ＬＴＣＣ基板は、よく知られて
いるように、比較的低温で同時焼成することを特徴とす
るセラミック基板であり、ＨＴＣＣは比較的高温で同時
焼成することを特徴とするセラミック基板である。基板
９の表面に、ベアチップ２をダイスボンディングし、ワ
イヤーボンディングを行った後に、このベアチップ２を
封止樹脂５により封止する。
いるように、比較的低温で同時焼成することを特徴とす
るセラミック基板であり、ＨＴＣＣは比較的高温で同時
焼成することを特徴とするセラミック基板である。基板
９の表面に、ベアチップ２をダイスボンディングし、ワ
イヤーボンディングを行った後に、このベアチップ２を
封止樹脂５により封止する。
【００１２】この基板９を図示しないマザー基板に接続
するために、例えば高速高密度実装を行うＭＣＭ等であ
る場合、多くのＩ／Ｏ数が要求されるために、ボール・
グリッド・アレイ（Ball Grid Array 以下ＢＧＡと略記
する。）を用いることが多い。本実施例の基板９の裏面
には、上記のＢＧＡ技術として知られる通常の方法によ
り形成されたボール半田８が装着されている。このボー
ル半田８により、前記基板９はマザー基板と接続するこ
とになる。なお、本実施例ではＢＧＡを用いているが、
他の接続手段を用いることとしても同様に本発明を適用
することができる。
するために、例えば高速高密度実装を行うＭＣＭ等であ
る場合、多くのＩ／Ｏ数が要求されるために、ボール・
グリッド・アレイ（Ball Grid Array 以下ＢＧＡと略記
する。）を用いることが多い。本実施例の基板９の裏面
には、上記のＢＧＡ技術として知られる通常の方法によ
り形成されたボール半田８が装着されている。このボー
ル半田８により、前記基板９はマザー基板と接続するこ
とになる。なお、本実施例ではＢＧＡを用いているが、
他の接続手段を用いることとしても同様に本発明を適用
することができる。
【００１３】基板９の側面には、例えばチップコンデン
サやチップ抵抗等のチップ部品である電子部品１０を実
装するための実装凹部１１を形成する。図２は実装凹部
の説明図である。上記実装凹部１１は、基板９を作成す
る際に、上層１２と下層１３に挟まれた中層１４の部分
に切り欠きを設けておくことにより形成される。
サやチップ抵抗等のチップ部品である電子部品１０を実
装するための実装凹部１１を形成する。図２は実装凹部
の説明図である。上記実装凹部１１は、基板９を作成す
る際に、上層１２と下層１３に挟まれた中層１４の部分
に切り欠きを設けておくことにより形成される。
【００１４】例えば、実装する電子部品１０を１００５
タイプのチップコンデンサやチップ抵抗とし、基板９を
１００μｍ厚のガラスセラミックグリーンシートを用い
たＬＴＣＣ基板とした場合には、上層部１２および下層
部１３をそれぞれ２層とし、中層部１４を１２層とする
とよい。また、この基板９を、例えば２００μｍ厚のア
ルミナグリーンシートを用いたＨＴＣＣ基板とした場合
には、上層部１２および下層部１３をそれぞれ１層と
し、中層部１４を６層に設定するとよい。
タイプのチップコンデンサやチップ抵抗とし、基板９を
１００μｍ厚のガラスセラミックグリーンシートを用い
たＬＴＣＣ基板とした場合には、上層部１２および下層
部１３をそれぞれ２層とし、中層部１４を１２層とする
とよい。また、この基板９を、例えば２００μｍ厚のア
ルミナグリーンシートを用いたＨＴＣＣ基板とした場合
には、上層部１２および下層部１３をそれぞれ１層と
し、中層部１４を６層に設定するとよい。
【００１５】なお、積層する枚数は実装する部品のサイ
ズやグリーンシート厚等により最適値が異なり、上記の
例以外の材質および積層数として基板９を形成可能であ
ることはいうまでもない。また、ＬＴＣＣやＨＴＣＣ基
板等は通常の製造工程により製造すればよい。上記の実
装凹部１１の上層部１２側の面および下層部１３側の面
にはそれぞれ電極１５が設けてあり、この一対の電極１
５に、搭載したチップ部品等の電子部品１０を半田１６
によって電気的に接続する。
ズやグリーンシート厚等により最適値が異なり、上記の
例以外の材質および積層数として基板９を形成可能であ
ることはいうまでもない。また、ＬＴＣＣやＨＴＣＣ基
板等は通常の製造工程により製造すればよい。上記の実
装凹部１１の上層部１２側の面および下層部１３側の面
にはそれぞれ電極１５が設けてあり、この一対の電極１
５に、搭載したチップ部品等の電子部品１０を半田１６
によって電気的に接続する。
【００１６】図３は実装凹部の作成手順の説明図であ
る。実装しようとする電子部品１０の大きさや形状およ
び基板形成のために使用するシート１７であるグリーン
シートの材質や厚さ等を考慮して、上層部１２、中層部
１４および下層部１３に用いるグリーンシートの枚数を
設定する。積層するシートの中層部１４に当たるものに
は、そのシート１７の同一箇所に切り欠き１８を設けて
おき、積層時に、上記の実装凹部１１が形成されるよう
にする。
る。実装しようとする電子部品１０の大きさや形状およ
び基板形成のために使用するシート１７であるグリーン
シートの材質や厚さ等を考慮して、上層部１２、中層部
１４および下層部１３に用いるグリーンシートの枚数を
設定する。積層するシートの中層部１４に当たるものに
は、そのシート１７の同一箇所に切り欠き１８を設けて
おき、積層時に、上記の実装凹部１１が形成されるよう
にする。
【００１７】なお、実装凹部１１は必要な数だけ設ける
こととすればよく、その各実装凹部１１に対応させてシ
ート１７に切り欠き１８を設ける。このように積層した
グリーンシート１７を通常の方法により基板９として形
成する。例えばセラミック基板による多層配線基板は、
印刷等により配線を施したシート１７の各層を積層して
焼成することにより形成するが、ガラスエポキシ樹脂系
の基板等は各層を貼り付けることにより形成する。
こととすればよく、その各実装凹部１１に対応させてシ
ート１７に切り欠き１８を設ける。このように積層した
グリーンシート１７を通常の方法により基板９として形
成する。例えばセラミック基板による多層配線基板は、
印刷等により配線を施したシート１７の各層を積層して
焼成することにより形成するが、ガラスエポキシ樹脂系
の基板等は各層を貼り付けることにより形成する。
【００１８】図４は実装工程の説明図である。この図
は、実装凹部１１に電子部品１０を実装する手順の一例
を示すものである。図４の（ａ）に示すように、基板９
の実装凹部１１には前記の電極１５が設けてあり、この
電極１５によって電気的接続を得るものである。図４の
（ｂ）において、１９は熱硬化性接着剤であり、基板９
に設けた実装凹部１１の中層部１４の側に塗布する。
は、実装凹部１１に電子部品１０を実装する手順の一例
を示すものである。図４の（ａ）に示すように、基板９
の実装凹部１１には前記の電極１５が設けてあり、この
電極１５によって電気的接続を得るものである。図４の
（ｂ）において、１９は熱硬化性接着剤であり、基板９
に設けた実装凹部１１の中層部１４の側に塗布する。
【００１９】次に、図４の（ｃ）に示す如く、電子部品
１０を位置合わせを行って搭載し、加熱して硬化させ
る。そして、例えばフロー半田槽を利用する方法等によ
り半田付けを行い、電子部品１０と電極１５を半田１６
によって電気的に接続する。図４の（ｄ）は半田付けを
施した後の状態を示している。
１０を位置合わせを行って搭載し、加熱して硬化させ
る。そして、例えばフロー半田槽を利用する方法等によ
り半田付けを行い、電子部品１０と電極１５を半田１６
によって電気的に接続する。図４の（ｄ）は半田付けを
施した後の状態を示している。
【００２０】なお、導電方法は上記の半田付けによる方
法以外にも、Ａｇ，Ａｕペーストを使用する方法等があ
る。また、電子部品１０の固定方法も、実装凹部１１に
正しく固定される方法であればどのような方法としても
よく、接着剤を使用しない場合もあり、実装方法は上記
説明の工程に限定されるものではない。上述のように、
基板９の側面に実装凹部１１を設け、ベアチップ２の搭
載面とは別にチップ部品等の電子部品１０を搭載するこ
とにより、片面実装に比べて実装密度を上げることが可
能となるとともに、裏面にＢＧＡを用いることもでき
る。
法以外にも、Ａｇ，Ａｕペーストを使用する方法等があ
る。また、電子部品１０の固定方法も、実装凹部１１に
正しく固定される方法であればどのような方法としても
よく、接着剤を使用しない場合もあり、実装方法は上記
説明の工程に限定されるものではない。上述のように、
基板９の側面に実装凹部１１を設け、ベアチップ２の搭
載面とは別にチップ部品等の電子部品１０を搭載するこ
とにより、片面実装に比べて実装密度を上げることが可
能となるとともに、裏面にＢＧＡを用いることもでき
る。
【００２１】また、ベアチップ２の搭載面と、チップ部
品等の電子部品１０の搭載部とを分けたことにより、ワ
イヤーボンディング後のベアチップ２を、チップ部品の
搭載前に樹脂で封止することができ、チップ部品搭載時
の取り扱いが容易となり、チップ部品搭載後の洗浄を容
易に行うことができる。さらに、チップ部品等の電子部
品１０を基板側面に搭載することにより、半田供給が容
易になる。
品等の電子部品１０の搭載部とを分けたことにより、ワ
イヤーボンディング後のベアチップ２を、チップ部品の
搭載前に樹脂で封止することができ、チップ部品搭載時
の取り扱いが容易となり、チップ部品搭載後の洗浄を容
易に行うことができる。さらに、チップ部品等の電子部
品１０を基板側面に搭載することにより、半田供給が容
易になる。
【００２２】また、樹脂封止エリア内にチップ部品を搭
載しないことにより、無洗浄工程を想定した場合、フラ
ックスが樹脂に与える影響がなくなる。
載しないことにより、無洗浄工程を想定した場合、フラ
ックスが樹脂に与える影響がなくなる。
【００２３】
【発明の効果】以上詳細に説明したように、基板の側面
に実装凹部を設け、ベアチップの搭載面以外にチップ部
品等の電子部品を搭載することにより、実装密度を上げ
ることが可能となる効果を有する。また、ベアチップの
搭載面と、チップ部品等の電子部品の搭載部とを分けた
ことにより、ワイヤーボンディング後のベアチップを、
チップ部品の搭載前に樹脂で封止することができ、チッ
プ部品搭載時の取り扱いが容易となり、チップ部品等の
電子部品搭載後の洗浄を容易に行うことができる効果を
有する。
に実装凹部を設け、ベアチップの搭載面以外にチップ部
品等の電子部品を搭載することにより、実装密度を上げ
ることが可能となる効果を有する。また、ベアチップの
搭載面と、チップ部品等の電子部品の搭載部とを分けた
ことにより、ワイヤーボンディング後のベアチップを、
チップ部品の搭載前に樹脂で封止することができ、チッ
プ部品搭載時の取り扱いが容易となり、チップ部品等の
電子部品搭載後の洗浄を容易に行うことができる効果を
有する。
【００２４】さらに、電子部品を基板側面に搭載するこ
とにより、半田供給が容易になる効果を有する。
とにより、半田供給が容易になる効果を有する。
【図１】実施例の説明図
【図２】実装凹部の説明図
【図３】実装凹部の作成手順の説明図
【図４】実装工程の説明図
【図５】従来例の説明図
【図６】ＢＧＡを用いたＭＣＭ−Ｃの説明図
９ 基板 １０ 電子部品 １１ 実装凹部 １２ 上層部 １３ 下層部 １４ 中層部 １７ シート １８ 切り欠き
Claims (5)
- 【請求項１】 側面に電子部品を実装可能としたことを
特徴とする多層配線基板。 - 【請求項２】 請求項１において、側面に電子部品を実
装するための実装凹部を設けたことを特徴とする多層配
線基板。 - 【請求項３】 請求項１および請求項２において、表面
にベアチップを実装可能とし、側面にチップ部品を実装
可能としたことを特徴とする多層配線基板。 - 【請求項４】 請求項１、請求項２および請求項３にお
いて、裏面にマザー基板と接続するためのボール半田を
有することを特徴とする多層配線基板。 - 【請求項５】 表面に電子部品を実装可能で、複数枚の
シートを積層して形成した多層配線基板において、 複数のシートの同一箇所に切り欠きを設けて積層させて
中層部と成し、上層部を構成するシートおよび下層部を
構成するシートによってその中層部を挟むことにより側
面に電子部品を実装するための実装凹部を形成したこと
を特徴とする多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7002224A JPH08191186A (ja) | 1995-01-10 | 1995-01-10 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7002224A JPH08191186A (ja) | 1995-01-10 | 1995-01-10 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08191186A true JPH08191186A (ja) | 1996-07-23 |
Family
ID=11523391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7002224A Pending JPH08191186A (ja) | 1995-01-10 | 1995-01-10 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08191186A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005322744A (ja) * | 2004-05-07 | 2005-11-17 | Murata Mfg Co Ltd | セラミック多層基板およびその製造方法 |
| JP2007208294A (ja) * | 2007-04-27 | 2007-08-16 | Hitachi Ltd | Ｒｆｉｄタグ付きプリント基板 |
| JP2012064592A (ja) * | 2005-12-23 | 2012-03-29 | Osram Ag | 高電圧パルス発生器、点弧装置および高圧放電ランプ |
| JP2013098529A (ja) * | 2011-10-27 | 2013-05-20 | Samsung Electro-Mechanics Co Ltd | 電子部品埋込み型印刷回路基板及びその製造方法 |
| JP2016162939A (ja) * | 2015-03-03 | 2016-09-05 | オムロン株式会社 | 立体回路構造体 |
| US11570897B2 (en) | 2017-08-04 | 2023-01-31 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Component embedded in component carrier and having an exposed side wall |
-
1995
- 1995-01-10 JP JP7002224A patent/JPH08191186A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005322744A (ja) * | 2004-05-07 | 2005-11-17 | Murata Mfg Co Ltd | セラミック多層基板およびその製造方法 |
| JP4501524B2 (ja) * | 2004-05-07 | 2010-07-14 | 株式会社村田製作所 | セラミック多層基板およびその製造方法 |
| JP2012064592A (ja) * | 2005-12-23 | 2012-03-29 | Osram Ag | 高電圧パルス発生器、点弧装置および高圧放電ランプ |
| JP2007208294A (ja) * | 2007-04-27 | 2007-08-16 | Hitachi Ltd | Ｒｆｉｄタグ付きプリント基板 |
| JP2013098529A (ja) * | 2011-10-27 | 2013-05-20 | Samsung Electro-Mechanics Co Ltd | 電子部品埋込み型印刷回路基板及びその製造方法 |
| JP2016162939A (ja) * | 2015-03-03 | 2016-09-05 | オムロン株式会社 | 立体回路構造体 |
| WO2016140023A1 (ja) * | 2015-03-03 | 2016-09-09 | オムロン株式会社 | 立体回路構造体 |
| US10070517B2 (en) | 2015-03-03 | 2018-09-04 | Omron Corporation | Three-dimensional circuit structure |
| US11570897B2 (en) | 2017-08-04 | 2023-01-31 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Component embedded in component carrier and having an exposed side wall |
| EP3439440B1 (en) * | 2017-08-04 | 2024-03-20 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component embedded in component carrier and having an exposed side wall |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8381394B2 (en) | Circuit board with embedded component and method of manufacturing same | |
| US7889509B2 (en) | Ceramic capacitor | |
| JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| EP0632685B1 (en) | Flexible circuit board assembly with common heat spreader and method of manufacture | |
| EP0526133B1 (en) | Polyimide multilayer wiring substrate and method for manufacturing the same | |
| JP2768650B2 (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| JPH081936B2 (ja) | チップ・キャリア及びその製造方法 | |
| US6555763B1 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
| JP2004179232A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| JP2005150730A (ja) | 配線性が高いマイクロビア基板 | |
| JPH08191186A (ja) | 多層配線基板 | |
| JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JPH03280496A (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JPS5996759A (ja) | 半導体装置 | |
| JPS5994856A (ja) | 複合回路装置とその実装方法 | |
| JPH0574943B2 (ja) | ||
| JP2022164200A (ja) | 多層配線基板 | |
| JPH03136396A (ja) | 電子回路部品とその製造方法及び電子回路装置 | |
| JPH05259376A (ja) | 半導体装置 | |
| JPS6175596A (ja) | スルホール多層回路基板の製造方法 | |
| JP2022164201A (ja) | 多層配線基板 | |
| JPH0282691A (ja) | 半導体素子の実装構造 |