JP2715934B2 - 多層印刷配線基板装置及びその製造方法 - Google Patents
多層印刷配線基板装置及びその製造方法Info
- Publication number
- JP2715934B2 JP2715934B2 JP6247009A JP24700994A JP2715934B2 JP 2715934 B2 JP2715934 B2 JP 2715934B2 JP 6247009 A JP6247009 A JP 6247009A JP 24700994 A JP24700994 A JP 24700994A JP 2715934 B2 JP2715934 B2 JP 2715934B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- wiring boards
- multilayer
- board device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は複数枚の印刷配線基板を
積層した多層印刷配線基板装置に関し、特に半導体素子
を含む電子部品の実装密度を向上させた多層印刷配線基
板装置及びその製造方法に関する。
積層した多層印刷配線基板装置に関し、特に半導体素子
を含む電子部品の実装密度を向上させた多層印刷配線基
板装置及びその製造方法に関する。
【０００２】
【従来の技術】近年における各種電子回路の回路構成の
複雑化と電子部品の高密度実装化の要求により、複数枚
の印刷配線基板を積層して一体化した多層印刷配線基板
装置が提案されている。即ち、複数の印刷配線基板には
それぞれ導電膜からなる回路パターンを形成しており、
これらの印刷配線基板を積層して一体化し、かつこれら
の印刷配線基板間を通してスルーホールを形成して各印
刷配線基板の回路パターンを相互に電気接続すること
で、印刷配線基板が占有する平面面積に比較すると高密
度化された回路を構成している。
複雑化と電子部品の高密度実装化の要求により、複数枚
の印刷配線基板を積層して一体化した多層印刷配線基板
装置が提案されている。即ち、複数の印刷配線基板には
それぞれ導電膜からなる回路パターンを形成しており、
これらの印刷配線基板を積層して一体化し、かつこれら
の印刷配線基板間を通してスルーホールを形成して各印
刷配線基板の回路パターンを相互に電気接続すること
で、印刷配線基板が占有する平面面積に比較すると高密
度化された回路を構成している。
【０００３】このような多層印刷配線基板装置として、
例えば特開平１−１７５２９６号公報や特開平１−１７
５２９７号公報に記載されたものがある。例えば前者の
公報に記載されているものは、図４に示すように、３枚
の印刷配線基板５０，６０，７０の表面または表裏面に
所要の回路パターン８１，８２，８３，８４を形成して
おき、これらの印刷配線基板を積層し、かつ各印刷配線
基板を貫通するスルーホール８５を形成してそれぞれの
回路パターンを選択的に電気接続することで装置全体と
して所望の回路を構成する。そして、最上層の印刷配線
基板５０の表面と最下層の印刷配線基板７０の裏面にそ
れぞれ半導体素子やチップ部品等の電子部品５１，７１
を搭載してリード配線８６，８７により前記回路パター
ン８１，８４に電気接続することで、高密度実装を可能
にした多層印刷配線基板装置が構成される。
例えば特開平１−１７５２９６号公報や特開平１−１７
５２９７号公報に記載されたものがある。例えば前者の
公報に記載されているものは、図４に示すように、３枚
の印刷配線基板５０，６０，７０の表面または表裏面に
所要の回路パターン８１，８２，８３，８４を形成して
おき、これらの印刷配線基板を積層し、かつ各印刷配線
基板を貫通するスルーホール８５を形成してそれぞれの
回路パターンを選択的に電気接続することで装置全体と
して所望の回路を構成する。そして、最上層の印刷配線
基板５０の表面と最下層の印刷配線基板７０の裏面にそ
れぞれ半導体素子やチップ部品等の電子部品５１，７１
を搭載してリード配線８６，８７により前記回路パター
ン８１，８４に電気接続することで、高密度実装を可能
にした多層印刷配線基板装置が構成される。
【０００４】この印刷配線基板に対する半導体素子の実
装構造としては、前記公報においては印刷配線基板５
０，７０上に凹状のキャビティ５２，７２を設け、この
キャビティ内に前記電子部品５１，７１を埋設し、かつ
その表面を印刷配線基板と平坦化した上で、各電子部品
５１，７１の端子に電気接続されるリード配線８６，８
７を形成している。
装構造としては、前記公報においては印刷配線基板５
０，７０上に凹状のキャビティ５２，７２を設け、この
キャビティ内に前記電子部品５１，７１を埋設し、かつ
その表面を印刷配線基板と平坦化した上で、各電子部品
５１，７１の端子に電気接続されるリード配線８６，８
７を形成している。
【０００５】
【発明が解決しようとする課題】このような従来の多層
印刷配線基板装置では、印刷配線基板を多層構造とする
ためにスルーホール形成等の工程が必要とされており、
このスルーホールの形成にはプレス工程やメッキ工程が
必要とされる。このため、先に印刷配線基板に電子部品
を搭載しておくと、プレス工程やメッキ工程において電
子部品にダメージを与えることがあるため、その結果と
して先に印刷配線基板の多層化工程を行い、この多層構
造が形成された後に電子部品を搭載する方策がとられて
いる。このため、前記公報に記載の装置では、多層印刷
配線基板装置の最上層と最下層の各印刷配線基板しか電
子部品を搭載することができないという制約を受けるこ
とになる。
印刷配線基板装置では、印刷配線基板を多層構造とする
ためにスルーホール形成等の工程が必要とされており、
このスルーホールの形成にはプレス工程やメッキ工程が
必要とされる。このため、先に印刷配線基板に電子部品
を搭載しておくと、プレス工程やメッキ工程において電
子部品にダメージを与えることがあるため、その結果と
して先に印刷配線基板の多層化工程を行い、この多層構
造が形成された後に電子部品を搭載する方策がとられて
いる。このため、前記公報に記載の装置では、多層印刷
配線基板装置の最上層と最下層の各印刷配線基板しか電
子部品を搭載することができないという制約を受けるこ
とになる。
【０００６】したがって、前記した従来の多層印刷配線
装置では、複数の印刷配線基板を多層に構成することで
回路パターンの高密度実装は可能ではあるが、電子部品
を実際に実装し得る面積は多層印刷配線基板の表裏面の
面積に限られており、これは１枚の印刷配線基板に実装
する場合と大差がなく、結果として電子部品の高密度実
装を実現することが難しいという問題がある。
装置では、複数の印刷配線基板を多層に構成することで
回路パターンの高密度実装は可能ではあるが、電子部品
を実際に実装し得る面積は多層印刷配線基板の表裏面の
面積に限られており、これは１枚の印刷配線基板に実装
する場合と大差がなく、結果として電子部品の高密度実
装を実現することが難しいという問題がある。
【０００７】
【発明の目的】本発明の目的は、電子部品の高密度実装
を可能にした多層印刷配線基板装置を提供することにあ
る。また、本発明の他の目的は、高密度実装を実現する
多層印刷配線基板装置の製造方法を提供することにあ
る。
を可能にした多層印刷配線基板装置を提供することにあ
る。また、本発明の他の目的は、高密度実装を実現する
多層印刷配線基板装置の製造方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明の多層印刷配線基
板装置は、多層化する３枚以上の印刷配線基板の各対向
面にはそれぞれの基板に設けた回路に接続される電極部
を互いに対向する位置に設けており、これら各印刷配線
基板の対向面を絶縁性樹脂で接着するとともに、各電極
部を導電性樹脂で電気接続し、かつ少なくとも中間の印
刷配線基板には電子部品が実装されている多層印刷配線
基板装置を構成することを特徴とする。
板装置は、多層化する３枚以上の印刷配線基板の各対向
面にはそれぞれの基板に設けた回路に接続される電極部
を互いに対向する位置に設けており、これら各印刷配線
基板の対向面を絶縁性樹脂で接着するとともに、各電極
部を導電性樹脂で電気接続し、かつ少なくとも中間の印
刷配線基板には電子部品が実装されている多層印刷配線
基板装置を構成することを特徴とする。
【０００９】この場合、複数枚の印刷配線基板にはキャ
ビティが形成され、このキャビティ内に半導体素子を含
む電子部品が封止され、かつその封止面は印刷配線基板
と同一平面となるように構成することが好ましい。
ビティが形成され、このキャビティ内に半導体素子を含
む電子部品が封止され、かつその封止面は印刷配線基板
と同一平面となるように構成することが好ましい。
【００１０】また、本発明の製造方法は、絶縁基板にキ
ャビティを形成し、このキャビティ内に半導体素子等の
電子部品を封止し、かつ絶縁基板の表裏面の少なくとも
一方の面に前記電子部品に電気接続される回路及び電極
部を形成した印刷配線基板を作成する工程と、複数枚の
印刷配線基板の積層面に電極部を除く領域に絶縁性樹脂
を塗布し、電極部に導電性樹脂を供給する工程と、複数
の印刷配線基板の各電極部が互いに対向するようにして
各印刷配線基板を重ね、加熱処理して各樹脂を硬化させ
て各印刷配線基板を積層構造として一体化させる工程と
を含んでいる。
ャビティを形成し、このキャビティ内に半導体素子等の
電子部品を封止し、かつ絶縁基板の表裏面の少なくとも
一方の面に前記電子部品に電気接続される回路及び電極
部を形成した印刷配線基板を作成する工程と、複数枚の
印刷配線基板の積層面に電極部を除く領域に絶縁性樹脂
を塗布し、電極部に導電性樹脂を供給する工程と、複数
の印刷配線基板の各電極部が互いに対向するようにして
各印刷配線基板を重ね、加熱処理して各樹脂を硬化させ
て各印刷配線基板を積層構造として一体化させる工程と
を含んでいる。
【００１１】
【作用】複数枚の印刷配線基板を絶縁性樹脂で多層化
し、かつ各印刷配線基板の電極部を導電性樹脂で接続す
ることで多層印刷配線基板装置が構成できるため、多層
構造を構成するためのプレス工程やメッキ工程が不要に
でき、予め半導体素子等の電子部品を実装した印刷配線
基板の多層化が可能となる。このため、中間に挟まれる
状態で多層化される印刷配線基板においても電子部品の
実装が可能となり、多層印刷配線基板装置の平面面積に
対する電子部品の実装密度の向上が可能となる。
し、かつ各印刷配線基板の電極部を導電性樹脂で接続す
ることで多層印刷配線基板装置が構成できるため、多層
構造を構成するためのプレス工程やメッキ工程が不要に
でき、予め半導体素子等の電子部品を実装した印刷配線
基板の多層化が可能となる。このため、中間に挟まれる
状態で多層化される印刷配線基板においても電子部品の
実装が可能となり、多層印刷配線基板装置の平面面積に
対する電子部品の実装密度の向上が可能となる。
【００１２】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は本発明の第１実施例の要部の断面図であ
り、この実施例では３枚の印刷配線基板を積層した例を
示している。第１の印刷配線基板１０は厚さが１．０ｍ
ｍ程度の絶縁基板１１の裏面の所要箇所に凹状のキャビ
ティ１２を形成しており、かつ絶縁基板１１の両面には
前記キャビティ１２を含めた領域に導電薄膜をエッチン
グ形成した所要の回路パターン１３を形成している。そ
して、前記キャビティ１２内にはベアチップ状の半導体
素子１４を内装固定し、半導体素子１４と回路パターン
１３とを金属ワイヤ１５により電気接続した上で、キャ
ビティ内に樹脂１６を注入して半導体素子１４を封止し
ている。このとき、封止樹脂１６の表面は絶縁基板１１
の裏面と平坦になるようにする。また、前記絶縁基板１
１の裏面では、前記回路パターン１３の複数箇所を電極
部１７として構成している。更に、絶縁基板１１の表面
では必要に応じてパッケージされた半導体装置やチップ
コンデンサやチップ抵抗等の電子部品１８を搭載し、回
路パターン１３に対して電気接続を行っている。
する。図１は本発明の第１実施例の要部の断面図であ
り、この実施例では３枚の印刷配線基板を積層した例を
示している。第１の印刷配線基板１０は厚さが１．０ｍ
ｍ程度の絶縁基板１１の裏面の所要箇所に凹状のキャビ
ティ１２を形成しており、かつ絶縁基板１１の両面には
前記キャビティ１２を含めた領域に導電薄膜をエッチン
グ形成した所要の回路パターン１３を形成している。そ
して、前記キャビティ１２内にはベアチップ状の半導体
素子１４を内装固定し、半導体素子１４と回路パターン
１３とを金属ワイヤ１５により電気接続した上で、キャ
ビティ内に樹脂１６を注入して半導体素子１４を封止し
ている。このとき、封止樹脂１６の表面は絶縁基板１１
の裏面と平坦になるようにする。また、前記絶縁基板１
１の裏面では、前記回路パターン１３の複数箇所を電極
部１７として構成している。更に、絶縁基板１１の表面
では必要に応じてパッケージされた半導体装置やチップ
コンデンサやチップ抵抗等の電子部品１８を搭載し、回
路パターン１３に対して電気接続を行っている。
【００１３】第２の印刷配線基板２０も同様に、厚さが
１．０ｍｍ程度の絶縁基板２１にキャビティ２２と回路
パターン２３を設け、ここに半導体素子２４を内装し、
かつ金属ワイヤ２５で電気接続した上で樹脂２６で封止
する。また、絶縁基板２１の両面に形成された前記回路
パターン２３では、裏面側の回路パターン２３の所要箇
所は電極部２７として構成される。また、表面側の回路
パターン２７にはパッケージ半導体装置やチップ部品等
の電子部品２８を搭載している。
１．０ｍｍ程度の絶縁基板２１にキャビティ２２と回路
パターン２３を設け、ここに半導体素子２４を内装し、
かつ金属ワイヤ２５で電気接続した上で樹脂２６で封止
する。また、絶縁基板２１の両面に形成された前記回路
パターン２３では、裏面側の回路パターン２３の所要箇
所は電極部２７として構成される。また、表面側の回路
パターン２７にはパッケージ半導体装置やチップ部品等
の電子部品２８を搭載している。
【００１４】一方、第３の印刷配線基板３０も、厚さが
１．０ｍｍ程度の絶縁基板３１にキャビティ３２と回路
パターン３３を設け、ここに半導体素子３４を内装し、
かつ金属ワイヤ３５で電気接続した上で樹脂３６で封止
する。また、絶縁基板の両面に形成された回路パターン
３３は、ここでは表面側及び裏面側の回路パターン３３
のそれぞれの所要箇所が電極部３７として構成されてい
る。また、この第３の印刷配線基板３０では、表裏面の
各回路パターン３３には絶縁基板の表面から突出される
パッケージ半導体装置やチップ部品等の電子部品は搭載
されていない。
１．０ｍｍ程度の絶縁基板３１にキャビティ３２と回路
パターン３３を設け、ここに半導体素子３４を内装し、
かつ金属ワイヤ３５で電気接続した上で樹脂３６で封止
する。また、絶縁基板の両面に形成された回路パターン
３３は、ここでは表面側及び裏面側の回路パターン３３
のそれぞれの所要箇所が電極部３７として構成されてい
る。また、この第３の印刷配線基板３０では、表裏面の
各回路パターン３３には絶縁基板の表面から突出される
パッケージ半導体装置やチップ部品等の電子部品は搭載
されていない。
【００１５】そして、前記第１、第２及び第３の印刷配
線基板１０，２０は、第３の印刷配線基板３０を挟むよ
うに積層状態に配置され、かつそれぞれの基板１０，２
０の裏面が第３の印刷配線基板３０に対向するようにし
て重ねられ、各面間に介在させた厚さが１００μｍ程度
の絶縁性樹脂４０により互いに絶縁状態を保って一体的
に接着される。また、各面に設けた電極部１７と３７，
２７と３７が導電性樹脂４１により相互に電気接続さ
れ、これにより第１、第３、及び第２の各印刷配線基板
１０，２０，３０の各回路パターン１３，２３，３３は
相互に電気接続され、全体としての厚さが約３ｍｍ程度
の多層印刷配線基板装置が構成される。
線基板１０，２０は、第３の印刷配線基板３０を挟むよ
うに積層状態に配置され、かつそれぞれの基板１０，２
０の裏面が第３の印刷配線基板３０に対向するようにし
て重ねられ、各面間に介在させた厚さが１００μｍ程度
の絶縁性樹脂４０により互いに絶縁状態を保って一体的
に接着される。また、各面に設けた電極部１７と３７，
２７と３７が導電性樹脂４１により相互に電気接続さ
れ、これにより第１、第３、及び第２の各印刷配線基板
１０，２０，３０の各回路パターン１３，２３，３３は
相互に電気接続され、全体としての厚さが約３ｍｍ程度
の多層印刷配線基板装置が構成される。
【００１６】ここで、前記第１〜第３の印刷配線基板１
０，２０，３０を重ねて一体化する際の製造工程として
は、前記したように、各印刷配線基板において、少なく
ともキャビティに半導体素子を搭載して樹脂封止した構
成の後、各プリント基板の電極部１７，２７，３７を除
く領域に絶縁性樹脂からなる接着剤４０を均一な厚さと
なるように塗布を行う。この場合、絶縁基板がガラスエ
ポキシを主材とする印刷配線基板を用いた場合には、接
着剤としての絶縁性樹脂４０はエポキシ系樹脂が適して
おり、これを印刷法により５〜５０μｍの範囲で均一な
厚さに塗布する。このとき、電極部１７，２７，３７の
領域は例えばフォトレジスト等を利用して選択的にマス
クすることになる。
０，２０，３０を重ねて一体化する際の製造工程として
は、前記したように、各印刷配線基板において、少なく
ともキャビティに半導体素子を搭載して樹脂封止した構
成の後、各プリント基板の電極部１７，２７，３７を除
く領域に絶縁性樹脂からなる接着剤４０を均一な厚さと
なるように塗布を行う。この場合、絶縁基板がガラスエ
ポキシを主材とする印刷配線基板を用いた場合には、接
着剤としての絶縁性樹脂４０はエポキシ系樹脂が適して
おり、これを印刷法により５〜５０μｍの範囲で均一な
厚さに塗布する。このとき、電極部１７，２７，３７の
領域は例えばフォトレジスト等を利用して選択的にマス
クすることになる。
【００１７】次いで、マスク材を除去した後、前記絶縁
性樹脂４０が塗布されていない電極部１７，２７，３７
の領域に導電性樹脂４１を選択的に供給する。この導電
性樹脂４１はエポキシ系樹脂とＡｇ粉またはＣｕ粉を混
合したペースト状の樹脂が採用でき、例えば電極部を一
辺が０．５ｍｍ以上に形成しておけば、ディスペンス法
または印刷法による供給が可能となり、前記絶縁性樹脂
４０と同一厚さに形成する。そして、これらの絶縁性樹
脂４０と導電性樹脂４１を塗布した後に、各印刷配線基
板の対向面を位置合わせして重ね、その状態で１５０〜
２００℃で加熱処理することで両樹脂４０，４１を熱硬
化させ、各印刷配線基板１０，２０，３０を一体化させ
ることができる。第１及び第２の印刷配線基板１０，２
０の表面に実装したパッケージ半導体装置やチップ部品
の電子部品１８，２８は、各印刷配線基板１０，２０，
３０を一体化した後に各回路基板１０，２０に搭載すれ
ばよい。
性樹脂４０が塗布されていない電極部１７，２７，３７
の領域に導電性樹脂４１を選択的に供給する。この導電
性樹脂４１はエポキシ系樹脂とＡｇ粉またはＣｕ粉を混
合したペースト状の樹脂が採用でき、例えば電極部を一
辺が０．５ｍｍ以上に形成しておけば、ディスペンス法
または印刷法による供給が可能となり、前記絶縁性樹脂
４０と同一厚さに形成する。そして、これらの絶縁性樹
脂４０と導電性樹脂４１を塗布した後に、各印刷配線基
板の対向面を位置合わせして重ね、その状態で１５０〜
２００℃で加熱処理することで両樹脂４０，４１を熱硬
化させ、各印刷配線基板１０，２０，３０を一体化させ
ることができる。第１及び第２の印刷配線基板１０，２
０の表面に実装したパッケージ半導体装置やチップ部品
の電子部品１８，２８は、各印刷配線基板１０，２０，
３０を一体化した後に各回路基板１０，２０に搭載すれ
ばよい。
【００１８】したがって、この多層印刷配線基板装置で
は、３数の印刷配線基板１０，２０，３０を導電性樹脂
４１と絶縁性樹脂４０とを利用して積層構造とすること
で、３枚の印刷配線基板間の電気接続を行った状態での
積層構造が構成でき、多層構造を構成するためのプレス
工程やメッキ工程が不要となる。このため、予め印刷配
線基板に設けたキャビティに半導体素子を封止してお
き、その後にこれらの印刷配線基板を積層することが可
能とされるため、例えば中間に挟まれた状態で多層化さ
れる印刷配線基板、この例では第３の印刷配線基板３０
においても半導体素子の実装が可能となる。この実施例
においては、積層する３枚の印刷配線基板１０，２０，
３０のそれぞれに半導体素子を実装した多層印刷配線基
板装置を構築することが可能となり、多層印刷配線基板
装置の全体についてみると、その平面面積に対する半導
体素子の実装密度を従来構造のものに比較して格段に向
上することが可能となる。
は、３数の印刷配線基板１０，２０，３０を導電性樹脂
４１と絶縁性樹脂４０とを利用して積層構造とすること
で、３枚の印刷配線基板間の電気接続を行った状態での
積層構造が構成でき、多層構造を構成するためのプレス
工程やメッキ工程が不要となる。このため、予め印刷配
線基板に設けたキャビティに半導体素子を封止してお
き、その後にこれらの印刷配線基板を積層することが可
能とされるため、例えば中間に挟まれた状態で多層化さ
れる印刷配線基板、この例では第３の印刷配線基板３０
においても半導体素子の実装が可能となる。この実施例
においては、積層する３枚の印刷配線基板１０，２０，
３０のそれぞれに半導体素子を実装した多層印刷配線基
板装置を構築することが可能となり、多層印刷配線基板
装置の全体についてみると、その平面面積に対する半導
体素子の実装密度を従来構造のものに比較して格段に向
上することが可能となる。
【００１９】また、このように先に各印刷配線基板に半
導体素子を樹脂封止しておくことで、半導体素子を実装
した印刷配線基板の電気的な特性試験を行った後にその
多層化を行うことができ、特に半導体素子が不良の場合
には多層化を行う前に半導体素子を交換する等して不良
の印刷配線基板が多層化されることを未然に防止するこ
とができるため、形成される多層印刷配線基板装置の信
頼性を高めることが可能となる。
導体素子を樹脂封止しておくことで、半導体素子を実装
した印刷配線基板の電気的な特性試験を行った後にその
多層化を行うことができ、特に半導体素子が不良の場合
には多層化を行う前に半導体素子を交換する等して不良
の印刷配線基板が多層化されることを未然に防止するこ
とができるため、形成される多層印刷配線基板装置の信
頼性を高めることが可能となる。
【００２０】図２は本発明の第２実施例の要部の断面図
であり、第１実施例と等価な部分には同一符号を付して
ある。この実施例では各印刷配線基板１０，２０，３０
に形成するキャビティ１２，２２，３２を可能な範囲で
大面積に形成し、このキャビティには半導体素子１４，
２４，３４と共にチップ部品１９，２９，３９を内装し
樹脂１６，２６，３６により封止している。これによ
り、積層する３枚の印刷配線基板１０，２０，３０のそ
れぞれに半導体素子１４，２４，３４とチップ部品１
９，２９，３９を実装した上でこれらを多層化すること
ができるため、半導体素子のみならずチップ部品の実装
密度を高めることも可能となる。特に、中間に積層され
る第３の印刷配線基板３０では、その両面に電子部品を
実装することが困難であるため、このようなキャビティ
内への実装構造を採用することで、中間の印刷配線基板
３０における実装密度を高めることができる。
であり、第１実施例と等価な部分には同一符号を付して
ある。この実施例では各印刷配線基板１０，２０，３０
に形成するキャビティ１２，２２，３２を可能な範囲で
大面積に形成し、このキャビティには半導体素子１４，
２４，３４と共にチップ部品１９，２９，３９を内装し
樹脂１６，２６，３６により封止している。これによ
り、積層する３枚の印刷配線基板１０，２０，３０のそ
れぞれに半導体素子１４，２４，３４とチップ部品１
９，２９，３９を実装した上でこれらを多層化すること
ができるため、半導体素子のみならずチップ部品の実装
密度を高めることも可能となる。特に、中間に積層され
る第３の印刷配線基板３０では、その両面に電子部品を
実装することが困難であるため、このようなキャビティ
内への実装構造を採用することで、中間の印刷配線基板
３０における実装密度を高めることができる。
【００２１】図３は本発明の第３実施例の要部の断面図
であり、第１実施例と等価な部分には同一符号を付して
ある。この実施例では、第１印刷配線基板１０と第２印
刷配線基板２０はそれぞれその表面側にキャビティ１
２，２２を設けて半導体素子１４，２４を搭載し樹脂１
６，２６で封止している例である。このように、印刷配
線基板に形成する回路パターンの設計に応じてキャビテ
ィを絶縁基板の表面側に形成することも可能である。ま
た、この構成のように絶縁基板の表面側にキャビティを
形成した場合には、第１及び第２の印刷配線基板の各半
導体素子の熱はキャビティ１２，２２の底面で遮断さ
れ、樹脂１６，２６を通して放熱が行われるため、第１
及び第２実施例のように、積層される印刷配線基板の各
半導体素子が対向配置される場合に比較して、半導体素
子相互間での熱の影響が少なくなり、放熱の面で有利と
なる。
であり、第１実施例と等価な部分には同一符号を付して
ある。この実施例では、第１印刷配線基板１０と第２印
刷配線基板２０はそれぞれその表面側にキャビティ１
２，２２を設けて半導体素子１４，２４を搭載し樹脂１
６，２６で封止している例である。このように、印刷配
線基板に形成する回路パターンの設計に応じてキャビテ
ィを絶縁基板の表面側に形成することも可能である。ま
た、この構成のように絶縁基板の表面側にキャビティを
形成した場合には、第１及び第２の印刷配線基板の各半
導体素子の熱はキャビティ１２，２２の底面で遮断さ
れ、樹脂１６，２６を通して放熱が行われるため、第１
及び第２実施例のように、積層される印刷配線基板の各
半導体素子が対向配置される場合に比較して、半導体素
子相互間での熱の影響が少なくなり、放熱の面で有利と
なる。
【００２２】
【００２３】
【００２４】ここで、前記した第１から第３の各実施例
では３枚の印刷配線基板を積層して多層印刷配線基板装
置を構成した例を示しているが、４枚以上の印刷配線基
板を積層する場合でも本発明を同様に適用することがで
きる。
では３枚の印刷配線基板を積層して多層印刷配線基板装
置を構成した例を示しているが、４枚以上の印刷配線基
板を積層する場合でも本発明を同様に適用することがで
きる。
【００２５】
【発明の効果】以上説明したように本発明は、積層する
複数枚の印刷配線基板の各対向面にはそれぞれの回路に
接続される電極部を互いに対向する位置に設けており、
これら各印刷配線基板の対向面を絶縁性樹脂で接着する
とともに、各電極部を導電性樹脂で電気接続して多層印
刷配線基板装置を構成しているので、多層構造を構成す
るためのプレス工程やメッキ工程が不要にでき、予め半
導体素子等の電子部品を実装した印刷配線基板の多層化
が可能となり、中間に挟まれる状態で多層化される印刷
配線基板においても電子部品の実装が可能となり、多層
印刷配線基板装置の平面面積に対する電子部品の実装密
度の向上が可能となる。
複数枚の印刷配線基板の各対向面にはそれぞれの回路に
接続される電極部を互いに対向する位置に設けており、
これら各印刷配線基板の対向面を絶縁性樹脂で接着する
とともに、各電極部を導電性樹脂で電気接続して多層印
刷配線基板装置を構成しているので、多層構造を構成す
るためのプレス工程やメッキ工程が不要にでき、予め半
導体素子等の電子部品を実装した印刷配線基板の多層化
が可能となり、中間に挟まれる状態で多層化される印刷
配線基板においても電子部品の実装が可能となり、多層
印刷配線基板装置の平面面積に対する電子部品の実装密
度の向上が可能となる。
【００２６】また、複数枚の印刷配線基板にはキャビテ
ィが形成され、このキャビティ内に半導体素子を含む電
子部品が封止され、かつその封止面は印刷配線基板と同
一平面となるように構成することで、各印刷配線基板を
多層化した場合でも絶縁性樹脂及び導電性樹脂による多
層化を実現することが可能となる。
ィが形成され、このキャビティ内に半導体素子を含む電
子部品が封止され、かつその封止面は印刷配線基板と同
一平面となるように構成することで、各印刷配線基板を
多層化した場合でも絶縁性樹脂及び導電性樹脂による多
層化を実現することが可能となる。
【００２７】また、本発明の製造方法は、印刷配線基板
の絶縁基板にキャビティを形成して電子部品を封止し、
かつ絶縁基板の表裏面に電極部を形成した後、電極部を
除く領域に絶縁性樹脂を塗布し、電極部に導電性樹脂を
供給し、しかる上で各印刷配線基板の各電極部が互いに
対向するようにして各印刷配線基板を重ねて加熱処理す
ることにより、各樹脂を硬化させ、各印刷配線基板を積
層構造として一体化させ、同時に各印刷配線基板を相互
に電気接続することができ、電子部品を高密度に実装し
た多層印刷配線基板装置を容易に製造することができ
る。
の絶縁基板にキャビティを形成して電子部品を封止し、
かつ絶縁基板の表裏面に電極部を形成した後、電極部を
除く領域に絶縁性樹脂を塗布し、電極部に導電性樹脂を
供給し、しかる上で各印刷配線基板の各電極部が互いに
対向するようにして各印刷配線基板を重ねて加熱処理す
ることにより、各樹脂を硬化させ、各印刷配線基板を積
層構造として一体化させ、同時に各印刷配線基板を相互
に電気接続することができ、電子部品を高密度に実装し
た多層印刷配線基板装置を容易に製造することができ
る。
【図１】本発明の第１実施例の要部の断面図である。
【図２】本発明の第２実施例の要部の断面図である。
【図３】本発明の第３実施例の要部の断面図である。
【図４】 従来の多層印刷配線基板装置の一例の断面図で
ある。
ある。
１０，２０，３０ 印刷配線基板 １２，２２，３２ キャビティ １４，２４，３４ 半導体素子 １６，２６，３６ 封止樹脂 １７，２７，３７ 電極 １８，２８ 電子部品 １９，２９，３９ チップ部品 ４０ 絶縁性樹脂 ４１ 導電性樹脂
Claims (4)
- 【請求項１】 ３枚以上の印刷配線基板を積層し、かつ
各印刷配線基板に形成した回路を相互に電気接続する構
成の多層印刷配線基板装置において、前記印刷配線基板
と、これに積層される印刷配線基板の各対向面にはそれ
ぞれの回路に接続される電極部を互いに対向する位置に
設け、かつ前記各印刷配線基板の対向面を絶縁性樹脂で
接着するとともに、前記各電極部を導電性樹脂で電気接
続し、前記各印刷配線基板のうち、少なくとも中間に挟
まれている印刷配線基板には電子部品が実装されている
ことを特徴とする多層印刷配線基板装置。 - 【請求項２】 複数枚の印刷配線基板にはキャビティが
形成され、このキャビティ内に半導体素子を含む電子部
品が封止され、かつその封止面は印刷配線基板と同一平
面となるように構成されてなる請求項１の多層印刷配線
基板装置。 - 【請求項３】 多層に形成された印刷配線基板のうち、
中間に多層される印刷配線基板はその両面に電極部が形
成されてなる請求項１または２の多層印刷配線基板装
置。 - 【請求項４】 絶縁基板にキャビティを形成し、このキ
ャビティ内に半導体素子等の電子部品を封止し、かつ前
記絶縁基板の表裏面の少なくとも一方の面に前記電子部
品に電気接続される回路及び電極部を形成した印刷配線
基板を作成する工程と、複数枚の前記印刷配線基板の積
層面に前記電極部を除く領域に絶縁性樹脂を塗布し、前
記電極部に導電性樹脂を供給する工程と、前記複数枚の
印刷配線基板の各電極部が互いに対向するようにして各
印刷配線基板を重ね、加熱処理して前記各樹脂を硬化さ
せて各印刷配線基板を積層構造として一体化させる工程
とを含むことを特徴とする多層印刷配線基板装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6247009A JP2715934B2 (ja) | 1994-09-14 | 1994-09-14 | 多層印刷配線基板装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6247009A JP2715934B2 (ja) | 1994-09-14 | 1994-09-14 | 多層印刷配線基板装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0888471A JPH0888471A (ja) | 1996-04-02 |
| JP2715934B2 true JP2715934B2 (ja) | 1998-02-18 |
Family
ID=17157037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6247009A Expired - Lifetime JP2715934B2 (ja) | 1994-09-14 | 1994-09-14 | 多層印刷配線基板装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715934B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3640560B2 (ja) * | 1999-02-22 | 2005-04-20 | 日本特殊陶業株式会社 | 配線基板、コンデンサ内蔵コア基板、及びこれらの製造方法 |
| JP3619395B2 (ja) | 1999-07-30 | 2005-02-09 | 京セラ株式会社 | 半導体素子内蔵配線基板およびその製造方法 |
| KR101084525B1 (ko) | 1999-09-02 | 2011-11-18 | 이비덴 가부시키가이샤 | 프린트배선판 및 그 제조방법 |
| JP2002100871A (ja) * | 1999-09-02 | 2002-04-05 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
| KR100823767B1 (ko) | 1999-09-02 | 2008-04-21 | 이비덴 가부시키가이샤 | 프린트배선판 및 프린트배선판의 제조방법 |
| JP4771608B2 (ja) * | 2000-12-15 | 2011-09-14 | イビデン株式会社 | プリント配線板 |
| JP2010140638A (ja) * | 2007-03-29 | 2010-06-24 | Citizen Holdings Co Ltd | 積層基板の電極端子接続構造 |
| JP6990029B2 (ja) * | 2017-03-09 | 2022-01-12 | 株式会社アムコー・テクノロジー・ジャパン | 電子機器および電子機器の製造方法 |
| CN114496818A (zh) * | 2021-12-09 | 2022-05-13 | 珠海越亚半导体股份有限公司 | 多器件分层嵌埋封装结构及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120670A (ja) * | 1991-03-12 | 1994-04-28 | Japan Radio Co Ltd | 多層配線基板 |
-
1994
- 1994-09-14 JP JP6247009A patent/JP2715934B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0888471A (ja) | 1996-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3726985B2 (ja) | 電子部品の製造方法 | |
| JP2790122B2 (ja) | 積層回路基板 | |
| US8381394B2 (en) | Circuit board with embedded component and method of manufacturing same | |
| EP0130417B1 (en) | A method of fabricating an electrical interconnection structure for an integrated circuit module | |
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
| JP4228677B2 (ja) | 回路基板 | |
| EP0272046A2 (en) | Circuit arrangement including a composite ceramic substrate | |
| JPH06120670A (ja) | 多層配線基板 | |
| JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
| JP2001119147A (ja) | 電子部品内蔵多層基板及びその製造方法 | |
| WO2008050521A1 (fr) | Dispositif de circuit électronique tridimensionnel | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| JP2529987B2 (ja) | 多層印刷配線板装置の製造方法 | |
| JPH08191186A (ja) | 多層配線基板 | |
| JP2003115561A (ja) | 集積型電子部品、電子部品装置及びその製造方法 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JP2003031954A (ja) | 電子部品内蔵型多層基板とその製造方法 | |
| JPH0982835A (ja) | 回路基板および多層回路基板 | |
| JPH05235498A (ja) | 突起電極付プリント回路基板および接合方法 | |
| JPH0722730A (ja) | 複合電子部品 | |
| JPH05259376A (ja) | 半導体装置 | |
| KR100388564B1 (ko) | 고성능 비지에이 기판 및 이의 제조방법 | |
| JPH09283931A (ja) | 多層配線基板 |