JP6990029B2 - 電子機器および電子機器の製造方法 - Google Patents

電子機器および電子機器の製造方法 Download PDF

Info

Publication number
JP6990029B2
JP6990029B2 JP2017044555A JP2017044555A JP6990029B2 JP 6990029 B2 JP6990029 B2 JP 6990029B2 JP 2017044555 A JP2017044555 A JP 2017044555A JP 2017044555 A JP2017044555 A JP 2017044555A JP 6990029 B2 JP6990029 B2 JP 6990029B2
Authority
JP
Japan
Prior art keywords
electronic
wiring structure
electronic system
die
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017044555A
Other languages
English (en)
Other versions
JP2018148148A (ja
Inventor
知子 高橋
Original Assignee
株式会社アムコー・テクノロジー・ジャパン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アムコー・テクノロジー・ジャパン filed Critical 株式会社アムコー・テクノロジー・ジャパン
Priority to JP2017044555A priority Critical patent/JP6990029B2/ja
Publication of JP2018148148A publication Critical patent/JP2018148148A/ja
Application granted granted Critical
Publication of JP6990029B2 publication Critical patent/JP6990029B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子機器および電子機器の製造方法に関する。特に、本発明は、複数の電子システムを有する電子機器および電子機器の製造方法に関する。
携帯電話やスマートホン等の通信端末において、支持部材の上にＩＣチップおよびメモリ等の半導体装置が実装された構造の電子機器が用いられている（例えば、特許文献１）。このような電子機器では、支持部材の上に接着層を介してＩＣチップおよびメモリ等の半導体装置が接着されている。電子機器は、これらの半導体装置を覆う封止体（封止用樹脂材料）によって保護されている。
半導体装置が支持部材の上に実装され、再配線によってファンアウトされる電子機器は、電磁シールド性や熱特性に優れるといった利点を有しており、信頼性の高い電子機器として注目されている。このような電子機器は、パッケージデザインの自由度が高いという利点も有する。
支持部材の上に半導体装置が実装された構造の場合、大型の支持部材の上に複数の半導体装置が実装される製造方法を用いることで、同一の製造プロセスで複数の電子機器を製造することが可能である。この場合、支持部材の上に形成された複数の電子機器は、半導体装置が実装された後に個片化されることで、個々の電子機器が完成する。このように支持部材の上に半導体装置が実装される電子機器の構造は、量産性が高いという利点を有している。
特開２０１０－２７８３３４号公報
上記の電子機器は、そのサイズの縮小化が要求されるが、電子機器のサイズは支持部材の上に実装される半導体装置のサイズによって制限される。したがって、電子機器のサイズの縮小化に限界がある。
本発明は、そのような課題に鑑みてなされたものであり、電子機器のサイズを縮小化することを目的とする。
本発明の一実施形態に係る電子機器は、支持部材と、電子回路を含む第１ダイ、前記第１ダイの上の第１配線構造体、および前記第１配線構造体の上において前記第１配線構造体を介して前記第１ダイに電気的に接続された第１電子部品を含み、前記支持部材の上に設けられた第１電子システムと、電子回路を含む第２ダイ、前記第２ダイの下の第２配線構造体、および前記第２配線構造体の下において前記第２配線構造体を介して前記第２ダイに電気的に接続された第２電子部品を含み、前記第１電子システムと対向する第２電子システムと、前記第１電子システムと前記第２電子システムとの間に設けられた第１樹脂と、を有する。
前記第１樹脂の厚さは、前記第１電子部品の前記第１配線構造体からの高さおよび前記第２電子部品の前記第２配線構造体からの高さの合計よりも小さくてもよい。
前記第１電子システムは、前記第１配線構造体を介して前記第１ダイおよび前記第１電子部品に電気的に接続された第１外部端子をさらに含み、前記第２電子システムは、前記第２配線構造体を介して前記第２ダイおよび前記第２電子部品に電気的に接続された第２外部端子をさらに含み、前記第１外部端子および前記第２外部端子は、それぞれ前記第１樹脂の端部において外部に露出されていてもよい。
前記第２電子システムは、前記第２配線構造体を介して前記第２ダイおよび前記第２電子部品に電気的に接続された第２外部端子をさらに含み、前記第２外部端子は、前記第２配線構造体に対して前記第１樹脂とは反対側において外部に露出されていてもよい。
前記第２電子システムの上の第２樹脂をさらに有し、前記第２外部端子は、前記第２樹脂から露出された領域で外部に露出されていてもよい。
前記第２電子システムは、前記第２配線構造体の上において前記第２配線構造体を介して前記第２ダイに電気的に接続された第３電子部品をさらに含み、前記第３電子部品は、前記第２樹脂によって覆われていてもよい。
前記第１樹脂を厚さ方向に貫通して前記第１配線構造体と前記第２配線構造体とを電気的に接続する導電体をさらに有してもよい。
前記第２電子システムは、前記第２配線構造体を介して前記第２ダイおよび前記第２電子部品に電気的に接続された第２外部端子をさらに含み、前記第２外部端子は、前記第２配線構造体に対して前記第１樹脂とは反対側において外部に露出されていてもよい。
前記導電体は、柱状金属であり、前記柱状金属は、前記第１配線構造体および前記第２配線構造体に電気的に接続されてもよい。
前記導電体は、金属または樹脂を核として前記核の周りに導電膜が設けられた構造であってもよい。
本発明の一実施形態に係る電子機器の製造方法は、第１支持部材の上に、電子回路を含む第１ダイ、前記第１ダイの上の第１配線構造体、および前記第１配線構造体の上において前記第１配線構造体を介して前記第１ダイに電気的に接続された第１電子部品を含む第１電子システムを形成し、前記第１配線構造体の上に導電性のパッドを形成し、第２支持部材の上に、電子回路を含む第２ダイ、前記第２ダイの下の第２配線構造体、および前記第２配線構造体の下において前記第２配線構造体を介して前記第２ダイに電気的に接続された第２電子部品を含む第２電子システムを形成し、前記第２配線構造体の上に、前記第１電子システムに向かって突出する導電体を形成し、前記第１支持部材と前記第２支持部材との間に樹脂層を形成し、前記導電体と前記パッドとが接するように前記第１電子システムと前記第２電子システムとを貼り合わせ、前記導電体と前記パッドとを融着させる。
前記導電体と前記パッドとの融着は、前記樹脂層が流動性を示す温度よりも高い温度の熱処理によって行われてもよい。
前記導電体と前記パッドとを融着した後に、前記導電体および前記パッドを前記第１電子システムおよび前記第２電子システムから切り離してもよい。
本発明の一実施形態に係る電子機器の製造方法は、第１支持部材の上に、電子回路を含む第１ダイ、前記第１ダイの上の第１配線構造体、および前記第１配線構造体の上において前記第１配線構造体を介して前記第１ダイに電気的に接続された第１電子部品を含む第１電子システムを形成し、前記第１配線構造体の上に導電性のパッドを形成し、第２支持部材の上に、電子回路を含む第２ダイ、前記第２ダイの下の第２配線構造体、および前記第２配線構造体の下において前記第２配線構造体を介して前記第２ダイに電気的に接続された第２電子部品を含む第２電子システムを形成し、前記第２配線構造体の上に、前記第１電子システムに向かって突出する導電体を形成し、前記導電体と前記パッドとが接するように前記第１電子システムと前記第２電子システムを貼り合わせ、前記第１電子システムと前記第２電子システムとの間に、前記第１電子システムの側方から樹脂を注入する。
前記第１電子システムと前記第２電子システムとの間に前記樹脂を形成した後に、前記導電体および前記パッドを前記第１ダイおよび前記第２ダイから切り離してもよい。
前記第１電子システムは、前記第１支持部材の上に複数形成され、前記第２電子システムは、前記第２支持部材の上に複数形成され、複数の前記第１電子システムと複数の前記第２電子システムとのそれぞれが対向するように、複数の前記第１電子システムと複数の前記第２電子システムとが貼り合わせられてもよい。
本発明に係る電子機器および電子機器の製造方法によると、電子機器のサイズを縮小化することができる。
本発明の一実施形態に係る電子機器の断面模式図である。 本発明の一実施形態に係る電子機器の製造方法を示す断面模式図である。 本発明の一実施形態に係る電子機器の製造方法を示す断面模式図である。 本発明の一実施形態に係る電子機器の製造方法を示す断面模式図である。 本発明の一実施形態の変形例に係る電子機器の製造方法を示す断面模式図である。 本発明の一実施形態の変形例に係る電子機器の製造方法を示す断面模式図である。 本発明の一実施形態の変形例に係る電子機器の製造方法を示す断面模式図である。 本発明の一実施形態の変形例に係る電子機器の製造方法を示す断面模式図である。 本発明の一実施形態に係る電子機器の断面模式図である。 本発明の一実施形態に係る電子機器の製造方法を示す断面模式図である。 本発明の一実施形態に係る電子機器の製造方法を示す断面模式図である。 本発明の一実施形態に係る電子機器の製造方法を示す断面模式図である。 本発明の一実施形態に係る電子機器の断面模式図である。 本発明の一実施形態に係る電子機器の断面模式図である。
以下、本発明の一実施形態に係る電子機器の構造及びその製造方法について、図面を参照しながら詳細に説明する。以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号の後にアルファベットを付して、詳細な説明を適宜省略することがある。図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。説明の便宜上、第１部材と第２部材との位置関係を上または下という語句を用いて説明するが、例えば、第１部材と第２部材との上下関係が図示と逆になるように配置されてもよい。また、以下の説明で基板の第１面及び第２面は基板の特定の面を指すものではなく、基板の表面方向または裏面方向を特定するもので、つまり基板に対する上下方向を特定するための名称である。
〈第１実施形態〉
本発明の第１実施形態に係る電子機器１０の概要について、図１～図４を参照しながら詳細に説明する。図１は、本発明の一実施形態に係る電子機器の断面模式図である。図２～図４は、それぞれ本発明の一実施形態に係る電子機器の製造方法を示す断面模式図である。
［電子機器１０の構造］
図１に示すように、電子機器１０は、第１支持部材１００、第１電子システム２００、第２支持部材３００、第２電子システム４００、および樹脂層５００を有する。第１電子システム２００は第１支持部材１００の上に設けられている。第１支持部材１００と第１電子システム２００との間には、応力緩和層１１０が設けられている。第２電子システム４００は第２支持部材３００の下に設けられている。第２支持部材３００と第２電子システム４００との間には、応力緩和層３１０が設けられている。第１支持部材１００および第２支持部材３００は、第１電子システム２００と第２電子システム４００とが対向するように樹脂層５００を介して貼り合わせられている。
応力緩和層１１０は、第１支持部材１００と第１支持部材１００の上に設けられた構造体との間の熱膨張係数の差に起因した電子機器１０の反りを抑制する。応力緩和層３１０も応力緩和層１１０と同様に電子機器１０の反りを抑制する。応力緩和層１１０として、応力緩和層１１０の上の構造体の弾性率よりも小さい弾性率の材料が用いられる。特に、応力緩和層１１０として、絶縁層２３０の弾性率よりも小さい弾性率の材料が用いられる。同様に、応力緩和層３１０として、応力緩和層３１０の下の構造体の弾性率よりも小さい弾性率の材料が用いられる。特に、応力緩和層３１０として、絶縁層４３０の弾性率よりも小さい弾性率の材料が用いられる。なお、応力緩和層１１０、３１０は省略されてもよい。
第１電子システム２００は、第１ダイ２２０、絶縁層２３０、第１配線構造体２４０、第１電子部品２５０、および外部端子２６０を有する。なお、第１電子部品２５０は複数設けられているが、これらを特に区別しないときは単に第１電子部品２５０と表現する、各第１電子部品２５０を区別して説明するときは、第１電子部品２５０－１、２５０－２、・・・と表現する。後述する第２電子部品４５０についても同様である。
第１ダイ２２０は第１支持部材１００の上に設けられている。第１支持部材１００と第１ダイ２２０との間には、応力緩和層１１０および接着層２１０が設けられている。接着層２１０は、応力緩和層１１０と第１ダイ２２０との間の密着性を向上させる層である。第１ダイ２２０は、マイクロプロセッサ（Ｍｉｃｒｏ－Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）およびメモリ回路などの電子回路を含む。これらの回路は、例えばシリコン基板上に設けられたトランジスタによって構成される。第１ダイ２２０の上方にはパッド２２２が設けられている。ただし、上記の回路はＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に設けられたトランジスタであってもよく、絶縁基板上に設けられた薄膜トランジスタであってもよい。パッド２２２は、上記の集積回路およびメモリ回路に電気的に接続されている。
絶縁層２３０は、第１ダイ２２０を覆う。ただし、絶縁層２３０には、パッド２２２に対応する領域に開口２３２が設けられている。換言すると、絶縁層２３０はパッド２２２を開口２３２するように第１ダイ２２０を覆う。絶縁層２３０として絶縁性材料が用いられる。
第１配線構造体２４０は、第１ダイ２２０の上に設けられている。第１配線構造体２４０は、配線２４１および２４３、ならびに層間絶縁層２４２および２４４を有する。第１配線構造体２４０は複数の導電層が絶縁層を介して設けられた構造体であり、第１ダイ２２０のパッド２２２と第１電子部品２５０とを電気的に接続する。なお、図１では、第１配線構造体２４０として２層の配線が積層された積層配線を例示したが、積層される配線の数は３層以上であってもよく、１層であってもよい。
配線２４１および２４３として、Ｔｉ、Ｃｒ、Ｎｉ、Ｗ、Ｃｕ、Ａｇ、およびＡｕなどの金属が、単層もしくは積層で用いられる。層間絶縁層２４２、２４４としてポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、およびシロキサン樹脂などの有機絶縁層が、単層もしくは積層で用いられてもよく、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、およびＡｌＮなどの無機絶縁層が、単層もしくは積層で用いられてもよい。層間絶縁層２４２、２４４として無機絶縁層および有機絶縁層が積層されてもよい。
第１配線構造体２４０の上にバンプ２４５が設けられている。バンプ２４５として、はんだが用いられる。その他にも、バンプ２４５として配線２４１と同様の材料が用いられてもよい。バンプ２４５は、配線２４１および２４３によって配線されることで、平面視において任意の位置に設けられる。つまり、配線２４１および２４３によって、バンプ２４５を第１ダイ２２０の面積を超える広い領域に配置することができる。このような構成はファンアウト型と呼ばれる。なお、図１ではバンプ２４５が層間絶縁層２４４の開口内部にのみ設けられた構成を例示したが、この構成に限定されない。例えば、バンプ２４５が層間絶縁層２４４の開口部だけでなく、その上面に設けられてもよい。上記のバンプ２４５を表面実装用バンプということができる。
第１電子部品２５０は、バンプ２４５の上に設けられている。換言すると、第１電子部品２５０は第１配線構造体２４０の上に設けられている。第１電子部品２５０は、例えばレジスタ、コンデンサ、およびインダクタを含む。第１電子部品２５０の端子がバンプ２４５に接続されることで、第１電子部品２５０は第１配線構造体２４０を介して第１ダイ２２０に電気的に接続される。なお、バンプ２４５が層間絶縁層２４４の上面に設けられる場合、バンプ２４５は層間絶縁層２４４の上面と第１電子部品２５０とによって挟まれる。
外部端子２６０は、第１電子部品２５０と同様にバンプ２４５の上に設けられている。外部端子２６０は電子機器１０の側面において外部に露出されている。換言すると、外部端子２６０は第１支持部材１００と第２支持部材３００との間で外部に露出されている。さらに換言すると、外部端子２６０は第１ダイ２２０と第２ダイ４２０との間で外部に露出されている。外部端子２６０は、第１配線構造体２４０を介して第１ダイ２２０および第１電子部品２５０に電気的に接続されている。外部端子２６０を用いて第１ダイ２２０に信号および電力が供給される。図１では、外部端子２６０が電子機器１０の１つの側面において外部に露出された構成を例示したが、外部端子２６０は電子機器１０の複数の側面において外部に露出されていてもよい。外部端子２６０はその下のバンプ２４５と一体で形成されていてもよい。なお、外部端子２６０以外に第１ダイ２２０に信号および電力を供給する手段があれば、外部端子２６０が省略されてもよい。
第２電子システム４００は、第２ダイ４２０、絶縁層４３０、第２配線構造体４４０、第２電子部品４５０、および外部端子４６０を有する。第２電子システム４００の構成は第１電子システム２００と類似した構成であるので、説明を省略する。なお、第２ダイ４２０は第１ダイ２２０に相当する。絶縁層４３０は絶縁層２３０に相当する。第２配線構造体４４０は第１配線構造体２４０に相当する。第２電子部品４５０は第１電子部品２５０に相当する。外部端子４６０は外部端子２６０に相当する。配線４４１および４４３は配線２４１および２４３に相当する。層間絶縁層４４２および４４４は層間絶縁層２４２および２４４に相当する。なお、図１では、外部端子２６０が外部に露出された側とは反対側において外部端子４６０が外部に露出された構成を例示したが、この構成に限定されない。例えば、外部端子２６０が外部に露出された側と同じ側において外部端子４６０が外部に露出されていてもよい。
第１電子部品２５０および第２電子部品４５０は、互いに干渉しない位置に設けられている。つまり、平面視において、第１電子部品２５０は第２電子部品４５０と重畳しない位置に設けられている。図１では、第１電子部品２５０および外部端子４６０も、互いに干渉しない位置に設けられている。同様に、第２電子部品４５０および外部端子２６０も、互いに干渉しない位置に設けられている。
樹脂層５００は、第１電子システム２００と第２電子システム４００との間に設けられている。樹脂層５００の厚さは、複数の第１電子部品２５０および複数の第２電子部品４５０のうち、第１配線構造体２４０および第２配線構造体４４０の各々からの高さが最も高い電子部品の高さよりも大きければよい。例えば、樹脂層５００の厚さＴ１は、第１電子部品２５０のうち第１配線構造体２４０からの高さが最も高い第１電子部品２５０－１の高さＨ１、および第２電子部品４５０のうち第２配線構造体４４０からの高さが最も高い第２電子部品４５０－１の高さＨ２の各々よりも大きい。
第１電子部品２５０－４および第２電子部品４５０－４のように、第１電子部品２５０－４の高さＨ３と第２電子部品４５０－４の高さＨ４との合計値が樹脂層５００の厚さＴ１よりも小さい場合は、第１電子部品２５０－４および第２電子部品４５０－４は平面視において互いに重畳する位置に設けられていてもよい。樹脂層５００として、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂、ポリイミド樹脂、およびアクリル樹脂などが用いられる。
以上のように、第１実施形態に係る電子機器１０によると、第１電子システム２００および第２電子システム４００を平面視において重ねて配置することができるため、電子機器１０のサイズを縮小化することができる。さらに、第１電子システム２００に含まれる部材（第１電子部品２５０および外部端子２６０）と、第２電子システム４００に含まれる部材（第２電子部品４５０および外部端子４６０）とが、互いに干渉しない位置に設けられることで、樹脂層５００の厚さＴ１を、第１電子部品２５０－１の高さＨ１および第２電子部品４５０－１の高さＨ２の合計値がよりも小さくすることができる。これによって、よりスリムな（断面視において薄い）電子機器１０を実現することができる。さらに、第１電子システム２００および第２電子システム４００を貼り合わせることで、電子機器１０の機械的強度が向上し、別途筐体を設けなくてもよい。
外部端子２６０および外部端子４６０が電子機器１０の側面において外部に露出されていることで、電子機器１０に接続される外部機器からの配線を電子機器１０の側面で接続することができる。したがって、例えば通信端末等に電子機器１０を実装させた場合、第１支持部材１００および第２支持部材３００の上下方向に配線の接続部を設ける必要がないため、よりスリムな通信端末を実現することができる。
［電子機器１０の製造方法］
本発明の第１実施形態に係る電子機器１０の製造方法について、図２～図４の断面図を用いて説明する。図２～図４は、それぞれ本発明の一実施形態に係る電子機器の製造方法を示す断面模式図である。
図２の（ａ）に示すように、第１支持部材１００の上に応力緩和層１１０を形成し、応力緩和層１１０の上に接着層２１０を介して第１ダイ２２０を形成する。第１ダイ２２０は一般的な半導体装置の製造方法で形成することができる。第１ダイ２２０の表面にパッド２２２を形成する。パッド２２２は半導体装置の製造工程で形成されてもよく、半導体装置の製造工程の後にはんだ等を用いて形成されてもよい。上記の製造方法を換言すると、第１支持部材１００の上に電子回路を含む第１ダイ２２０を形成する。
図２の（ｂ）に示すように、第１ダイ２２０を覆う絶縁層２３０を形成する。絶縁層２３０を形成した後に、パッド２２２を露出する開口２３２を形成する。開口２３２を介してパッド２２２に接続される配線２４１を形成し、配線２４１の上に層間絶縁層２４２、配線２４３、補強パッド２４９、および層間絶縁層２４４を形成する。補強パッド２４９は第１ダイ２２０および第１配線構造体２４０が設けられた領域よりも外側の領域に配置される。第１電子部品２５０が配置される箇所に対応して、層間絶縁層２４４に開口２４４２を形成する。同様に、後に詳細を説明するアライメントバンプ２７０が配置される箇所に対応して層間絶縁層２４４に開口２４４４を形成する。開口２４４２は配線２４３を露出し、開口２４４４は補強パッド２４９を露出する。上記の製造方法を換言すると、第１ダイ２２０の上に第１配線構造体２４０を形成する。
絶縁層２３０、層間絶縁層２４２および２４４として、有機絶縁層が用いられる場合、これらの絶縁層は塗布法、絶縁フィルムを貼り付けて溶融するラミネート法、または印刷法によって形成される。上記の絶縁層に無機絶縁層が用いられる場合、これらの絶縁層はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成される。
配線２４１および２４３は、めっき法、物理蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ法）、または印刷法によって形成される。めっき法として、電界めっき法または無電解めっき法が用いられる。ＰＶＤ法として、スパッタリング法または真空蒸着法が用いられる。
上記の絶縁層の開口はＣＯ２レーザ加工またはＵＶ－ＹＡＧレーザ加工を用いて形成される。レーザ加工の他に、フォトリソグラフィおよびエッチングによって絶縁層の開口を形成してもよい。上記の導電層のパターンは、サブトラクティブ法またはセミアディティブ法（ＳＡＰ；Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）を用いて形成される。ＳＡＰとして、例えば銅箔付きの絶縁樹脂が用いられたＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）が用いられてもよい。
図２の（ｃ）に示すように、開口２４４２を介して配線２４３に接続されるバンプ２４５を形成し、バンプ２４５の上に第１電子部品２５０および外部端子２６０を形成する。なお、外部端子２６０はバンプ２４５と一体で形成されてもよい。第１電子部品２５０は第１配線構造体２４０を介して第１ダイ２２０に電気的に接続される。このように第１電子部品２５０がバンプ２４５を介して実装されるため、バンプ２４５を表面実装用バンプということができる。バンプ２４５および外部端子２６０と同様に、開口２４４４を介して補強パッド２４９の上にアライメントバンプ２７０を形成する。アライメントバンプ２７０は、開口２４４４を充填し、層間絶縁層２４４の上面から突出している。アライメントバンプ２７０の機能は後で説明する。なお、図２の（ｃ）には図視されていないが、第１電子部品２５０を形成する前に、開口２４４２および２４４４に対応する領域が開口されたソルダレジストが形成されてもよい。上記のようにして第１電子システム２００が形成される。
図１では、外部端子２６０は第１支持部材１００の外側の端部に配置されることで電子機器１０の側面において外部に露出されている。しかし、図２の（ｃ）の段階では、外部端子２６０は第１支持部材１００の外側の端部には配置されていない。詳細は後述するが、後の工程でアライメントバンプ２７０を含む第１支持部材１００および第１配線構造体２４０等が分断されることで、図１に示すように外部端子２６０が外部に露出される。
図２の（ａ）～（ｃ）と同様の製造方法によって、図３の（ｄ）に示す第２電子システム４００が形成される。図３の（ｄ）に示すように、第２電子システム４００は、第１電子システム２００と類似している。ただし、第２電子システム４００側には、第１電子システム２００側のアライメントバンプ２７０の代わりに補強パッド４４９から上方（第２支持部材３００から離れる方向）に向かって突出したアライメントピラー４７０が設けられている。本実施形態では、アライメントピラー４７０としてＣｕが用いられるが、その他の材料が用いられてもよい。アライメントピラー４７０は補強パッド４４９から上方に突出した柱状金属である。アライメントピラー４７０の高さは、第２電子部品４５０－１～５のそれぞれの高さよりも高い。上記のようにして、第２電子システム４００が形成される。
図３の（ｅ）に示すように、第１電子システム２００の第１電子部品２５０側に樹脂層５００を形成する。換言すると、第１支持部材１００と第２支持部材３００との間に樹脂層５００が形成される。樹脂層５００が形成された後に、アライメントピラー４７０の先端に、例えばはんだ等のペースト４７２が配置される。そして、アライメントピラー４７０上のペースト４７２がアライメントバンプ２７０に接するように第１電子システム２００と第２電子システム４００とを貼り合わせる。なお、アライメントピラー４７０およびペースト４７２を併せて導電体とすると、当該導電体がアライメントバンプ２７０に接するように第１電子システム２００と第２電子システム４００とを貼り合わせる、ということもできる。樹脂層５００は塗布法またはディスペンス法によって形成されてもよく、ラミネート法によって形成されてもよい。樹脂層５００が塗布法によって形成される場合は、樹脂層５００を焼成（熱処理）する前に第１電子システム２００と第２電子システム４００とを貼り合わせる。つまり、樹脂層５００が流動性を示す状態で第１電子システム２００と第２電子システム４００とを貼り合わせる。樹脂層５００がラミネート法によって形成される場合は、絶縁フィルムを熱処理によって溶融させる前に第１電子システム２００と第２電子システム４００とを貼り合わせる。なお、樹脂層５００が第２電子システム４００の第２電子部品４５０側に形成された状態で、第１電子システム２００と第２電子システム４００とが貼り合わせられてもよい。
図４の（ｆ）に示すように、樹脂層５００を介して第１電子システム２００と第２電子システム４００とを貼り合わせ、熱処理によって両者を接着する。具体的には、アライメントバンプ２７０とアライメントピラー４７０上のペースト４７２とが接するように第１電子システム２００と第２電子システム４００とが貼り合わせられ、熱処理によってペースト４７２とアライメントバンプ２７０とが溶融することで、アライメントピラー４７０がアライメントバンプ２７０と接着する。ただし、熱処理前は、アライメントバンプ２７０およびアライメントピラー４７０が接している必要はなく、少なくともこの熱処理によって両者が接すればよい。
貼り合わせの後に熱処理を行うことで、樹脂層５００によって第１電子システム２００と第２電子システム４００とが固定される。この熱処理によって樹脂層５００が硬化する。樹脂層５００を硬化させる熱処理によって、アライメントバンプ２７０（はんだ）およびアライメントピラー４７０上のペースト（はんだ）の両方または一方の表層が溶融する。本実施形態では、アライメントバンプ２７０およびペーストの両方の表層が溶融する。つまり、上記の熱処理によってアライメントバンプ２７０がアライメントピラー４７０と融着する。なお、アライメントバンプ２７０およびアライメントピラー４７０は、第１電子システム２００と第２電子システム４００との間のスペーサとして機能する。つまり、アライメントバンプ２７０およびアライメントピラー４７０のそれぞれの高さによって、第１電子システム２００と第２電子システム４００との間の距離が決まる。
表層が溶融したアライメントバンプ２７０にアライメントピラー４７０上のペースト４７２が接すると、両者の親和性が高いため、アライメントピラー４７０はアライメントバンプ２７０に対して両者の接触面積が大きくなる方向に動く。つまり、上記の熱処理によって、アライメントバンプ２７０およびアライメントピラー４７０は適正な位置に移動する。換言すると、樹脂層５００を硬化と、アライメントバンプ２７０およびアライメントピラー４７０のアライメントと、が同じ熱処理で行われる。さらに換言すると、アライメントバンプ２７０およびアライメントピラー４７０（または、第１電子システム２００および第２電子システム４００）は、上記の熱処理によるセルフアラインによって位置合わせされる。なお、アライメントバンプ２７０が上記の熱処理によって少なくとも表層が溶融する部材であれば、ペースト４７２が省略されてもよい。
なお、樹脂層５００をラミネート法によって形成する場合、フィルム状の樹脂層５００が第１電子システム２００と第２電子システム４００とによって挟まれた状態で熱処理を行う。この熱処理によって、フィルム状の樹脂層５００が溶融して流動性を示し、アライメントバンプ２７０およびアライメントピラー４７０上のペースト４７２が接し、融着することで図４の（ｆ）の状態になる。つまり、アライメントバンプ２７０とアライメントピラー４７０との融着は、樹脂層５００が流動性を示す温度よりも高い温度の熱処理で行われる。
図４の（ｇ）に示すように、第１支持部材１００から第２支持部材３００までの構造体を分断することで、アライメントバンプ２７０およびアライメントピラー４７０が第１電子システム２００および第２電子システム４００から切り離される。この分断工程によって、外部端子２６０および外部端子４６０の一部が分断される。この分断は、レーザ照射およびダイシングなどの方法によって行われる。この分断工程によって外部端子２６０および外部端子４６０が電子機器１０の側面において外部に露出される。なお、上記の熱処理によって樹脂層５００は硬化されているので、アライメントバンプ２７０およびアライメントピラー４７０がなくても第１電子システム２００と第２電子システム４００との間の距離は固定される。
上記の説明では、アライメントバンプ２７０として、層間絶縁層２４４の上面から突出した形状のはんだが用いられ、アライメントピラー４７０として柱状のＣｕが用いられ、アライメントピラー４７０の先端にペースト４７２が配置された状態で第１電子システム２００と第２電子システム４００とを貼り合わせる方法を例示したが、この方法に限定されない。
例えば、アライメントバンプ２７０が設けられておらず、底部に補強パッド２４９が露出された開口２４４４にアライメントピラー４７０が差し込まれるように、第１電子システム２００と第２電子システム４００とを貼り合わせられてもよい。この場合、開口２４４４の側壁によってアライメントピラー４７０がガイドされることで、第１電子システム２００および第２電子システム４００のアライメントが行われる。なお、アライメントピラー４７０の先端にペースト４７２が配置されていてもよく、配置されていなくてもよい。
または、開口２４４４を完全に充填しない程度に、開口２４４４の内部にはんだが配置されていてもよい。換言すると、開口２４４４の内部に配置されたはんだの上面が層間絶縁層２４４の上面よりも低くても（凹んでいても）よい。この場合、開口２４４４の側壁によってアラメントピラー４７０がガイドされ、さらに樹脂層５００を硬化させる熱処理によって開口２４４４内部のはんだが溶融し、両者のアライメントがなされる。なお、アライメントピラー４７０の先端にペースト４７２が配置されていてもよく、配置されていなくてもよい。
または、アライメントピラー４７０の高さを図３の（ｄ）の状態よりも低くし、アライメントバンプ２７０の代わりにアライメントピラー４７０と同様の柱状金属を形成し、その柱状金属とアライメントピラー４７０との間にはんだが挟まれるように第１電子システム２００と第２電子システム４００とが貼り合わせられてもよい。貼り合わせの際に、上記の柱状金属の先端にはんだが配置されていてもよく、アライメント４７０の先端にはんだが配置されていてもよく、両方の先端にはんだが配置されていてもよい。
以上のように、第１実施形態に係る電子機器１０の製造方法によると、樹脂層５００を硬化させるための熱処理によって、アライメントバンプ２７０およびアライメントピラー４７０上のペースト４７２の少なくとも一方の表層が溶融した状態でアライメントバンプ２７０とアライメントピラー４７０上のペースト４７２とが接触することで、両者をセルフアラインで位置合わせすることができる。樹脂層５００の硬化、およびアライメントバンプ２７０とアライメントピラー４７０との位置合わせを同じ工程で処理することができるため、工程を短縮化することができる。上記の熱処理の後に外部端子２６０および外部端子４６０を分断し、アライメントバンプ２７０およびアライメントピラー４７０を電子機器１０から切り離すことで、外部端子２６０および外部端子４６０が電子機器１０の側面において外部に露出させることができるだけでなく、電子機器１０の動作に不要な部材を電子機器１０から切り離すことができる。
〈第１実施形態の変形例１〉
図５を用いて、第１実施形態の変形例１について説明する。第１実施形態の変形例１は、電子機器１０の構造は図１と同じだが、その製造方法が図２～図４とは相違する。具体的には、第１実施形態の変形例１は、樹脂層５００の形成方法が図２～図４に示す樹脂層５００の形成方法とは相違する。第１電子システム２００の形成方法、アライメントバンプ２７０の形成方法、第２電子システム４００の形成方法、およびアライメントピラー４７０の形成方法は図２～図４と同様なので、説明を省略する。
図５は、本発明の一実施形態の変形例に係る電子機器の製造方法を示す断面模式図である。図５の（ａ）は図３の（ｅ）と類似しているが、図５の（ａ）は第１電子システム２００の上に樹脂層５００が形成されていない状態で第１電子システム２００と第２電子システム４００とが貼り合わせられる点において、図３の（ｅ）とは相違する。図５の（ａ）でも、アライメントバンプ２７０とアライメントピラー４７０とが接した状態で、熱処理を行うことで、第１電子システム２００と第２電子システム４００とが位置合わせされる。この熱処理は、アライメントバンプ２７０およびアライメントピラー４７０の少なくとも一方の表層が溶融する温度で行われる。貼り合わせられた第１電子システム２００と第２電子システム４００との間には、間隙が形成される。
図５の（ｂ）に示すように、貼り合わせられた第１電子システム２００および第２電子システム４００を容器５１０の内部に配置し、第１電子システム２００と第２電子システム４００との間隙に、それらの側方から流動性を有する樹脂層５００を注入する。図５の（ｂ）では、第１電子システム２００と第２電子システム４００との間隙が減圧にされた状態で、容器５１０の開口された第１端５１２側から当該間隙に樹脂層５００が供給される。第１端５１２側に供給された樹脂層５００は、減圧状態の間隙に引き寄せられ、第２端５１４側に向かって進む。このようにして、第１電子システム２００と第２電子システム４００との間に樹脂層５００が供給される。
なお、図５の（ｂ）では、減圧状態の第１電子システム２００と第２電子システム４００との間に樹脂層５００が供給される製造方法を例示したが、この製造方法に限定されない。例えば、大気圧状態の第１電子システム２００と第２電子システム４００との間に、樹脂層５００が供給されてもよい。図５の（ｂ）では、第１支持部材１００の下面および第２支持部材３００の上面が容器５１０によって覆われた状態で樹脂層５００が流し込まれる製造方法を例示したが、この方法に限定されない。例えば、第１支持部材１００の下面と容器５１０との間、または第２支持部材３００の上面と容器５１０との間に間隙が設けられた状態で樹脂層５００が流し込まれてもよい。樹脂層５００が第１電子システム２００と第２電子システム４００との間に配置された後、図４の（ｇ）と同様に、アライメントバンプ２７０およびアライメントピラー４７０が第１電子システム２００および第２電子システム４００から切り離される。図５に示す方法によれば、アライメントバンプ２７０とアラメントピラー４７０とが接触した状態で第１電子システム２００と第２電子システム４００とを樹脂層５００によって固定することができるため、アライメントバンプ２７０とアラメントピラー４７０とを接着させる工程を設けなくてもよい。
〈第１実施形態の変形例２〉
図６～図８を用いて、第１実施形態の変形例２について説明する。第１実施形態の変形例２は、電子機器１０の構造は図１と同じだが、その製造方法が図２～図４とは相違する。具体的には、第１実施形態の変形例２は、同じ支持部材の上に複数の電子機器を形成し、最後に個々の電子機器に分離する点において、図２～図４に示す製造方法とは相違する。
図６～図８は、それぞれ本発明の一実施形態の変形例に係る電子機器の製造方法を示す断面模式図である。図６の（ａ）に示すように、図２の（ａ）と同様の方法を用いて、第１支持部材６００の上に応力緩和層６１０を形成し、応力緩和層６１０の上に接着層２１０を介して複数の第１ダイ２２０を形成する。図６の（ｂ）に示すように、図２の（ｂ）および（ｃ）と同様の方法を用いて、複数の第１ダイ２２０の各々の上に、第１配線構造体２４０、第１電子部品２５０、外部端子２６０、およびアライメントバンプ２７０を形成する。換言すると、第１支持部材６００の上に複数の第１電子システム２００およびアライメントバンプ２７０を形成する。
図６に示す第１支持部材６００およびその上の複数の第１電子システム２００と同様に、第２支持部材７００を準備し、その上に図３の（ｄ）と同様に複数の第２電子システム４００およびアライメントピラー４７０を形成する。そして、アライメントピラー４７０の先端にペースト４７２を形成する。
図７の（ｃ）に示すように、上記の方法で形成した複数の第１電子システム２００と複数の第２電子システム４００とのそれぞれが対向するように第１支持部材６００と第２支持部材７００とが貼り合わせられる。換言すると、各々の第１電子システム２００と各々の第２電子システム４００とが対向するように、複数の第１電子システム２００と複数の第２電子システム４００とが貼り合わせられる。図７の（ｃ）の例では、第１電子システム２００側に樹脂層５００が形成された状態で貼り合わせが行われる製造方法を例示したが、第２電子システム４００側に樹脂層５００が形成された状態で貼り合わせが行われてもよい。
図７の（ｄ）に示すように、樹脂層５００を介して複数の第１電子システム２００と複数の第２電子システム４００とが貼り合わせられる。具体的には、アライメントバンプ２７０およびアライメントピラー４７０が接するように複数の第１電子システム２００と複数の第２電子システム４００とが貼り合わせられる。貼り合わせの後に熱処理を行うことで、樹脂層５００によって第１電子システム２００と第２電子システム４００とを固定する。この熱処理によって樹脂層５００が硬化し、アライメントバンプ２７０およびアライメントピラー４７０はセルフアラインによって位置合わせされる。
図８の（ｅ）に示すように、外部端子２６０および外部端子４６０の一部が分断されることで、アライメントバンプ２７０およびアライメントピラー４７０が第１電子システム２００および第２電子システム４００から切り離される。上記の製造方法によって、同じ第１支持部材６００および第２支持部材７００に形成された複数の第１電子システム２００および複数の第２電子システム４００から、個々の電子機器１０を得ることができる。
以上のように、第１実施形態の変形例２に係る電子機器１０の製造方法によると、複数の電子機器１０を共通の製造方法で形成することができるので、製造効率を向上させることができる。これにより、製造コストを低減することができる。
〈第２実施形態〉
本発明の第２実施形態に係る電子機器１０Ａの概要について、図９～図１２を参照しながら詳細に説明する。図９は、本発明の一実施形態に係る電子機器の断面模式図である。図１０～図１２は、それぞれ本発明の一実施形態に係る電子機器の製造方法を示す断面模式図である。
［電子機器１０Ａの構造］
電子機器１０Ａは、図１に示す電子機器１０と類似しているが、電子機器１０の第２支持部材３００、応力緩和層３１０、外部端子２６０、および外部端子４６０が設けられていない点、ならびに第２電子システム４００Ａの上方（第１電子システム２００Ａ側とは反対側）にも第３電子部品３５０Ａが設けられている点において、電子機器１０とは相違する。電子機器１０Ａの構造のうち、第１電子システム２００Ａおよび第２電子システム４００Ａのうち第２ダイ４２０Ａよりも第１電子システム２００Ａ側の構造は、電子機器１０と同様なので、説明を省略する。以下、第２電子システム４００Ａのうち第２ダイ４２０Ａよりも上方の構造について説明する。
図９に示すように、第２ダイ４２０Ａの上に絶縁層３２０Ａが設けられている。絶縁層３２０Ａの上に配線３２５Ａおよび外部端子３２７Ａが設けられている。配線３２５Ａおよび外部端子３２７Ａはそれぞれ配線４４１Ａを介して第２ダイ４２０Ａに接続されている。配線３２５Ａおよび外部端子３２７Ａの上に絶縁層３３０Ａが設けられている。絶縁層３３０Ａには開口３３２Ａおよび開口３３４Ａが設けられている。開口３３２Ａによって外部端子３２７Ａが露出される。開口３３４Ａによって配線３２５Ａが露出される。開口３３４Ａにはバンプ３４０Ａが設けられており、絶縁層３３０Ａおよびバンプ３４０Ａの上には第３電子部品３５０Ａが設けられている。絶縁層３３０Ａおよび第３電子部品３５０Ａのそれぞれの上に樹脂層３６０Ａが設けられている。樹脂層３６０Ａは第３電子部品３５０Ａの上面および側面を覆っている。樹脂層３６０Ａには開口３６２Ａが設けられている。開口３６２Ａによって外部端子３２７Ａが露出される。第３電子部品３５０Ａは、例えばレジスタ、コンデンサ、およびインダクタを含む。樹脂層３６０Ａとして、例えばモールド樹脂または一般的な封止樹脂が用いられる。
上記の構造を換言すると、第２電子システム４００Ａは、第２配線構造体４４０Ａを介して第２ダイ４２０Ａに電気的に接続された外部端子３２７Ａを有する。外部端子３２７Ａは、第２配線構造体４４０Ａに対して樹脂層５００Ａとは反対側（第２配線構造体４４０Ａの上方）において外部に露出されている。さらに上記の構造を換言すると、第２電子システム４００Ａは、第２配線構造体４４０Ａの上において、第２配線構造体４４０Ａを介して第２ダイ４２０Ａに電気的に接続された第３電子部品３５０Ａを有する。第３電子部品３５０Ａは樹脂層３６０Ａによって覆われている。
なお、図９では、第１電子システム２００Ａの第１ダイ２２０Ａに接続された外部端子は省略されているが、第１電子システム２００Ａの外部端子は、図１と同様に電子機器１０Ａの側面に露出させる、または第２電子システム４００Ａと同様の構造を第１電子システム２００Ａに適用することで、例えば、第１電子システム２００Ａの外部端子が第１電子システム２００Ａの下方に設けられてもよい。
以上のように、第２実施形態に係る電子機器１０Ａによると、第１電子システム２００Ａおよび第２電子システム４００Ａを平面視において重ねて配置することができるため、電子機器１０Ａのサイズを縮小化することができる。さらに、第１電子システム２００Ａおよび第２電子システム４００Ａの上面、下面、またはそれら両面に外部端子を設けることができるため、平面視においてサイズの小さい電子機器１０Ａを実現することができる。
第２配線構造体４４０Ａの下に第２電子部品４５０Ａが設けられ、第２配線構造体４４０Ａの上に第３電子部品３５０Ａが設けられていることで、第２配線構造体４４０Ａに接続可能な電子部品の数を増加させることができる。これにより、電子機器１０Ａのサイズを大きくすることなく、その性能を向上させることができる。第３電子部品３５０Ａが樹脂層３６０Ａで覆われていることで、外部からの衝撃から第３電子部品３５０Ａおよび第２電子システム４００Ａを保護することができる。
［電子機器１０Ａの製造方法］
本発明の第２実施形態に係る電子機器１０Ａの製造方法について、図１０～図１２の断面図を用いて説明する。図１０～図１２は、それぞれ本発明の一実施形態に係る電子機器の製造方法を示す断面模式図である。
図１０の（ａ）に示すように、支持部材３７０Ａの上に第１剥離層３８０Ａおよび第２剥離層３９０Ａを形成する。本実施形態では、第１剥離層３８０Ａおよび第２剥離層３９０ＡとしてＣｕフィルムが用いられる。第２剥離層３９０Ａの厚さは第１剥離層３８０Ａの厚さに比べて薄い。第１剥離層３８０Ａおよび第２剥離層３９０Ａは、これらの上に第１電子システム２００Ａを形成するプロセス中に、これらが剥離しない程度の密着性を有している。第１剥離層３８０Ａおよび第２剥離層３９０Ａは第１電子システム２００Ａが形成された後に剥離のトリガを与えることで剥離する。
図１０の（ｂ）に示すように、第２剥離層３９０Ａの上に配線３２５Ａおよび外部端子３２７Ａを形成し、これらの上に絶縁層３２０Ａを形成する。配線３２５Ａおよび外部端子３２７Ａは、図１の配線２４１および配線２４３と同様にめっき法、印刷法、またはＰＶＤ法によって形成することができる。絶縁層３２０Ａは、図１の絶縁層２３０と同様に塗布法、ラミネート法、印刷法、またはＣＶＤ法によって形成することができる。
図１０の（ｃ）に示すように、絶縁層３２０Ａの上に接着層４１０Ａを介して第２ダイ４２０Ａを形成する。第２ダイ４２０Ａの表面にパッド４２２Ａを形成する。図１０の（ｄ）に示すように、第２ダイ４２０Ａを覆う絶縁層４３０を形成し、絶縁層４３０に開口４３０２、開口４３０４、および開口４３０６を形成する。開口４３０２によってパッド４２２Ａが露出される。開口４３０４によって配線３２５が露出される。開口４３０６によって外部端子３２７Ａが露出される。絶縁層３２０Ａの加工は、図１の絶縁層２３０、層間絶縁層２４２、および層間絶縁層２４４の加工と同様にレーザ加工によって行うことができる。
図１１の（ｅ）に示すように、図２の（ｂ）および（ｃ）と同様の方法によって第２配線構造体４４０Ａおよび第２電子部品４５０Ａを形成する。第２電子部品４５０Ａはバンプ４４５を介して第２配線構造体４４０Ａに接続される。このようにして、支持部材３７０Ａの上に第２電子システム４００Ａを形成する。
図１１の（ｆ）に示すように、第１剥離層３８０Ａと第２剥離層３９０Ａとの界面で両者を剥離することで、支持部材３７０Ａおよび第１剥離層３８０Ａを第２電子システム４００Ａから除去する。続いて、第２電子システム４００Ａ側に残った第２剥離層３９０Ａを除去する。第２剥離層３９０Ａの除去は、例えば過酸化水素水と硫酸の混合液、または過硫酸塩の水溶液によるエッチングによって行われる。第２剥離層３９０Ａの除去によって、配線３２５Ａ、外部端子３２７Ａ、および絶縁層３２０Ａの下面が露出される。なお、第２剥離層３９０Ａの除去の際に、特に絶縁層３２０Ａの下面のＣｕの残渣を抑制するために、配線３２５Ａおよび外部端子３２７Ａの下面が絶縁層３２０Ａの下面に対して上方に１μｍ以上５μｍ以下程度窪むようにオーバーエッチングするとよい。
図１２の（ｇ）に示す構造体は、図１１の（ｆ）の構造体を１８０度回転させたものである。図１２の（ｇ）に示すように、絶縁層３２０Ａ、配線３２５Ａ、および外部端子３２７Ａの上に絶縁層３３０Ａを形成する。その絶縁層３３０Ａに、外部端子３２７Ａを露出する開口３３２Ａ、および配線３２５Ａを露出する開口３３４Ａを形成する。開口３３４Ａにバンプ３４０Ａを形成し、バンプ３４０Ａの上に第３電子部品３５０Ａを形成する。
図１２の（ｈ）に示すように、絶縁層３３０Ａの上に、第３電子部品３５０Ａを覆う樹脂層３６０Ａを形成する。樹脂層３６０Ａは第３電子部品３５０Ａの上面および側面を覆う。樹脂層３６０Ａに、外部端子３２７Ａを露出する開口３６２Ａを形成する。このようにして、第２電子部品４５０Ａ、第３電子部品３５０Ａ、および外部端子３２７Ａが形成された第２電子システム４００Ａを形成する。図１２の（ｈ）に示す第２電子システム４００Ａを用いて、図３の（ｅ）から図４の（ｇ）に示すように第１電子システム２００Ａと貼り合わせることで、図９に示した電子機器１０Ａを形成することができる。
以上のように、第２実施形態に係る電子機器１０Ａの製造方法によると、第１剥離層３８０Ａおよび第２剥離層３９０Ａの上に第２電子システム４００Ａを形成し、第１剥離層３８０Ａと第２剥離層３９０Ａとを剥離することで、第２電子システム４００Ａに対して、第１電子システム２００Ａ側およびその反対側の両側に第２電子部品４５０Ａおよび第３電子部品３５０Ａを形成することができる。さらに、第２電子部品４５０Ａが形成された側の反対側に外部端子３２７Ａを形成することができる。この製造方法によって、電子機器１０Ａの平面視におけるサイズの縮小化を実現することができる。
〈第３実施形態〉
本発明の第３実施形態に係る電子機器１０Ｂの概要について、図１３を参照しながら詳細に説明する。図１３は、本発明の一実施形態に係る電子機器の断面模式図である。図１３に示す電子機器１０Ｂの構成は、図９に示す電子機器１０Ａの構成と類似しているが、第１電子システム２００Ｂの第１配線構造体２４０Ｂの配線と、第２電子システム４００Ｂの第２配線構造体４４０Ｂの配線とが電気的に接続されている点において、電子機器１０Ａと相違する。以下の電子機器１０Ｂの説明において、電子機器１０Ａとの相違点について説明し、電子機器１０Ａと同じ点については説明を省略する。
［電子機器１０Ｂの構造］
図１３に示すように、第１配線構造体２４０Ｂの配線２４３Ｂと第２配線構造体４４０Ｂの配線４４３Ｂとは、貫通電極バンプ２８０Ｂおよび貫通電極ピラー４８０Ｂを介して電気的に接続されている。つまり、貫通電極バンプ２８０Ｂおよび貫通電極ピラー４８０Ｂは、樹脂層５００Ｂをその厚さ方向に貫通して第１配線構造体２４０Ｂと第２配線構造体４４０Ｂとを電気的に接続する。貫通電極ピラー４８０Ｂは配線４４３Ｂから貫通電極バンプ２８０Ｂに向かって突出した柱状金属である。本実施形態では、貫通電極ピラー４８０ＢとしてＣｕが用いられ、貫通電極バンプ２８０Ｂとしてはんだが用いられるが、その他の材料が用いられてもよい。
電子機器１０Ｂが上記の構成を有することで、第２ダイ４２０Ｂが第２配線構造体４４０Ｂを介して外部端子３２７Ｂに電気的に接続され、第１ダイ２２０Ｂが第１配線構造体２４０Ｂおよび第２配線構造体４４０Ｂを介して外部端子３２７Ｂに電気的に接続される。なお、貫通電極バンプ２８０Ｂは、図２の（ｃ）に示したアライメントバンプ２７０と同様の方法および同様の形状で形成することができる。貫通電極ピラー４８０Ｂは、図３の（ｄ）に示したアライメントピラー４７０と同様の方法および同様の形状で形成することができる。
貫通電極バンプ２８０Ｂおよび貫通電極ピラー４８０Ｂは、例えば図４の（ｆ）で説明したアライメントバンプ２７０およびアライメントピラー４７０と同様のセルフアライン機能を有する。したがって、電子機器１０Ｂが貫通電極バンプ２８０Ｂおよび貫通電極ピラー４８０Ｂを有する場合、上記のアライメントバンプ２７０およびアライメントピラー４７０を省略してもよい。
以上のように、第３実施形態に係る電子機器１０Ｂによると、第１電子システム２００Ｂおよび第２電子システム４００Ｂを平面視において重ねて配置することができるため、電子機器１０Ｂのサイズを縮小化することができる。さらに、第１ダイ２２０Ｂおよび第２ダイ４２０Ｂの両方に対して、外部端子３２７Ｂを用いて信号および電極を供給することができるため、平面視においてサイズの小さい電子機器１０Ｂを実現することができる。
〈第４実施形態〉
本発明の第４実施形態に係る電子機器１０Ｃの概要について、図１４を参照しながら詳細に説明する。図１４は、本発明の一実施形態に係る電子機器の断面模式図である。図１４に示す電子機器１０Ｃの構成は、図１３に示す電子機器１０Ｂの構成と類似しているが、貫通電極バンプ２８０Ｂおよび貫通電極ピラー４８０Ｂの代わりに導電性粒子４９０Ｃによって第１配線構造体２４０Ｃと第２配線構造体４４０Ｃとが電気的に接続されている点において、電子機器１０Ｂと相違する。以下の電子機器１０Ｃの説明において、電子機器１０Ｂとの相違点について説明し、電子機器１０Ｂと同じ点については説明を省略する。
導電性粒子４９０Ｃは、核４９２Ｃおよび導電膜４９４Ｃを有する。核４９２Ｃは金属であってもよく、樹脂であってもよい。核４９２Ｃが金属の場合、導電性粒子４９０Ｃはメタルコアボールと呼ばれる。一方、核４９２Ｃが樹脂の場合、導電性粒子４９０Ｃは樹脂コアボールと呼ばれる。導電膜４９４Ｃは核４９２Ｃの周囲を覆う導電膜である。導電膜４９４Ｃとして、例えばＣｕ、Ａｇ、Ａｕ、Ｐｔ、Ｓｎ、Ｎｉ、Ｔｉ、およびＡｌなどの金属が用いられる。導電膜４９４Ｃはこれらの材料が単層であってもよく、積層であってもよい。導電膜４９４Ｃが積層の場合、例えば、核４９２Ｃ側からＮｉ＼Ｃｕ＼Ｎｉ＼Ｓｎ－Ａｇ合金などの積層構造を用いることができる。
導電性粒子４９０Ｃは、層間絶縁層２４４Ｃに設けられた開口２４４２Ｃを介して配線２４３Ｃに接している。同様に、導電性粒子４９０Ｃは、層間絶縁層４４４Ｃに設けられた開口４４４２Ｃを介して配線４４３Ｃに接している。ただし、導電性粒子４９０Ｃと配線２４３Ｃまたは配線４４３Ｃとの間に他の導電層が設けられていてもよい。導電性粒子４９０Ｃとしてメタルコアボールが用いられた場合、メタルコアボールの剛性は高いため、導電性粒子４９０Ｃはスペーサとしての機能を有する。
以上のように、第４実施形態に係る電子機器１０Ｃによると、第１電子システム２００Ｃおよび第２電子システム４００Ｃを平面視において重ねて配置することができるため、電子機器１０Ｃのサイズを縮小化することができる。さらに、第１ダイ２２０Ｃおよび第２ダイ４２０Ｃの両方に対して、外部端子３２７Ｃを用いて信号および電極を供給することができるため、平面視においてサイズの小さい電子機器１０Ｃを実現することができる。上記のように、配線２４３Ｃと配線４４３Ｃとの接続に導電性粒子４９０Ｃを用いることで、配線２４３Ｃおよび配線４４３Ｃと導電性粒子４９０Ｃとの接触面積を大きくすることができる。その結果、電子機器１０Ｃの信頼性を向上させることができる。さらに、導電性粒子４９０Ｃの大きさを調整することで、第１電子システム２００Ｃと第２電子システム４００Ｃとの間隔を容易に調整することができる。
なお、本発明は上記実施の形態に限られたものではなく、要旨を逸脱しない範囲で適宜変更することが可能である。
１０：電子機器、 １００：第１支持部材、 １１０：応力緩和層、 ２００：第１電子システム、 ２１０：接着層、 ２２０：第１ダイ、 ２２２：パッド、 ２３０：絶縁層、 ２３２：開口、 ２４０：第１配線構造体、 ２４１、２４３：配線、 ２４２、２４４：層間絶縁層、 ２４５：バンプ、 ２４９：補強パッド、 ２５０：第１電子部品、 ２６０：外部端子、 ２７０：アライメントバンプ、 ２８０Ｂ：貫通電極バンプ、 ３００：第２支持部材、 ３１０：応力緩和層、 ３２０Ａ、３３０Ａ：絶縁層、 ３２５：配線、 ３２７Ａ：外部端子、 ３３２Ａ、３３４Ａ、３６２Ａ：開口、 ３４０Ａ：バンプ、 ３５０Ａ：第３電子部品、 ３６０Ａ：樹脂層、 ３７０Ａ：支持部材、 ３８０Ａ：第１剥離層、 ３９０Ａ：第２剥離層、 ４００：第２電子システム、 ４１０Ａ：接着層、 ４２０：第２ダイ、 ４２２Ａ：パッド、 ４３０：絶縁層、 ４４０：第２配線構造体、 ４４１Ａ、４４３Ｂ：配線、 ４４４Ｃ：層間絶縁層、 ４４５：バンプ、 ４５０：第２電子部品、 ４６０：外部端子、 ４７０：アライメントピラー、 ４８０Ｂ：貫通電極ピラー、 ４９０Ｃ：導電性粒子、 ４９２Ｃ：核、 ４９４Ｃ：導電膜、 ５００：樹脂層、 ５１０：容器、 ５１２：第１端、 ５１４：第２端、 ６００：第１支持部材、 ６１０：応力緩和層、 ７００：第２支持部材、 ２４４２、２４４４、４３０２、４３０４、４３０６、４４４２Ｃ：開口

Claims (15)

  1. 第１絶縁層、前記第１絶縁層の内部の電子回路を含む第１ダイ、前記第１ダイの上かつ前記第１絶縁層の上の第１配線構造体、および前記第１配線構造体の上において前記第１配線構造体を介して前記第１ダイに電気的に接続された第１電子部品を含む第１電子システムと、
    第２絶縁層、電子回路を含む第２ダイ、前記第２ダイの下かつ前記第２絶縁層の下の第２配線構造体、および前記第２配線構造体の下において前記第２配線構造体を介して前記第２ダイに電気的に接続された第２電子部品を含み、前記第１電子システムと対向する第２電子システムと、
    前記第１電子システムと前記第２電子システムとの間に設けられた第１樹脂と、を有し、
    前記第１電子部品及び前記第２電子部品は前記第１樹脂の内部にあり、
    前記第１ダイ及び前記第２ダイは前記第１樹脂の外部にある電子機器。
  2. 前記第１樹脂の厚さは、前記第１電子部品の前記第１配線構造体からの高さおよび前記第２電子部品の前記第２配線構造体からの高さの合計よりも小さい、請求項１に記載の電子機器。
  3. 前記第１電子システムは、前記第１配線構造体を介して前記第１ダイおよび前記第１電子部品に電気的に接続された第１外部端子をさらに含み、
    前記第２電子システムは、前記第２配線構造体を介して前記第２ダイおよび前記第２電子部品に電気的に接続された第２外部端子をさらに含み、
    前記第１外部端子および前記第２外部端子は、それぞれ前記第１樹脂の端部において外部に露出されている、請求項１に記載の電子機器。
  4. 前記第２電子システムは、前記第２配線構造体を介して前記第２ダイおよび前記第２電子部品に電気的に接続された第２外部端子をさらに含み、
    前記第２外部端子は、前記第２配線構造体に対して前記第１樹脂とは反対側において外部に露出されている、請求項１に記載の電子機器。
  5. 前記第２電子システムの上の第２樹脂をさらに有し、
    前記第２外部端子は、前記第２樹脂から露出された領域で外部に露出されている、請求項４に記載の電子機器。
  6. 前記第２電子システムは、前記第２配線構造体の上において前記第２配線構造体を介して前記第２ダイに電気的に接続された第３電子部品をさらに含み、
    前記第３電子部品は、前記第２樹脂によって覆われている、請求項５に記載の電子機器。
  7. 前記第１樹脂を厚さ方向に貫通して前記第１配線構造体と前記第２配線構造体とを電気的に接続する導電体をさらに有する、請求項１に記載の電子機器。
  8. 前記第２電子システムは、前記第２配線構造体を介して前記第２ダイおよび前記第２電子部品に電気的に接続された第２外部端子をさらに含み、
    前記第２外部端子は、前記第２配線構造体に対して前記第１樹脂とは反対側において外部に露出されている、請求項７に記載の電子機器。
  9. 前記導電体は、柱状金属であり、
    前記柱状金属は、前記第１配線構造体および前記第２配線構造体に電気的に接続される、請求項７に記載の電子機器。
  10. 前記導電体は、金属または樹脂を核として前記核の周りに導電膜が設けられた構造である、請求項７に記載の電子機器。
  11. 第１支持部材の上に、電子回路を含む第１ダイ、前記第１ダイの上の第１配線構造体、および前記第１配線構造体の上において前記第１配線構造体を介して前記第１ダイに電気的に接続された第１電子部品を含む第１電子システムを形成し、
    前記第１配線構造体の上に導電性のパッドを形成し、
    第２支持部材の上に、電子回路を含む第２ダイ、前記第２ダイの下の第２配線構造体、および前記第２配線構造体の下において前記第２配線構造体を介して前記第２ダイに電気的に接続された第２電子部品を含む第２電子システムを形成し、
    前記第２配線構造体の上に、前記第１電子システムに向かって突出する導電体を形成し、
    前記第１支持部材と前記第２支持部材との間に樹脂層を形成し、
    前記導電体と前記導電性のパッドとが接するように前記第１電子システムと前記第２電子システムとを貼り合わせ、
    前記導電体と前記導電性のパッドとを融着させ、
    前記導電体と前記導電性のパッドとを融着した後に、前記導電体および前記パッドを前記第１電子システムおよび前記第２電子システムから切り離す電子機器の製造方法。
  12. 前記導電体と前記導電性のパッドとの融着は、前記樹脂層が流動性を示す温度よりも高い温度の熱処理によって行われる、請求項１１に記載の電子機器の製造方法。
  13. 第１支持部材の上に、電子回路を含む第１ダイ、前記第１ダイの上の第１配線構造体、および前記第１配線構造体の上において前記第１配線構造体を介して前記第１ダイに電気的に接続された第１電子部品を含む第１電子システムを形成し、
    前記第１配線構造体の上に導電性のパッドを形成し、
    第２支持部材の上に、電子回路を含む第２ダイ、前記第２ダイの下の第２配線構造体、および前記第２配線構造体の下において前記第２配線構造体を介して前記第２ダイに電気的に接続された第２電子部品を含む第２電子システムを形成し、
    前記第２配線構造体の上に、前記第１電子システムに向かって突出する導電体を形成し、
    前記導電体と前記導電性のパッドとが接するように前記第１電子システムと前記第２電子システムを貼り合わせ、
    前記第１電子システムと前記第２電子システムとの間に、前記第１電子システムの側方から樹脂を注入し、
    前記第１電子システムと前記第２電子システムとの間に前記樹脂を形成した後に、前記導電体および前記導電性のパッドを前記第１ダイおよび前記第２ダイから切り離す、電子機器の製造方法。
  14. 前記第１電子システムは、前記第１支持部材の上に複数形成され、
    前記第２電子システムは、前記第２支持部材の上に複数形成され、
    複数の前記第１電子システムと複数の前記第２電子システムとのそれぞれが対向するように、複数の前記第１電子システムと複数の前記第２電子システムとが貼り合わせられる、請求項１１乃至１３のいずれか一に記載の電子機器の製造方法。
  15. 支持部材をさらに有し、
    前記第１電子システムは、前記支持部材の上にある、請求項１に記載の電子機器。
JP2017044555A 2017-03-09 2017-03-09 電子機器および電子機器の製造方法 Active JP6990029B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017044555A JP6990029B2 (ja) 2017-03-09 2017-03-09 電子機器および電子機器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017044555A JP6990029B2 (ja) 2017-03-09 2017-03-09 電子機器および電子機器の製造方法

Publications (2)

Publication Number Publication Date
JP2018148148A JP2018148148A (ja) 2018-09-20
JP6990029B2 true JP6990029B2 (ja) 2022-01-12

Family

ID=63592315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017044555A Active JP6990029B2 (ja) 2017-03-09 2017-03-09 電子機器および電子機器の製造方法

Country Status (1)

Country Link
JP (1) JP6990029B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237362A (ja) 2000-02-22 2001-08-31 Toshiba Corp 半導体装置
JP2004274035A (ja) 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
JP2008294331A (ja) 2007-05-28 2008-12-04 Shinko Electric Ind Co Ltd 部品内蔵基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2715934B2 (ja) * 1994-09-14 1998-02-18 日本電気株式会社 多層印刷配線基板装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237362A (ja) 2000-02-22 2001-08-31 Toshiba Corp 半導体装置
JP2004274035A (ja) 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
JP2008294331A (ja) 2007-05-28 2008-12-04 Shinko Electric Ind Co Ltd 部品内蔵基板

Also Published As

Publication number Publication date
JP2018148148A (ja) 2018-09-20

Similar Documents

Publication Publication Date Title
JP5808586B2 (ja) インターポーザの製造方法
US9997441B2 (en) Support member, wiring substrate, method for manufacturing wiring substrate, and method for manufacturing semiconductor package
US8274148B2 (en) Semiconductor module
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
WO2012137714A1 (ja) 半導体装置および半導体装置の製造方法
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
JP2003522401A (ja) 積層型集積回路パッケージ
TWM563659U (zh) 薄膜覆晶封裝結構
JP7111457B2 (ja) 半導体装置及びその製造方法
US9635756B2 (en) Circuit board incorporating semiconductor IC and manufacturing method thereof
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
TW201631715A (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
JP5543754B2 (ja) 半導体パッケージ及びその製造方法
JP2003007921A (ja) 回路装置およびその製造方法
JP2001308258A (ja) 半導体パッケージ及びその製造方法
JP2013165087A (ja) 半導体モジュールおよび半導体モジュールの製造方法
US11302623B2 (en) Electronic device
JP6319013B2 (ja) 電子装置及び電子装置の製造方法
US20220344300A1 (en) Electronic device and manufacturing method thereof
JP6990029B2 (ja) 電子機器および電子機器の製造方法
CN110718529A (zh) 半导体装置以及半导体装置的制造方法
JP2008198916A (ja) 半導体装置及びその製造方法
TWI693647B (zh) 半導體裝置及半導體裝置之製造方法
JP3781998B2 (ja) 積層型半導体装置の製造方法
JP2015026638A (ja) 半導体チップ、半導体チップの接合方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211203

R150 Certificate of patent or registration of utility model

Ref document number: 6990029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150