JP7111457B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7111457B2
JP7111457B2 JP2017208586A JP2017208586A JP7111457B2 JP 7111457 B2 JP7111457 B2 JP 7111457B2 JP 2017208586 A JP2017208586 A JP 2017208586A JP 2017208586 A JP2017208586 A JP 2017208586A JP 7111457 B2 JP7111457 B2 JP 7111457B2
Authority
JP
Japan
Prior art keywords
layer
opening
wiring
conductive paste
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017208586A
Other languages
English (en)
Other versions
JP2019083234A5 (ja
JP2019083234A (ja
Inventor
圭吾 佐藤
浩志 種子田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017208586A priority Critical patent/JP7111457B2/ja
Priority to US16/138,252 priority patent/US10593621B2/en
Publication of JP2019083234A publication Critical patent/JP2019083234A/ja
Publication of JP2019083234A5 publication Critical patent/JP2019083234A5/ja
Application granted granted Critical
Publication of JP7111457B2 publication Critical patent/JP7111457B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
従来、配線基板上に半導体チップを実装した半導体装置が知られている。半導体チップは、例えば、接着樹脂層を介して、配線基板上に接着される。
具体例としては、一方の面に電極端子を有する半導体チップと配線基板とが、開口部を有する接着樹脂層で接着され、かつ半導体チップの接続端子と配線基板に設けられた配線層とが開口部内の導電性ペーストにより接続された構成の半導体装置を挙げることができる。
上記の半導体装置では、半導体チップを実装する際に、例えば、配線基板上に開口部を有する接着樹脂層を設け、開口部内に導電性ペーストを充填し、半導体チップの電極端子を導電性ペースト内に押し込むように半導体チップを配線基板側に押圧する。
特開２００４－２８８９５９号公報
しかしながら、上記の半導体装置では、半導体チップを実装する際に、導電性ペーストが開口部の側壁を突き破って接着樹脂層内に入り込む場合があり、電極端子間の絶縁性を低下させていた。
本発明は、上記の点に鑑みてなされたものであり、電極端子間の絶縁性を向上した半導体装置を提供することを課題とする。
本半導体装置は、配線基板と、前記配線基板の上面に実装された半導体チップと、前記配線基板の上面と前記半導体チップの下面間に配置され、前記配線基板と前記半導体チップとを接着する接着樹脂層と、を有し、前記接着樹脂層には、前記配線基板の上面に設けられた配線層の上面を露出する開口部が設けられ、前記開口部の側壁はバリア層により被覆され、前記半導体チップの下面に設けられた電極端子が前記開口部内に入り込み、前記バリア層と前記電極端子との間に導電性ペーストが充填され、前記電極端子は銅ポストからなり、前記銅ポストが直接前記導電性ペーストと接していることを要件とする。
開示の技術によれば、電極端子間の絶縁性を向上した半導体装置を提供できる。
第１の実施の形態に係る半導体装置を例示する図である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第２の実施の形態に係る半導体装置を例示する図である。 第２の実施の形態に係る半導体装置の製造工程を例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体装置の構造］
まず、第１の実施の形態に係る半導体装置の構造について説明する。図１は、第１の実施の形態に係る半導体装置を例示する断面図であり、図１（ａ）は全体図、図１（ｂ）は図１（ａ）のＡ部の部分拡大断面図である。
図１を参照するに、第１の実施の形態に係る半導体装置１は、配線基板１０と、接着樹脂層２０と、バリア層３０と、導電性ペースト４０と、半導体チップ５０と、封止樹脂層６０とを有している。配線基板１０は、絶縁層１１と、配線層１２と、配線層１３と、貫通配線１４と、ソルダーレジスト層１５とを有している。
なお、本実施の形態では、便宜上、半導体装置１の半導体チップ５０側を上側又は一方の側、ソルダーレジスト層１５側を下側又は他方の側とする。又、各部位の半導体チップ５０側の面を一方の面又は上面、ソルダーレジスト層１５側の面を他方の面又は下面とする。但し、半導体装置１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層１１の一方の面の法線方向から視ることを指し、平面形状とは対象物を絶縁層１１の一方の面の法線方向から視た形状を指すものとする。
配線基板１０において、絶縁層１１は、例えば、ポリイミド系樹脂、ポリアミド系樹脂、液晶ポリマー等の可撓性を有する絶縁材料から形成することができる。又、絶縁層１１として、例えば、ガラスクロスにエポキシ系樹脂等の熱硬化性の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等のリジットな材料を用いてもよい。又、絶縁層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂やポリイミド系樹脂等の熱硬化性の絶縁性樹脂を含浸させた基板等のリジットな材料を用いてもよい。絶縁層１１は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層１１の厚さは、例えば、５０～５００μｍ程度とすることができる。
配線層１２は、絶縁層１１の上面（一方の面）に設けられている。配線層１３は、絶縁層１１の下面（他方の面）に設けられている。配線層１２と配線層１３とは、絶縁層１１を貫通する貫通配線１４を介して電気的に接続されている。貫通配線１４の平面形状は、例えば、円形とすることができる。
配線層１２及び１３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１２及び１３の各々の厚さは、例えば、２～３０μｍ程度とすることができる。貫通配線１４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。なお、配線層１２と貫通配線１４、又は配線層１３と貫通配線１４は、一体構造であってもよい。
ソルダーレジスト層１５は、絶縁層１１の下面に、配線層１３を被覆するように形成されている。ソルダーレジスト層１５は開口部１５ｘを有し、開口部１５ｘの底部には配線層１３の下面の一部が露出している。開口部１５ｘの底部に露出する配線層１３は、他の配線基板や半導体パッケージ、半導体チップ等と電気的に接続されるパッドとして機能する。ソルダーレジスト層１５の材料としては、例えば、感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を用いることができる。ソルダーレジスト層１５の厚さは、例えば、１０～３０μｍ程度とすることができる。
半導体チップ５０は、シリコン等から形成された本体５１と、本体５１から突起する電極端子５２とを有している。電極端子５２は、例えば、銅ポスト等の金属ポストであり、例えば、円柱状に形成されている。電極端子５２は、半導体チップ５０の回路形成面側に設けられ、回路形成面からの電極端子５２の突起量は、例えば、１０～３０μｍ程度とすることができる。半導体チップ５０は、電極端子５２が設けられた回路形成面側を配線層１２側に向けて、配線基板１０上にフリップチップ実装されている。
配線基板１０と半導体チップ５０の対向する面間には、配線基板１０と半導体チップ５０とを接着する接着樹脂層２０が配置されている。接着樹脂層２０は、配線基板１０の上面の全体に設けてもよいが、少なくとも配線基板１０と半導体チップ５０の対向する面間を充填するように設ければよい。接着樹脂層２０の材料は、絶縁層１１及び半導体チップ５０との接着性や、絶縁層１１と半導体チップ５０との熱膨張係数差等を考慮して適宜選択できるが、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。接着樹脂層２０の厚さは、例えば、２０～４０μｍ程度とすることができる。
接着樹脂層２０には、配線層１２の上面を露出する開口部２０ｘが設けられている。例えば、電極端子５２が円柱状の凸部であれば、開口部２０ｘは電極端子５２よりも大径の円柱状の凹部とすることができる。この場合、例えば、電極端子５２の直径が９０μｍであれば、開口部２０ｘの直径は１００μｍとすることができる。
バリア層３０は、開口部２０ｘの側壁と開口部２０ｘ内に露出する配線層１２の上面を連続的に被覆している。バリア層３０は、導電性ペースト４０に分散する金属粉末（後述）よりも硬度の高い金属材料、例えば、チタン銅合金（ＴｉＣｕ）、クロム（Ｃｒ）、ＮｉＣｕ／Ｃｕ、タングステン（Ｗ）、銅（Ｃｕ）等から形成することができる。なお、ＮｉＣｕ／Ｃｕとは、ニッケル銅合金層の上に銅層が積層された積層膜である。バリア層３０を積層膜とすることは、バリア層３０をより強固な膜にできる点で好適である。バリア層３０の厚さは、例えば、３０～１００ｎｍ程度とすることができる。
半導体チップ５０の電極端子５２が開口部２０ｘ内に入り込み、開口部２０ｘの側壁及び開口部２０ｘ内に露出する配線層１２の上面に形成されたバリア層３０と、電極端子５２の底面及び側面と、半導体チップ５０の回路形成面との間に熱硬化性の導電性ペースト４０が充填されている。半導体チップ５０の電極端子５２は、バリア層３０及び導電性ペースト４０を介して、配線層１２と電気的に接続されている。
導電性ペースト４０としては、例えば、銅ペーストを好適に用いることができるが、銀ペーストや金ペースト等の銅ペースト以外の導電性ペーストを用いてもよい。ここで、導電性ペーストとは、導電フィラーとバインダーからなるものを指し、導電フィラーとなる金属粉末をバインダーとなる樹脂の中に分散させたものである。金属粉末としては、銅、銀、金等を好適に用いることができるが、２種以上の金属を合金化した金属粉末や、２種以上の金属粉末の混合物等を用いてもよい。バインダーとなる樹脂としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。又、導電性ペーストは、硬化処理後も導電フィラーが元の形状を保ったままバインダー内に分散した状態となる。よって、導電性ペーストには、硬化処理後に元の粒子が溶融して一体となるはんだ及びはんだペーストは含まれない。
封止樹脂層６０は、接着樹脂層２０上に、半導体チップ５０を被覆するように設けられている。放熱性を向上するために、半導体チップ５０の上面を封止樹脂層６０から露出させてもよい。封止樹脂層６０としては、例えば、エポキシ系樹脂にフィラーを含有させた所謂モールド樹脂等を用いることができる。
［第１の実施の形態に係る半導体装置の製造方法］
次に、第１の実施の形態に係る半導体装置の製造方法について説明する。図２及び図３は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。配線基板１０は、半導体装置１となる複数の領域が設けられた多数個取りの基板の状態で製造される。そして、配線基板１０上に半導体チップ５０の実装等が行われ、最終的に個片化されて個々の半導体装置１となる。以下では、便宜上、個片化される１つの領域のみを図示する。
まず、図２（ａ）に示す工程では、絶縁層１１を用意する。絶縁層１１の材料や厚さは、前述の通りである。そして、レーザ加工法等により絶縁層１１を貫通する貫通孔を形成し、ディスペンサー等を用いて貫通孔に導電性ペーストを充填後硬化させて貫通配線１４を形成する。導電性ペーストとしては、例えば、銅ペースト、金ペースト、銀ペースト等を用いることができる。貫通配線１４は、めっきにより形成してもよい。
次に、絶縁層１１の上面に配線層１２を、下面に配線層１３を形成する。配線層１２と配線層１３とは、貫通配線１４を介して電気的に接続される。配線層１２及び１３は、例えば、セミアディティブ法により形成することができる。配線層１２及び１３の各々の材料や厚さは、前述の通りである。
次に、図２（ｂ）に示す工程では、絶縁層１１の下面に配線層１３を被覆するソルダーレジスト層１５を形成する。ソルダーレジスト層１５は、例えば、液状又はペースト状の感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を、配線層１３を被覆するように絶縁層１１の下面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を、配線層１３を被覆するように絶縁層１１の下面にラミネートすることにより形成してもよい。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することで開口部１５ｘを形成する（フォトリソグラフィ法）。これにより、開口部１５ｘを有するソルダーレジスト層１５が形成され、開口部１５ｘ内に配線層１３の下面の一部が露出する。なお、予め開口部１５ｘを形成したフィルム状の絶縁性樹脂を、配線層１３を被覆するように絶縁層１１の下面にラミネートしても構わない。
次に、図２（ｃ）に示す工程では、絶縁層１１の上面に配線層１２を被覆する接着樹脂層２０を形成する。具体的には、例えば、Ｂステージ状態（半硬化状態）の接着樹脂層２０を、配線層１２を被覆するように絶縁層１１の上面にラミネートする。或いは、ペースト状の接着樹脂層２０を、配線層１２を被覆するように絶縁層１１の上面に塗布する。接着樹脂層２０の材料や厚さは、前述の通りである。
接着樹脂層２０を形成後、接着樹脂層２０の上面に、接着樹脂層２０を保護する保護フィルム２５を設ける。保護フィルム２５としては、例えば、厚さ数十μｍ程度のポリイミドフィルムやポリエチレンテレフタレートフィルムを用いることができる。なお、この工程では接着樹脂層２０を硬化させないため、接着樹脂層２０はＢステージ状態（半硬化状態）のまま以降の工程に進む。
次に、図２（ｄ）に示す工程では、接着樹脂層２０及び保護フィルム２５を貫通し、配線層１２の上面を露出する開口部２０ｘを形成する。開口部２０ｘは、例えば、レーザ加工法により形成することができる。この場合、例えば、ＹＡＧレーザやエキシマレーザを用いることができる。
次に、図２（ｅ）に示す工程では、保護フィルム２５の上面と、開口部２０ｘの側壁と、開口部２０ｘ内に露出する配線層１２の上面とを連続的に被覆するバリア層３０を、例えば、スパッタ法等により形成する。バリア層３０の材料や厚さは、前述の通りである。
次に、図３（ａ）に示す工程では、ディスペンサー等を用いて、バリア層３０が形成された開口部２０ｘ内に導電性ペースト４０を充填する。なお、導電性ペースト４０は、バリア層３０のみと接し、配線層１２、接着樹脂層２０、及び保護フィルム２５とは接しない。
次に、図３（ｂ）に示す工程では、保護フィルム２５を除去（剥離）する。保護フィルム２５の剥離と共に、保護フィルム２５に接して形成されていたバリア層３０も除去される。保護フィルム２５の除去により、導電性ペースト４０の一部が接着樹脂層２０の上面から突出する。又、保護フィルム２５の除去により、バリア層３０の端面が接着樹脂層２０の上面から露出する。
次に、図３（ｃ）に示す工程では、電極端子５２を配線基板１０側に向けて、半導体チップ５０を配線基板１０上に実装する。具体的には、電極端子５２を備えた半導体チップ５０を、電極端子５２が導電性ペースト４０と接するように配線基板１０上に配置する。そして、電極端子５２が開口部２０ｘ内に入り込み、バリア層３０と電極端子５２との間に導電性ペースト４０が充填されるように、半導体チップ５０を配線基板１０側に押圧する。これにより、導電性ペースト４０は、バリア層３０と電極端子５２と半導体チップ５０の回路形成面とで囲まれた領域内に埋め込まれる。又、バリア層３０の周囲に位置する接着樹脂層２０の上面と半導体チップ５０の回路形成面とが接する。
なお、導電性ペースト４０は低密度に形成されており、ほぼ厚さ方向のみに圧縮されるため、半導体チップ５０を配線基板１０側に押圧する際に、導電性ペースト４０がバリア層３０の周囲に位置する接着樹脂層２０の上面にはみ出ることはない。
次に、半導体チップ５０を配線基板１０側に押圧した状態で接着樹脂層２０及び導電性ペースト４０を硬化させ、配線基板１０と半導体チップ５０の対向する面間を接着樹脂層２０で接着する。半導体チップ５０の電極端子５２は、バリア層３０及び導電性ペースト４０を介して、配線層１２と電気的に接続される。
なお、接着樹脂層２０及び導電性ペースト４０を硬化させる所定温度は、例えば、１８０℃程度である。これは、導電性ペースト４０の代わりにはんだを用いる場合のはんだの溶融温度（例えば、２２０℃程度）よりも低いため、配線基板１０に発生する反りを低減できる。
次に、図３（ｄ）に示す工程では、接着樹脂層２０上に、半導体チップ５０を被覆する封止樹脂層６０を形成する。放熱性を向上するために、半導体チップ５０の上面を封止樹脂層６０から露出させてもよい。封止樹脂層６０としては、例えば、エポキシ系樹脂にフィラーを含有させた所謂モールド樹脂等を用いることができる。封止樹脂層６０は、例えば、トランスファーモールド法やコンプレッションモールド法等により形成できる。図３（ｄ）に示す工程の後、個々の半導体装置１となる複数の領域に個片化することで、図１に示す半導体装置１が完成する。
このように、半導体装置１では、配線基板１０と半導体チップ５０との間に充填されて配線基板１０と半導体チップ５０とを接着する接着樹脂層２０に開口部２０ｘを設けている。そして、開口部２０ｘの側壁と開口部２０ｘ内に露出する配線層１２の上面にバリア層３０を形成している。これにより、導電性ペースト４０はバリア層３０の内側に配置され、接着樹脂層２０中に入り込むことがないため、隣接する電極端子５２間の絶縁性を向上できる。
なお、開口部２０ｘの底部には配線層１２が露出しているため、配線層１２上にバリア層３０が形成されていなくても、導電性ペースト４０が開口部２０ｘの底部側から接着樹脂層２０中に入り込むことがない。そのため、バリア層３０の配線層１２の上面を被覆する部分を、例えば、レーザ加工法により除去してもよい。この場合には、金属材料からなるバリア層３０が開口部２０ｘの側壁のみに形成される。
〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態とは異なる材料によりバリア層を形成する例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図４は、第２の実施の形態に係る半導体装置を例示する断面図であり、図４（ａ）は全体図、図４（ｂ）は図４（ａ）のＢ部の部分拡大断面図である。
図４を参照するに、第２の実施の形態に係る半導体装置１Ａは、バリア層３０がバリア層３０Ａに置換された点が第１の実施の形態と相違する。
バリア層３０Ａは、開口部２０ｘの側壁を被覆するように形成されているが、開口部２０ｘ内に露出する配線層１２の上面には形成されていない。バリア層３０Ａは、導電性ペースト４０に分散する金属粉末よりも硬度の高い無機材料、例えば、アルミナ、酸化亜鉛、酸化ランタン等の酸化物等から形成することができる。バリア層３０Ａの厚さは、例えば、３０～１００ｎｍ程度とすることができる。
半導体チップ５０の電極端子５２が開口部２０ｘ内に入り込み、開口部２０ｘの側壁に形成されたバリア層３０Ａと、開口部２０ｘ内に露出する配線層１２の上面と、電極端子５２の底面及び側面と、半導体チップ５０の回路形成面との間に熱硬化性の導電性ペースト４０が充填されている。半導体チップ５０の電極端子５２は、導電性ペースト４０を介して、配線層１２と電気的に接続されている。
半導体装置１Ａを作製するには、まず、第１の実施の形態の図２（ａ）～図２（ｅ）と同様の工程を実行する。但し、図２（ｅ）に示す工程では、保護フィルム２５の上面、開口部２０ｘの側壁、及び開口部２０ｘ内に露出する配線層１２の上面に、原子層堆積法（ALD ：Atomic Layer Deposition）等により、無機材料を用いてバリア層３０Ａを連続的に形成する。バリア層３０Ａの厚さは、前述の通りである。
次に、図５（ａ）に示す工程では、バリア層３０Ａの配線層１２の上面を被覆する部分を、例えば、レーザ加工法により除去する。この場合、例えば、ＹＡＧレーザやエキシマレーザを用いることができる。
次に、図５（ｂ）に示す工程では、ディスペンサー等を用いて導電性ペースト４０を開口部２０ｘ内に充填する。なお、導電性ペースト４０は、開口部２０ｘの側壁を被覆するバリア層３０Ａ、及び開口部２０ｘの底部に露出する配線層１２のみと接し、接着樹脂層２０、及び保護フィルム２５とは接しない。
次に、図５（ｃ）に示す工程では、保護フィルム２５を剥離する。保護フィルム２５の剥離と共に、保護フィルム２５に接して形成されていたバリア層３０Ａも除去される。保護フィルム２５の除去により、導電性ペースト４０の一部が接着樹脂層２０の上面から突出する。又、保護フィルム２５の除去により、バリア層３０Ａの端面が接着樹脂層２０の上面から露出する。
次に、図５（ｄ）及び図５（ｅ）に示す工程では、図３（ｃ）及び図３（ｄ）と同様の工程を実行することで、図４に示す半導体装置１Ａが完成する。
このように、半導体装置１Ａでは、配線基板１０と半導体チップ５０との間に充填されて配線基板１０と半導体チップ５０とを接着する接着樹脂層２０に開口部２０ｘを設けている。そして、開口部２０ｘの側壁にバリア層３０Ａを形成している。これにより、導電性ペースト４０はバリア層３０Ａの内側に配置され、接着樹脂層２０中に入り込むことがないため、隣接する電極端子５２間の絶縁性を向上できる。
なお、バリア層３０Ａの成膜に用いるＡＬＤ法は、マスクを用いずに成膜が可能である点と、膜厚の制御性が良好である点で好適である。又、ＡＬＤ法は、スパッタ法に比べて、より広い範囲を一度で成膜できるため、製造時間を短縮できる点でも好適である。すなわち、ＡＬＤ法を用いることにより、半導体装置１Ａとなる複数の領域が設けられた多数個取りの基板に成膜する場合、より多くの領域に対して一度に成膜可能であるため、製造時間を短縮できる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、上記の実施の形態に係る半導体装置では、２層の配線層を有する配線基板上に半導体チップを実装する例を示したが、これには限定されない。すなわち、３層以上の配線層を有する配線基板に半導体チップを実装する形態としても構わない。又、半導体チップを実装する配線基板の製造方法も特に限定されず、例えばビルドアップ工法により製造された配線基板に半導体チップを実装してもよいし、その他の工法により形成された配線基板に半導体チップを実装してもよい。又、ビルドアップ工法により製造された配線基板は、コア層を有していてもよいし、所謂コアレスであってもよい。
１、１Ａ 半導体装置
１０ 配線基板
１１ 絶縁層
１２、１３ 配線層
１４ 貫通配線
１５ ソルダーレジスト層
１５ｘ、２０ｘ 開口部
２０ 接着樹脂層
３０、３０Ａ バリア層
４０ 導電性ペースト
５０ 半導体チップ
５１ 本体
５２ 電極端子
６０ 封止樹脂層

Claims (16)

  1. 配線基板と、
    前記配線基板の上面に実装された半導体チップと、
    前記配線基板の上面と前記半導体チップの下面間に配置され、前記配線基板と前記半導体チップとを接着する接着樹脂層と、を有し、
    前記接着樹脂層には、前記配線基板の上面に設けられた配線層の上面を露出する開口部が設けられ、
    前記開口部の側壁はバリア層により被覆され、
    前記半導体チップの下面に設けられた電極端子が前記開口部内に入り込み、前記バリア層と前記電極端子との間に導電性ペーストが充填され、
    前記電極端子は銅ポストからなり、前記銅ポストが直接前記導電性ペーストと接している半導体装置。
  2. 配線基板と、
    前記配線基板の上面に実装された半導体チップと、
    前記配線基板の上面と前記半導体チップの下面間に配置され、前記配線基板と前記半導体チップとを接着する接着樹脂層と、を有し、
    前記接着樹脂層には、前記配線基板の上面に設けられた配線層の上面を露出する開口部が設けられ、
    前記開口部の側壁はバリア層により被覆され、
    前記半導体チップの下面に設けられた電極端子が前記開口部内に入り込み、前記バリア層と前記電極端子との間に導電性ペーストが充填され、
    前記導電性ペーストは、前記電極端子及び前記配線層と直接接している半導体装置。
  3. 前記バリア層は、前記開口部の側壁と前記開口部内に露出する前記配線層の上面を連続的に被覆している請求項１に記載の半導体装置。
  4. 前記電極端子は銅ポストからなり、前記銅ポストが直接前記導電性ペーストと接している請求項２に記載の半導体装置。
  5. 前記バリア層は金属材料から形成されている請求項１乃至４の何れか一項に記載の半導体装置。
  6. 前記バリア層は金属酸化物から形成されている請求項１、２、又は４に記載の半導体装置。
  7. 前記導電性ペーストは、バインダーとなる樹脂と、前記樹脂に分散された金属粉末と、を含む請求項１乃至６の何れか一項に記載の半導体装置。
  8. 前記バリア層は、前記金属粉末よりも硬度が高い材料からなる請求項７に記載の半導体装置。
  9. 前記バリア層の厚さは、３０ｎｍ以上１００ｎｍ以下である請求項１乃至８の何れか一項に記載の半導体装置。
  10. 前記電極端子は、前記導電性ペーストを介して前記配線層と電気的に接続されている請求項１乃至９の何れか一項に記載の半導体装置。
  11. 上面側に配線層を備えた配線基板上に、前記配線層を被覆する半硬化状態の接着樹脂層を配置する工程と、
    前記接着樹脂層に、搭載する半導体チップの電極端子と対向すると共に前記配線層の上面を露出する開口部を形成する工程と、
    前記開口部の側壁と前記開口部内に露出する前記配線層の上面とを連続的に被覆するバリア層を形成する工程と、
    前記バリア層の前記配線層の上面を被覆する部分を除去する工程と、
    前記バリア層が形成された前記開口部内に導電性ペーストを充填する工程と、
    前記半導体チップを、前記電極端子が前記導電性ペーストと接するように前記配線基板上に配置し、前記電極端子が前記開口部内に入り込み、前記バリア層と前記電極端子との間に導電性ペーストが充填されるように、前記半導体チップを前記配線基板側に押圧する工程と、
    前記接着樹脂層及び前記導電性ペーストを硬化させ、前記配線基板と前記半導体チップの対向する面間を前記接着樹脂層で接着する工程と、を有し、
    前記導電性ペーストが前記電極端子と直接接する半導体装置の製造方法。
  12. 上面側に配線層を備えた配線基板上に、前記配線層を被覆する半硬化状態の接着樹脂層を配置する工程と、
    前記接着樹脂層に、搭載する半導体チップの電極端子と対向すると共に前記配線層の上面を露出する開口部を形成する工程と、
    前記開口部の側壁と前記開口部内に露出する前記配線層の上面とを連続的に被覆するバリア層を形成する工程と、
    前記バリア層が形成された前記開口部内に導電性ペーストを充填する工程と、
    前記半導体チップを、前記電極端子が前記導電性ペーストと接するように前記配線基板上に配置し、前記電極端子が前記開口部内に入り込み、前記バリア層と前記電極端子との間に導電性ペーストが充填されるように、前記半導体チップを前記配線基板側に押圧する工程と、
    前記接着樹脂層及び前記導電性ペーストを硬化させ、前記配線基板と前記半導体チップの対向する面間を前記接着樹脂層で接着する工程と、を有し、
    前記電極端子は銅ポストからなり、前記銅ポストが直接前記導電性ペーストと接する半導体装置の製造方法。
  13. 前記開口部を形成する工程より前に、前記接着樹脂層上に保護フィルムを設ける工程を有し、
    前記開口部を形成する工程では、前記接着樹脂層及び前記保護フィルムを貫通し前記配線層の上面を露出する開口部を形成し、
    前記バリア層を形成する工程では、前記保護フィルムの上面と前記開口部の側壁と前記開口部内に露出する前記配線層の上面とを連続的に被覆するバリア層を形成し、
    前記導電性ペーストを充填する工程の後、前記保護フィルムと前記保護フィルムに接して形成されていた前記バリア層を除去する請求項１２に記載の半導体装置の製造方法。
  14. 前記バリア層を金属材料から形成する請求項１２又は１３に記載の半導体装置の製造方法。
  15. 前記バリア層を金属酸化物から形成する請求項１１に記載の半導体装置の製造方法。
  16. 前記電極端子は銅ポストからなり、前記銅ポストが直接前記導電性ペーストと接する請求項１１又１５に記載の半導体装置の製造方法。
JP2017208586A 2017-10-27 2017-10-27 半導体装置及びその製造方法 Active JP7111457B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017208586A JP7111457B2 (ja) 2017-10-27 2017-10-27 半導体装置及びその製造方法
US16/138,252 US10593621B2 (en) 2017-10-27 2018-09-21 Semiconductor device with barrier layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017208586A JP7111457B2 (ja) 2017-10-27 2017-10-27 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2019083234A JP2019083234A (ja) 2019-05-30
JP2019083234A5 JP2019083234A5 (ja) 2020-09-10
JP7111457B2 true JP7111457B2 (ja) 2022-08-02

Family

ID=66244266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017208586A Active JP7111457B2 (ja) 2017-10-27 2017-10-27 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10593621B2 (ja)
JP (1) JP7111457B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3602636B1 (en) * 2017-03-23 2020-11-25 IMEC vzw Method for forming metal electrodes concurrently on silicon regions of opposite polarity
CN111146170A (zh) * 2019-12-30 2020-05-12 颀中科技（苏州）有限公司 封装结构及其成型方法
JP7548743B2 (ja) 2020-07-21 2024-09-10 新光電気工業株式会社 半導体装置
JP7516230B2 (ja) 2020-12-03 2024-07-16 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
CN115881655A (zh) * 2023-02-16 2023-03-31 成都频岢微电子有限公司 一种射频前端模组封装工艺结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288959A (ja) 2003-03-24 2004-10-14 Matsushita Electric Ind Co Ltd 電子回路装置およびその製造方法
JP2014143305A (ja) 2013-01-24 2014-08-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の実装構造および半導体装置の製造方法
JP2016042536A (ja) 2014-08-18 2016-03-31 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2016139794A1 (ja) 2015-03-05 2016-09-09 オリンパス株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226421A (ja) * 1994-02-09 1995-08-22 Toshiba Corp Ｉｃ素子実装回路装置およびｉｃ素子の実装方法
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
WO2010003732A2 (de) * 2008-07-09 2010-01-14 Robert Bosch Gmbh Magnetischer positionssensor
US8884159B2 (en) * 2011-09-14 2014-11-11 International Business Machines Corporation Photovoltaic devices with metal semiconductor alloy metallization
JP6555907B2 (ja) * 2015-03-16 2019-08-07 アルパッド株式会社 半導体発光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288959A (ja) 2003-03-24 2004-10-14 Matsushita Electric Ind Co Ltd 電子回路装置およびその製造方法
JP2014143305A (ja) 2013-01-24 2014-08-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の実装構造および半導体装置の製造方法
JP2016042536A (ja) 2014-08-18 2016-03-31 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2016139794A1 (ja) 2015-03-05 2016-09-09 オリンパス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2019083234A (ja) 2019-05-30
US10593621B2 (en) 2020-03-17
US20190131236A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
JP7111457B2 (ja) 半導体装置及びその製造方法
KR102032844B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
JP4182140B2 (ja) チップ内蔵基板
JP2006222164A (ja) 半導体装置及びその製造方法
JP2001217337A (ja) 半導体装置及びその製造方法
TW201618264A (zh) 支撐構件、導線基板、導線基板的製造方法及半導體封裝體的製造方法
US9935053B2 (en) Electronic component integrated substrate
JP2007281301A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP6964477B2 (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP6341714B2 (ja) 配線基板及びその製造方法
CN110858576B (zh) 覆晶封装基板及其制法
JP6532750B2 (ja) 配線基板及びその製造方法
US20100078813A1 (en) Semiconductor module and method for manufacturing the semiconductor module
JP4446772B2 (ja) 回路装置およびその製造方法
JP2018125349A (ja) 半導体装置及びその製造方法
JP4170266B2 (ja) 配線基板の製造方法
JP6454384B2 (ja) 電子部品内蔵基板及びその製造方法
US8237258B2 (en) Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween
JP2001274282A (ja) 半導体装置
JP2005150344A (ja) 半導体装置およびその製造方法
JP2008198916A (ja) 半導体装置及びその製造方法
JP2018088505A (ja) 半導体装置およびその製造方法
JP4316623B2 (ja) 半導体装置の製造方法
WO2018220868A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220721

R150 Certificate of patent or registration of utility model

Ref document number: 7111457

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150