CN115881655A - 一种射频前端模组封装工艺结构 - Google Patents
一种射频前端模组封装工艺结构 Download PDFInfo
- Publication number
- CN115881655A CN115881655A CN202310120300.2A CN202310120300A CN115881655A CN 115881655 A CN115881655 A CN 115881655A CN 202310120300 A CN202310120300 A CN 202310120300A CN 115881655 A CN115881655 A CN 115881655A
- Authority
- CN
- China
- Prior art keywords
- bump
- windowing
- solder mask
- bare
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012858 packaging process Methods 0.000 title claims abstract description 12
- 229910000679 solder Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 16
- 239000012778 molding material Substances 0.000 claims description 3
- 238000012536 packaging technology Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 2
- 238000004806 packaging method and process Methods 0.000 abstract description 17
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000009517 secondary packaging Methods 0.000 abstract description 3
- 239000005022 packaging material Substances 0.000 abstract description 2
- 230000008093 supporting effect Effects 0.000 abstract description 2
- 238000003466 welding Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000009461 vacuum packaging Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
本发明公开了一种射频前端模组封装工艺结构，通过将阻焊层的制作厚度加厚，并将阻焊层上开窗的大小设置为比裸die的滤波器或者双工器尺寸要小些，将芯片放入开窗内，经过SMT焊接后，裸die的边缘就能很好地支撑起裸die，并且形成空腔，从而使得裸die的封装简化，降低二次封装的成本和高昂的封装材料。另一方面，本发明中通过阻焊层对裸die的支撑作用，大大的提高了射频前端模组封装的可靠性。
Description
技术领域
本发明属于分集射频前端模组芯片技术领域，具体涉及一种射频前端模组封装工艺结构的设计。
背景技术
随着芯片设计技术和制造工艺的飞速发展，分集射频前端模组芯片的集成度越来越高，分集射频前端模组主要用于手机的分集接收通路，采用多芯片SIP技术将射频开关、低噪声放大器（LNA）、声表滤波器以及双工器集成到封装基板中。然而这些分立器件逐渐增多，导致基板中的空间逐渐减小，从而导致封装可靠性压力越来越大，针对这种情况很多研发人员也是通过缩小分立器件尺寸以及对滤波器和双工器进行WLP（晶圆级封装）从而提高可靠性。但此封装需要针对滤波器以及双工器进行二次封装，成本过高，模组封装周期加长，市场上另一种解决方案是利用有机膜让贴在基板上的裸die形成空腔，从而达到滤波器或者双工器内部IDT不受到污染。但这种方式的对膜的要求较高，成本也会增加很多。
发明内容
本发明的目的是为了解决现有针对分集射频前端模组的封装技术存在封装可靠性较低及封装成本较高的问题，提出了一种射频前端模组封装工艺结构，减少封装成本并提高模组的封装可靠性。
本发明的技术方案为：一种射频前端模组封装工艺结构，包括基板以及设置于基板上的封装层，封装层包括阻焊层，阻焊层设置于基板的上表面，阻焊层上开设有第一开窗、第二开窗以及若干个第三开窗，第一开窗的基板上设置有至少两个顶层金属pad，第二开窗的基板上设置有至少两个顶层金属pad，在第一开窗和第二开窗的每个顶层金属pad上均设置有一个第二bump，每个第三开窗的基板上均设置有一个顶层金属pad，在每个第三开窗的顶层金属pad上均设置有一个第一bump，每两个相邻第三开窗之间形成一个单独的阻焊层支柱，第三开窗上覆盖有第一裸die，第一裸die的下表面分别与阻焊层的上表面、阻焊层支柱的上表面以及第一bump的上表面贴合，第一开窗上覆盖有第二裸die，第二裸die的下表面分别与阻焊层的上表面以及第一开窗内第二bump的上表面贴合，第二裸die、阻焊层和基板包围形成空腔，第二开窗上覆盖有第三裸die，第三裸die的下表面分别与阻焊层的上表面以及第二开窗内第二bump的上表面贴合，第三裸die、阻焊层和基板包围形成空腔。
进一步地，第一bump为SOI或者CMOSdie的bump，第一裸die为SOI或者CMOSdie。
进一步地，第二bump为滤波器或者双工器裸die的bump，第二裸die和第三裸die均为滤波器或者双工器裸die。
进一步地，阻焊层的厚度根据第一bump和第二bump在基板上贴片后的高度来确定。
进一步地，空腔通过molding材料封装形成密闭空腔。
本发明的有益效果是：
（1）本发明将阻焊层的制作厚度加厚，并将阻焊层上开窗的大小设置为比裸die的滤波器或者双工器尺寸要小些，将芯片放入开窗内，经过SMT焊接后，裸die的边缘就能很好地支撑起裸die，并且形成空腔，从而使得裸die的封装简化，降低二次封装的成本和高昂的封装材料。
（2）本发明中通过阻焊层对裸die的支撑作用，大大的提高了射频前端模组封装的可靠性。
（3）本发明在每两个相邻第三开窗之间形成一个单独的阻焊层支柱，从而能够给更好的支撑SOI或者COMSdie。
（4）本发明中阻焊层的厚度是经过bump在基板上贴片后的高度来定制的厚度，从而使模组封装用的mloding材料在真空封装过程中不会侵入到空腔中。
附图说明
图1所示为本发明实施例提供的一种射频前端模组封装工艺结构示意图。
附图标记说明：1-基板、2-阻焊层、201-阻焊层支柱、3-顶层金属pad、4-第一bump、401-第二bump、5-第一裸die、601-第二裸die、602-第三裸die、7-封装层、8-空腔。
具体实施方式
现在将参考附图来详细描述本发明的示例性实施方式。应当理解，附图中示出和描述的实施方式仅仅是示例性的，意在阐释本发明的原理和精神，而并非限制本发明的范围。
本发明实施例提供了一种射频前端模组封装工艺结构，如图1所示，包括基板1以及设置于基板1上的封装层7，封装层7包括阻焊层（slodermask层）2，阻焊层2设置于基板1的上表面，阻焊层2上开设有第一开窗、第二开窗以及若干个第三开窗，第一开窗的基板1上设置有至少两个顶层金属pad3，第二开窗的基板1上设置有至少两个顶层金属pad3，在第一开窗和第二开窗的每个顶层金属pad3上均设置有一个第二bump401，每个第三开窗的基板1上均设置有一个顶层金属pad3，在每个第三开窗的顶层金属pad3上均设置有一个第一bump4，每两个相邻第三开窗之间形成一个单独的阻焊层支柱201，第三开窗上覆盖有第一裸die5，第一裸die 5的下表面分别与阻焊层2的上表面、阻焊层支柱201的上表面以及第一bump4的上表面贴合，第一开窗上覆盖有第二裸die601，第二裸die 601的下表面分别与阻焊层2的上表面以及第一开窗内第二bump401的上表面贴合，第二裸die601、阻焊层2和基板1包围形成空腔8，第二开窗上覆盖有第三裸die602，第三裸die 602的下表面分别与阻焊层2的上表面以及第二开窗内第二bump401的上表面贴合，第三裸die602、阻焊层2和基板1包围形成空腔8。
本发明实施例中，阻焊层2采用加厚和开窗制作工艺，形成裸die内部的空腔8，从而保证了滤波器或者双工器的工作环境。
本发明实施例中，第一bump4为SOI或者CMOSdie的bump，第一裸die 5为SOI或者CMOSdie。针对SOI或者COMSdie的情况，专门只将裸die的bump位置开窗，在相邻两个第一bump4开窗之后便会形成一个阻焊层支柱201，从而更好的支撑SOI或者COMSdie。
本发明实施例中，第二bump401为滤波器或者双工器裸die的bump，第二裸die601和第三裸die 602均为滤波器或者双工器裸die。
本发明实施例中，阻焊层2的厚度根据第一bump4和第二bump401在基板1上贴片后的高度来确定，从而使模组封装用的mloding材料在真空封装过程中不会侵入到空腔中。
本发明实施例中，空腔8通过molding材料封装形成密闭空腔。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
Claims (5)
1.一种射频前端模组封装工艺结构，其特征在于，包括基板（1）以及设置于基板（1）上的封装层（7），所述封装层（7）包括阻焊层（2），所述阻焊层（2）设置于基板（1）的上表面，所述阻焊层（2）上开设有第一开窗、第二开窗以及若干个第三开窗，所述第一开窗的基板（1）上设置有至少两个顶层金属pad（3），所述第二开窗的基板（1）上设置有至少两个顶层金属pad（3），在第一开窗和第二开窗的每个所述顶层金属pad（3）上均设置有一个第二bump（401），每个所述第三开窗的基板（1）上均设置有一个顶层金属pad（3），在每个所述第三开窗的顶层金属pad（3）上均设置有一个第一bump（4），每两个相邻所述第三开窗之间形成一个单独的阻焊层支柱（201），所述第三开窗上覆盖有第一裸die（5），所述第一裸die（5）的下表面分别与阻焊层（2）的上表面、阻焊层支柱（201）的上表面以及第一bump（4）的上表面贴合，所述第一开窗上覆盖有第二裸die（601），所述第二裸die（601）的下表面分别与阻焊层（2）的上表面以及第一开窗内第二bump（401）的上表面贴合，所述第二裸die（601）、阻焊层（2）和基板（1）包围形成空腔（8），所述第二开窗上覆盖有第三裸die（602），所述第三裸die（602）的下表面分别与阻焊层（2）的上表面以及第二开窗内第二bump（401）的上表面贴合，所述第三裸die（602）、阻焊层（2）和基板（1）包围形成空腔（8）。
2.根据权利要求1所述的射频前端模组封装工艺结构，其特征在于，所述第一bump（4）为SOI或者CMOSdie的bump，所述第一裸die（5）为SOI或者CMOSdie。
3.根据权利要求1所述的射频前端模组封装工艺结构，其特征在于，所述第二bump（401）为滤波器或者双工器裸die的bump，所述第二裸die（601）和第三裸die（602）均为滤波器或者双工器裸die。
4.根据权利要求1所述的射频前端模组封装工艺结构，其特征在于，所述阻焊层（2）的厚度根据第一bump（4）和第二bump（401）在基板（1）上贴片后的高度来确定。
5.根据权利要求1所述的射频前端模组封装工艺结构，其特征在于，所述空腔（8）通过molding材料封装形成密闭空腔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310120300.2A CN115881655A (zh) | 2023-02-16 | 2023-02-16 | 一种射频前端模组封装工艺结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310120300.2A CN115881655A (zh) | 2023-02-16 | 2023-02-16 | 一种射频前端模组封装工艺结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115881655A true CN115881655A (zh) | 2023-03-31 |
Family
ID=85761204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310120300.2A Pending CN115881655A (zh) | 2023-02-16 | 2023-02-16 | 一种射频前端模组封装工艺结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115881655A (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6774497B1 (en) * | 2003-03-28 | 2004-08-10 | Freescale Semiconductor, Inc. | Flip-chip assembly with thin underfill and thick solder mask |
| US20040169275A1 (en) * | 2003-02-27 | 2004-09-02 | Motorola, Inc. | Area-array device assembly with pre-applied underfill layers on printed wiring board |
| US20060062522A1 (en) * | 2004-09-17 | 2006-03-23 | Lee Michael G | Apparatuses and methods for integrating opto-electric components into the optical pathways of routing substrates with precision optical coupling and compact electrical interconnection |
| US20100258953A1 (en) * | 2009-04-09 | 2010-10-14 | Nec Electronics Corporation | Substrate and semiconductor device |
| CN104051361A (zh) * | 2013-03-13 | 2014-09-17 | 英特尔公司 | 具有无源器件焊盘的无型芯衬底 |
| US20150009644A1 (en) * | 2013-07-03 | 2015-01-08 | Harris Corporation | Method for making electronic device with cover layer with openings and related devices |
| CN106098570A (zh) * | 2016-06-23 | 2016-11-09 | 江阴芯智联电子科技有限公司 | 空腔式塑料封装模块结构及其制造方法 |
| CN109037430A (zh) * | 2018-08-10 | 2018-12-18 | 付伟 | 带有双围堰及外移通孔的芯片封装结构及其制作方法 |
| US20190131236A1 (en) * | 2017-10-27 | 2019-05-02 | Shinko Electric Industries Co., Ltd. | Semiconductor device with barrier layer |
| CN212277197U (zh) * | 2020-07-14 | 2021-01-01 | 天通凯美微电子有限公司 | 一种射频前端器件的阻焊结构 |
| CN217214708U (zh) * | 2022-03-29 | 2022-08-16 | 江苏卓胜微电子股份有限公司 | 芯片封装结构 |
| CN115000024A (zh) * | 2022-04-18 | 2022-09-02 | 锐石创芯(重庆)科技有限公司 | 一种芯片封装结构及方法 |
| CN115085684A (zh) * | 2022-07-18 | 2022-09-20 | 偲百创(无锡)科技有限公司 | 一种功率放大器模组封装结构及其封装方法 |
| WO2022267163A1 (zh) * | 2021-06-21 | 2022-12-29 | 广东省科学院半导体研究所 | 滤波器射频模组封装结构及其制作方法 |
-
2023
- 2023-02-16 CN CN202310120300.2A patent/CN115881655A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040169275A1 (en) * | 2003-02-27 | 2004-09-02 | Motorola, Inc. | Area-array device assembly with pre-applied underfill layers on printed wiring board |
| US6774497B1 (en) * | 2003-03-28 | 2004-08-10 | Freescale Semiconductor, Inc. | Flip-chip assembly with thin underfill and thick solder mask |
| US20060062522A1 (en) * | 2004-09-17 | 2006-03-23 | Lee Michael G | Apparatuses and methods for integrating opto-electric components into the optical pathways of routing substrates with precision optical coupling and compact electrical interconnection |
| US20100258953A1 (en) * | 2009-04-09 | 2010-10-14 | Nec Electronics Corporation | Substrate and semiconductor device |
| CN104051361A (zh) * | 2013-03-13 | 2014-09-17 | 英特尔公司 | 具有无源器件焊盘的无型芯衬底 |
| US20150009644A1 (en) * | 2013-07-03 | 2015-01-08 | Harris Corporation | Method for making electronic device with cover layer with openings and related devices |
| CN106098570A (zh) * | 2016-06-23 | 2016-11-09 | 江阴芯智联电子科技有限公司 | 空腔式塑料封装模块结构及其制造方法 |
| US20190131236A1 (en) * | 2017-10-27 | 2019-05-02 | Shinko Electric Industries Co., Ltd. | Semiconductor device with barrier layer |
| CN109037430A (zh) * | 2018-08-10 | 2018-12-18 | 付伟 | 带有双围堰及外移通孔的芯片封装结构及其制作方法 |
| CN212277197U (zh) * | 2020-07-14 | 2021-01-01 | 天通凯美微电子有限公司 | 一种射频前端器件的阻焊结构 |
| WO2022267163A1 (zh) * | 2021-06-21 | 2022-12-29 | 广东省科学院半导体研究所 | 滤波器射频模组封装结构及其制作方法 |
| CN217214708U (zh) * | 2022-03-29 | 2022-08-16 | 江苏卓胜微电子股份有限公司 | 芯片封装结构 |
| CN115000024A (zh) * | 2022-04-18 | 2022-09-02 | 锐石创芯(重庆)科技有限公司 | 一种芯片封装结构及方法 |
| CN115085684A (zh) * | 2022-07-18 | 2022-09-20 | 偲百创(无锡)科技有限公司 | 一种功率放大器模组封装结构及其封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101018044B (zh) | 多带滤波器模块以及制造该模块的方法 | |
| CN101958300B (zh) | 双面图形芯片倒装模组封装结构及其封装方法 | |
| US20080157238A1 (en) | Mems microphone module and method thereof | |
| CN107919862A (zh) | 一种声表面波器件气密性晶圆级封装结构和工艺 | |
| WO2006115649A3 (en) | Multi-chip module and method of manufacture | |
| TW200713524A (en) | Bumpless chip package and fabricating process thereof | |
| CN105870104A (zh) | 一种具有电磁屏蔽功能的封装结构 | |
| WO2006035321A3 (en) | Structurally-enhanced integrated circuit package and method of manufacture | |
| CN105897210A (zh) | 凹槽型表面声滤波芯片封装结构及其制造方法 | |
| TW200729444A (en) | Semiconductor package structure and fabrication method thereof | |
| SG130068A1 (en) | Lead frame-based semiconductor device packages incorporating at least one land grid array package and methods of fabrication | |
| US20020130400A1 (en) | Semiconductor package with lead frame | |
| US7362038B1 (en) | Surface acoustic wave (SAW) device package and method for packaging a SAW device | |
| CN207559959U (zh) | 声表面波器件气密性晶圆级封装结构 | |
| CN115881655A (zh) | 一种射频前端模组封装工艺结构 | |
| CN101150889B (zh) | 微机电麦克风封装结构及其方法 | |
| CN107359156A (zh) | 异质集成的硅基射频微系统结构及其制作方法 | |
| CN104409464A (zh) | 带应力保护结构的高可靠性影像传感器封装 | |
| CN101060101A (zh) | 半导体封装构造 | |
| CN110335824A (zh) | 一种双面封装的工艺方法 | |
| CN216597552U (zh) | 一种多芯片滤波器封装结构 | |
| TW200504960A (en) | Method for fabricating flip chip ball grid array package | |
| US20150022988A1 (en) | Lid body portion and electronic device package using the lid body portion and electronic device | |
| CN105990298A (zh) | 一种芯片封装结构及其制备方法 | |
| CN101211794A (zh) | 封装半导体元件方法、制作引线框架方法及半导体封装产品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230331 |
|
| RJ01 | Rejection of invention patent application after publication |