CN104051361A - 具有无源器件焊盘的无型芯衬底 - Google Patents

具有无源器件焊盘的无型芯衬底 Download PDF

Info

Publication number
CN104051361A
CN104051361A CN201410091429.6A CN201410091429A CN104051361A CN 104051361 A CN104051361 A CN 104051361A CN 201410091429 A CN201410091429 A CN 201410091429A CN 104051361 A CN104051361 A CN 104051361A
Authority
CN
China
Prior art keywords
fixed line
core substrate
passive device
line feature
electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410091429.6A
Other languages
English (en)
Inventor
Q.张
Y.刘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104051361A publication Critical patent/CN104051361A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本公开的实施例针对具有无源器件焊盘的无型芯衬底，以及用于形成具有无源器件焊盘和封装装配的无型芯衬底的方法，以及含有此类无型芯衬底的系统。无型芯衬底可包括多个堆积层，诸如无凸块堆积层(BBUL)。在各种实施例中，电气定路线特征和无源器件焊盘可布置在衬底的外表面上。在各种实施例中，无源器件焊盘可与布置在堆积层上或堆积层内的传导元件耦合。在各种实施例中，电气路径可定义在多个堆积层中以在无源器件焊盘与耦合到无型芯衬底的管芯之间对电力定路线。

Description

具有无源器件焊盘的无型芯衬底
技术领域
本公开的实施例一般涉及集成电路领域，并且更具体地说，涉及用于具有无型芯衬底（coreless substrate）和无型芯衬底背面上的两个或更多无源器件焊盘的封装装配的技术和配置。
背景技术
去耦电容器被提供在一些常规IC封装中以降低系统噪声并抑制辐射。随着移动装置继续缩小，减小形态因子尺寸需要更小的封装装配。无型芯衬底封装相比常规封装可允许更大的布线密度和比较低的成本。然而，用于无型芯衬底的当前工艺流程未提供连接盘（land）侧无源器件焊盘形成。
附图说明
通过结合附图的如下详细描述将容易理解实施例。为了便于此描述，相似的附图标记标明相似的结构元件。在附图的各图中作为示例而非限制图示了实施例。
图1图示了根据各种实施例包含主逻辑管芯（die）和具有通过传导元件连接的两个连接盘侧无源器件焊盘的无型芯衬底的示例封装装配的截面侧视图。
图2图示了根据各种实施例包含主逻辑管芯和具有通过传导元件连接的两个连接盘侧无源器件焊盘的无型芯衬底的另一示例封装装配的截面侧视图。
图3图示了根据各种实施例包含主逻辑管芯、具有连接盘侧无源器件焊盘的无型芯衬底和电路板的示例封装装配的示意性截面侧视图。
图4示意性图示了根据一些实施例制造在图1中所图示的封装装配的方法的流程图。
图5a-5s示意性图示了根据各种实施例的封装装配制造的各个阶段。
图6示意性图示了根据一些实施例制造在图2中所图示的封装装配的方法的流程图。
图7a-7o示意性图示了根据各种实施例的封装装配制造的各个阶段。
图8示意性图示了根据各种实施例的计算装置。
具体实施方式
本公开的实施例描述了用于形成具有无源器件焊盘的无型芯衬底的技术和配置。在如下描述中，说明性实现的各个方面将使用本领域技术人员通常采用的术语进行描述，以向本领域的其它技术人员传达他们的工作实质。然而，本领域技术人员将明白，本公开的实施例可仅用其中一些所描述方面实施。为了说明的目的，阐述了特定数量、材料和配置以便提供对说明性实现的全面理解。然而，本领域技术人员将明白，本公开的实施例没有特定细节也可实施。在其它实例中，省略或简化了众所周知的特征以免使说明性实现模糊不清。
在如下详细描述中，参考附图，附图形成其一部分，其中通篇相似的附图标记标明相似部分，并且其中通过可实施本公开主题的说明实施例示出。要理解到，可利用其它实施例，并且可进行结构或逻辑改变，而不脱离本公开的范围。因此，如下详细描述并不被视为限制意义，并且实施例的范围由所附权利要求书以及它们的等效方案定义。
为了本公开，短语“A和/或B”是指(A)、(B)或(A和B)。为了本公开，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
本描述可使用基于的透视图的描述，诸如前/后、顶/底、里/外、上/下等。此类描述仅仅用于便于讨论，并不打算将本文描述的实施例应用约束到任何具体方位。
该描述可使用“在一个实施例中”或“在实施例中”的短语，它们可各指的是相同或不同实施例中的一个或多个实施例。而且，相对于本公开实施例所使用的术语“包括”、“包含”、“具有”等是同义词。
本文可以使用术语“与…耦合”连同其派生词。“耦合”可以指如下一项或多项。“耦合”可以指两个或更多元件直接物理接触或电气接触。然而，“耦合”也可以指两个或更多元件彼此间接接触，但彼此仍合作或交互作用，并且可以指一个或多个其它元件被耦合或连接在被说成彼此耦合的元件之间。术语“直接耦合”可以指两个或更多元件直接接触。
在各种实施例中，短语“第一特征形成、沉积或以其它方式布置在第二特征上”可以指第一特征形成、沉积或布置在第二特征上面，并且至少一部分第一特征与至少一部分第二特征直接接触(例如直接物理接触和/或电气接触)或间接接触(例如在第一特征与第二特征之间具有一个或多个其它特征)。
图1和图2分别描绘了封装装配100和200的截面侧视图。图3描绘了封装装配300的示意性截面侧视图。在这些图中，相似的组件以类似方式编号，除非另有指出。因此，组件的任何描述都应该理解成同样适用于通过此类相似编号所标识的组件，除非另有指出。例如，图1的管芯102在图2中被描绘为202而在图3中被描绘为302，并且管芯102的任何描述都应该被理解成同样适用于管芯202和管芯302。作为另一示例，图1的无源器件焊盘116在图2中被描绘为216而在图3中被描绘为316。
图1图示了根据各种实施例包含管芯102和具有通过传导元件126a连接的两个连接盘侧无源器件焊盘116的无型芯衬底104的示例封装装配100的截面侧视图。
无型芯衬底104可包含无型芯衬底104的第一侧112和与第一侧112相对的第二侧114。两个或更多无源器件焊盘116可布置在第一侧112上。一个或多个电气定路线（routing）特征110也可布置在无型芯衬底104的第一侧112上。在各种实施例中，电气定路线特征110可包含球栅阵列(BGA)或者可在主逻辑管芯102与封装装配100附连到的其它组件(例如图3的电路板342)之间对电气信号定路线的其它电气组件。其它电气定路线特征118a-b可布置在无型芯衬底104的第二侧114上。在各种实施例中，电气定路线特征118a-b可包含一个或多个管芯接合焊盘或者可以是一个或多个管芯接合焊盘。在各种实施例，电气定路线特征118a-b可通过互连元件138耦合到主逻辑管芯102的有源侧120。
在一些实施例中，互连元件138可包含可焊材料或另一传导材料。在各种实施例中，电气定路线特征110、电气定路线特征118a-b和/或无源器件焊盘116可包含铜、金、钯和/或镍(采用任何组合)的一层或多层。在其它实施例中，电气定路线特征118a-b可包含无电镍浸金(ENIG)或ENIG和无电金(ENIGEG)。在另一些其它实施例中，电气定路线特征118a-b可包含无电镍、无电钯和浸金(ENEPIG)、浸锡(ImSn)、直接浸金(DIG)、有机防腐剂可焊性(OSP)和无电钯浸金(EPIG)中的一个或多个。
在各种实施例中，无型芯衬底104可具有布置在第一侧112上的第一外层132和布置在相对的第二侧114上的第二外层136。电气定路线特征110和无源器件焊盘116可布置在第一外层132中的开口内。电气定路线特征118a-b可布置在第二外层136中的开口内。在一些实施例中，第一外层132和第二外层136中的每个可以是阻焊层，或者可包含阻焊层。封装装配100可包含多个堆积层108。例如，多个堆积层108可包含布置在第一外层132与第二外层136之间的一个或多个堆积层134a-c。堆积层134a-c可包含例如用味之素堆积膜(ABF)衬底形成的介电层。虽然图1图示了三个堆积层134a(第一堆积层)、134b(第二堆积层)和134c(最外堆积层)，但其它实施例可具有1个、2个、4个或多于4个堆积层。
多个堆积层108可包含多个传导元件126a-b和连接器128。传导元件126a-b可形成为堆积层上或堆积层之间的迹线或其它结构。连接器128可以是传导特征，诸如金属填充或电镀的通孔，它们互连传导元件126a-b以形成第一电气路径122和第二电气路径124。在各种实施例中，传导元件126a-b和/或连接器128可包含铜或另一金属。
在各种实施例中，第一电气路径122可包含布置在多个堆积层108中两层上或两层之间的至少一个传导元件126a。两个或更多无源器件焊盘116可与传导元件126a耦合。如可看到的，两个或更多无源器件焊盘116可连接到一个传导元件126a。其它传导元件被指示为126b。尽管附图中的通孔被显示为具有均匀直边，但是通孔也可具有其它形状。例如，通过激光钻出的通孔可倾向于具有锥形的形状，例如其中一端大于相对端。
在各种实施例中，可在第一侧112上的无源器件焊盘116与第二侧114上的第一电气定路线特征118a之间的多个堆积层108中形成第一电气路径122。可在第一侧112上的电气定路线特征110与第二侧114上的另一电气定路线特征118b之间的多个堆积层108中形成第二电气路径124。从而，第一电气路径122可在主逻辑管芯102的有源表面120与电容器(诸如电容器130)之间对电气信号定路线，并且第二电气路径124可在主逻辑管芯102的有源表面120与其它组件(诸如图3的电路板342)之间对电气信号定路线。在一些实施例中，电气信号例如可包含输入/输出(I/O)信号和/或与管芯102的操作关联的电力信号或接地信号。在各种实施例中，第一电气路径122和第二电气路径124可不包含焊锡，因为它们可使用BBUL工艺用其它适当组件制造。
图2图示了根据各种实施例包含主逻辑管芯202和具有两个连接盘侧无源器件焊盘216和电容器230的无型芯衬底204的另一示例封装装配的截面侧视图。再次，类似的特征使用上面讨论的编号约定指示。
在一些实施例中，如上面参考图1所讨论的，第一外层132和第二外层136中的每个可以是阻焊材料层，或者可包含阻焊材料层。备选地，如例如在图2中所示出的，第一外层232可以是介电层，并且第二外层236可以是阻焊层。堆积层234a-b可布置在第一外层232与第二外层236之间。在一些实施例中，第一外层232例如可用味之素堆积膜(ABF)衬底形成。再次，电气定路线特征210和无源器件焊盘216可布置在第一外层232中的开口内。电气定路线特征218a-b可布置在第二外层236中的开口内。在各种实施例中，例如图2中所示的，传导元件226a可通过连接器228耦合到无源器件焊盘216。
图3图示了根据各种实施例包含管芯302、具有连接盘侧无源器件焊盘316的无型芯衬底304和电路板342的示例封装装配300的示意性截面侧视图。在各种实施例中，管芯302可以是具有晶体管以及一起可以形成安装封装装配300的计算装置的全部或部分“脑”的其它组件的处理器核。在各种实施例中，封装装配300也可包含配置成补充主逻辑管芯的处理能力的次逻辑管芯(例如另一处理器核)。在各种其它实施例中，次管芯(未示出)可以是包含在封装装配300中以简化安装封装装配300的系统/平台的管芯，诸如存储器管芯或电力管理管芯。
管芯302可根据各种适当配置(包含所描绘的倒装芯片配置或诸如引线接合等其它配置)附连到无型芯衬底304。在倒装芯片配置中，管芯302的有源侧使用管芯互连元件338(诸如凸块、柱脚或其它适当结构)附连到封装衬底304的表面。管芯302的有源侧在其上可形成有一个或多个晶体管器件。管芯302可表示分立芯片，并且在一些实施例中可以是处理器、存储器或ASIC，可包含处理器、存储器或ASIC，或者可以是它们的一部分。在一些实施例中，密封剂306(诸如例如塑封复合物或底部填充材料)可完全或部分密封管芯302。
管芯互连元件338可配置成在管芯302与无型芯衬底304之间对电气信号定路线。在一些实施例中，电气信号例如可包含输入/输出(I/O)信号和/或与管芯302的操作关联的电力信号或接地信号。
在一些实施例中，无型芯衬底304是具有堆积层的环氧基层压衬底，诸如例如味之素堆积膜(ABF)衬底。无型芯衬底304可包含多个“无凸块”堆积层(BBUL)。如本文所使用的，“无凸块堆积层”可以指衬底层以及其中嵌入的组件，没有使用焊锡或可被视为“凸块”的其它粘附构件。如图1和图2更详细示出的，无型芯衬底304可包含配置成向管芯302或从管芯302对电气信号定路线的衬底。该结构例如可包含迹线、沟槽、通孔或其它互连结构以通过无型芯衬底304对电气信号定路线。
封装级互连元件340(包含焊锡材料诸如例如焊锡球340)可耦合到无型芯衬底304上的一个或多个电气定路线特征310和/或电路板342上的一个或多个电气定路线特征344，以形成配置成还将管芯302的电气信号定路线到电路板342的对应焊锡接头。
在一些实施例中，电路板342可以是由电气绝缘材料(诸如环氧层压板)构成的印刷电路板(PCB)。例如，电路板342可包含由诸如例如聚四氟乙烯的材料、诸如阻燃剂4(FR-4)、FR-1棉纸的酚醛棉纸材料以及诸如CEM-1或CEM-3的环氧材料或者使用环氧树脂预浸渍材料层压在一起的编织玻璃材料构成的电气绝缘层。诸如迹线、沟槽、通孔的结构(未示出)可通过电气绝缘层形成以通过电路板342定路线管芯302的电气信号。在其它实施例中，电路板342可由其它适当材料构成。
图3中可仅描绘电路板342的一部分。电路板342可包含耦合到电路板的其它电气器件，这些器件配置成通过电路板342向管芯302或从管芯302对电气信号定路线。在一些实施例中，电路板342可以是母板(例如图8的印刷电路板842)。
电路板342可包含为保护未形成与互连元件340的焊锡连接的电路板342的表面而形成的阻焊层346。可在阻焊层346中形成或者以其它方式提供开口，以暴露电气定路线特征344和无源器件330的表面，以允许形成与互连元件340的焊锡连接。
根据各种实施例，一个或多个无源器件330可耦合到无型芯衬底304的无源器件焊盘316。在一些实施例中，无源器件330可与电路板342是整体的。无源器件330可使用形成电路板的制造工艺(例如层压、沉积、图案形成、钻孔等)整体形成，并且从而可以是电路板342的不可分割的部分。在其它实施例中，无源器件330可布置在电路板342与无型芯衬底304之间。在又一些其它实施例中，无源器件330可部分或完全布置在无型芯衬底304内。在再一些其它实施例中，无源器件330可以是与电路板342或无型芯衬底304单独形成并与之耦合的分立器件。在各种实施例中，无源器件330可以是一个或多个电容器。备选地，在其它实施例中，无源器件330可包含一个或多个电感器、电阻器等。
图4示意性描绘了示例制造工艺流程400。图5a-5s描绘了对应于制造工艺流程400中点的各种制造阶段的示例无型芯衬底500。因而，当描述工艺流程400时，将参考图5a-5s中的对应阶段。再次，对应组件由对应编号标识。例如，图1的无源器件焊盘116在图2中被描绘为216，在图3中被描绘为316，并且在图5a-5s中被描绘为516。
首先参考图4和图5a，在框402，可在空白面板550上形成第一外层532。在工艺流程400中，第一外层532是有图案的阻焊层，其可通过任何已知方法在空白面板500的铜表面上形成。在一些实施例中，阻焊层可使用光敏阻焊材料形成，并且阻焊层可被形成图案以形成延伸到空白面板550表面的开口552。在一些实施例中，阻焊层可通过使用层压机将阻焊剂压在空白面板550上、通过滚涂或通过印刷形成。阻焊层可通过已知的光刻技术形成图案。例如，可通过向阻焊层施加光掩膜并施加紫外(UV)光来形成开口552。
在各种实施例中，空白面板550可以是可剥芯，并且可用各种材料诸如铜(Cu)来构造。例如，空白面板550可包含布置在铜层之间的几层环氧树脂。在各种实施例中，结构可形成在空白面板的第一侧上，并且也可形成在空白面板的相对的第二侧上。此外，在一些实施例中，沿第一侧的长度可形成重复结构(例如做出两个或更多无型芯结构)，并且沿第二侧的长度可形成附加重复结构。图5a-5s描绘了什么将变成两个无型芯衬底500(空白面板550的每侧上一个)。
在框404，可在第一外层532的开口552中形成电气定路线特征510和无源器件焊盘516(参见图5b)。在各种实施例中，形成电气定路线特征510和/或无源器件焊盘516可包含在开口552中沉积金属层。在一些实施例中，第一金属层553(诸如铜层)可沉积在或电镀在空白面板550铜表面上的开口552中。可在第一金属层553上形成一个或多个附加金属层。例如，可在第一金属层553上形成第二金属层554，可在第二金属层554上形成第三金属层555，并且可在第三金属层555上形成第四金属层556。在一些实施例中，第二金属层554可以是金，第三金属层555可以是钯，并且第四金属层556可以是镍。在其它实施例中，电气定路线特征510和/或无源器件焊盘516可包含更少或更多的金属层或其它传导材料层。
在框406，可执行常规去污工艺，以便粗糙化阻焊层的表面和/或去除残渣。
现在参考图5c，在框408，可在第一外层532、电气定路线特征510和无源器件焊盘516上形成传导层562。传导层562可通过各种电镀技术形成。在各种实施例中，传导层562通过无电电镀工艺形成。在各种实施例中，传导层562可以是通过无电电镀工艺形成的铜层。在其它实施例中，传导层562可通过溅射铜工艺形成。传导层562可填充开口552内的剩余空间，并且薄薄地覆盖第一外层532的外表面。在其它实施例中，传导层可形成为不连续层，在小于底层整个表面的表面上延伸。例如，可使用定义“排除区”或“KOZ”以阻止在一个或多个区域中进行电镀的光刻掩膜有选择地形成传导层562。也可有选择地形成本文描述的其它传导层以实现各种电气定路线目标。
在框410，可在传导层562上形成有图案的抗蚀层560(参见图5d)。在各种实施例中，可通过在传导层562上层压干膜抗蚀剂(DFR)层并通过已知光刻工艺(例如光掩膜和UV光)对DFR层形成图案来形成有图案的抗蚀层560。在其它实施例中，可使用另一材料(诸如液体膜)来形成有图案的抗蚀层560。有图案的抗蚀层560包含开口566，通过开口566暴露有图案的抗蚀层560未覆盖的传导层562部分。
例如在图5e中所示出的，在框412，可在有图案的抗蚀层560的开口566中的传导层562的暴露部分上形成传导元件526a-b。如上面参考图1所描述的，两个无源器件焊盘516可通过传导层562连接到传导元件526a。传导元件526a-b和传导层526可由传导材料诸如一种或多种金属形成。在各种实施例中，传导元件526a-b和传导层562可由铜形成。在一些实施例中，传导元件526a-b可通过电解电镀工艺形成。例如，在各种实施例中，传导元件526a-b可通过电解铜电镀工艺形成。在其它实施例中，传导层562和传导元件526a-b之一或二者可通过用于形成电气路径的另一已知工艺形成。
在框414，可移除有图案的抗蚀层560，暴露出传导元件526a-b未覆盖的传导层562部分。传导层562的这些未覆盖部分可通过闪蚀移除(参见图5f)。有图案的抗蚀层560可通过已知化学工艺(例如用基于氢氧化物的、基于胺的或低膨胀的光致抗蚀剂剥离机)来移除。类似地，传导层562的未覆盖部分可使用常规方法通过闪蚀来移除。
在框416，可在第一外层532和传导元件526a-b上形成第一介电层570(参见图5g)。第一介电层570例如可以是ABF层压板。
在框418，可通过第一介电层570到传导元件526a-b形成通孔572(参见图5h)。在一些实施例中，可使用已知方法通过激光钻孔形成通孔572。在各种实施例中，可使用激光(诸如例如紫外线和/或二氧化碳激光)钻出通孔572。
在框420，可在第一介电层570和通孔572上形成第二传导层574。在一些实施例中，可使用上面相对于第一传导层562所描述的相同或类似材料和工艺形成第二传导层574。在图5i中描绘了在此阶段无型芯衬底500的示例。
如所图示的，第一介电层570可形成第一堆积层。传导层562和传导元件526a-b可布置在介电层570与第一外层532之间。传导层574和附加传导元件526b可布置在第一介电层570与第二堆积层之间。在其它实施例中，第一堆积层可具有不同的配置，如下面通过示例进一步讨论的。在各种实施例中，本文描述的一个或多个堆积层可具有可为了可靠性、翘曲降低等而改变和/或优化的材料性质。
在框422至426，可使用上面相对于框410至414描述的相同或类似工艺和材料在第一堆积层和第一传导层574上形成附加传导元件。在框422，可在第二传导层574上形成有图案的抗蚀层578(参见图5j)，如对于框410所描述的。在框424，可在第二传导层574部分上的有图案的抗蚀层578的开口中形成附加传导元件526b(图5k)，如对于框412所描述的。在框426，有图案的抗蚀层578可被剥离(图5l)，并且通过移除有图案的抗蚀层578而露出的第二传导层574的其它部分可通过闪蚀工艺或其它已知工艺移除(图5m)，如对于框414所描述的。
在框428，可使用在框416至426中描述的相同或类似工艺和材料在第一介电层570和对应的传导元件526b上形成一个或多个附加的一个或多个堆积层。在图5n中描绘了用于形成第二堆积层的第二介电层580的添加之后的无型芯衬底500的示例。在其它实施例中，可在附加堆积层上或在附加堆积层之间形成传导元件526a。
图5o图示了在第一外层532上形成三个堆积层之后的无型芯衬底500的示例。在图5o中，示出了具有介电层570、580和586、传导层574、582和584以及传导元件526a-b的无型芯衬底500。再次，连接无源器件焊盘516的传导元件被指示为526a，并且其它传导元件被指示为526b。
在框430，可在最外堆积层上形成阻焊层588。在框432，可通过阻焊层588到传导元件526b形成开口。图5p描绘了在介电层586和对应的传导元件526b上形成阻焊层588之后和在阻焊层588中形成开口590之后的如图5o所示的无型芯衬底500。再次，开口590可通过常规方法形成。在各种实施例中，阻焊层588可由光敏材料形成，并通过已知光刻工艺形成图案。例如，可通过施加光掩膜和紫外(UV)光在阻焊层588中形成开口590。
在框434，可在阻焊层588中的开口590中形成电气定路线特征518(图5q)。在各种实施例中，可通过电镀或者以其它方式沉积一个或多个传导层(例如金属层)来形成电气定路线特征518a-b。在一些实施例中，电气定路线特征518a-b可包含一层或多层镍、钯或金。在其它实施例中，电气定路线特征518a-b可包含一层无电镍浸金(ENIG)或ENIG和无电金(ENIG EG)、无电镍、无电钯和浸金(ENEPIG)、浸锡(ImSn)、直接浸金(DIG)、有机防腐剂可焊性(OSP)和无电钯浸金(EPIG)。在各种实施例中，电气定路线特征518a-b可以是管芯接合焊盘。电气定路线特征518a可通过第一电气路径522与无源器件焊盘516电气耦合，并且电气定路线特征518b可通过第二电气路径524与电气定路线特征510电气耦合(参见图5s)。
在框436，可从空白面板550移除无型芯衬底500(图5r)。在各种实施例中，可通过切割或者以其它方式切断空白面板550的横向端并将最外铜层594与下一相邻铜层596分离、留下粘附到环氧树脂芯598的下一相邻铜层来移除空白面板550。空白面板550的最外铜层594可保持粘附到无型芯衬底500。可通过常规蚀刻工艺从无型芯衬底500移除最外铜层594(图5s)。可使用相同或类似蚀刻工艺移除第一金属层553。在一些实施例中，第一金属层553可以是铜层，第二金属层554可以是金层，并且可移除第一金属层553以暴露第二金属层554的表面。
图6描绘了另一示例制造工艺流程600。图7a-7o描绘了对应于制造工艺流程600中的点的各种制造阶段的示例无型芯衬底700。因而，当描述工艺流程600时，将参考图7a-7o中的对应阶段。再次，根据图1-3和5a-5s对组件编号。因此，组件的任何描述都应该理解成同样适用于通过对应编号所标识的组件，除非另有指出。例如，空白面板550的以上描述应该理解成同样适用于空白面板750。
在工艺流程600中，可在空白面板上形成一个或多个无型芯结构700。再次，结构可形成在空白面板的第一侧上，并且也可形成在空白面板的相对的第二侧上。此外，在一些实施例中，沿第一侧的长度可形成重复结构(例如做出两个或更多无型芯结构)，并且沿第二侧的长度可形成附加重复结构。图7a-o描绘了什么将变成两个无型芯衬底700(铜空白面板750的每侧上一个)。
在框602，可在空白面板750上形成有图案的抗蚀层748(参见图7a)。可通过向空白面板750的表面施加干膜抗蚀剂并使用已知光刻技术对干膜抗蚀剂形成图案来形成有图案的抗蚀层748。例如，可通过使用光掩膜和紫外(UV)光产生通过干膜抗蚀剂到空白面板750表面的开口752来在干膜抗蚀剂形成图案。
在框604，可在有图案的抗蚀层的开口752中形成电气定路线特征710和无源器件焊盘716(参见图7b)。在各种实施例中，形成电气定路线特征710和/或无源器件焊盘716可包含在开口752中沉积金属层。在一些实施例中，可如上所述形成无源器件焊盘716。在其它实施例中，无源器件焊盘716可包含多个金属层，并且最外层可以是铜。在一些实施例中，第一金属层753(诸如铜层)可沉积或电镀在空白面板750的铜表面上的开口752中。可在第一金属层753上形成一个或多个附加金属层。例如，可在第一金属层753上形成第二金属层754，可在第二金属层754上形成第三金属层755，并且可在第三金属层755上形成第四金属层756。在各种实施例中，可在第四金属层756上形成第五金属层757。例如，在一些实施例中，第二金属层754可以是金，第三金属层755可以是钯，并且第四金属层756可以是镍。第五金属层757可以是铜。在其它实施例中，电气定路线特征710和/或无源器件焊盘716可包含更少或更多的金属层或其它传导材料层。
在框606，可从空白面板750移除有图案的抗蚀层748(参见图7c)。可通过常规方法，诸如通过使用可用的抗剥离化学制品/技术，来剥离有图案的抗蚀层748。
在框608，可在电气定路线特征710和无源器件焊盘716上形成介电层以形成第一外层732。与第一外层532相比，第一外层732可以是介电材料，诸如ABF层压板。
在框610，可形成通过介电层到电气定路线特征710和无源器件焊盘716的通孔772(图7d)。可如上所述(例如通过激光钻孔)形成通孔772。
在框612，可在第一外层732上(即在介电层上并在通孔772中)形成传导层762。图7e描绘了在工艺流程600这个阶段的无型芯衬底700。传导层762可通过如上所述的各种电镀技术形成。在一些实施例中，传导层762可以是通过无电电镀工艺形成的铜层。传导层762可薄薄地覆盖介电层的外表面。在一些实施例中，传导层可形成为不连续层，在小于底层整个表面的表面上延伸。
在框614到636，可如参考工艺流程400的框410至436所描述的来形成堆积层。
在框614，可在传导层762上形成有图案的抗蚀层760(参见图7f)。可如上面参考有图案的抗蚀层560所描述的来形成有图案的抗蚀层760。有图案的抗蚀层760包含开口766，通过开口766暴露有图案的抗蚀层760未覆盖的传导层762部分。
在框616，可在有图案的抗蚀层760的开口766中的传导层762的暴露部分上形成传导元件726a-b。再次，两个无源器件焊盘716可通过传导层762连接到传导元件726a。传导元件726a-b和传导层762可由传导材料诸如一种或多种金属形成。在各种实施例中，传导元件726a-b和传导层762可由铜形成。在一些实施例中，传导元件726a-b可通过电解电镀工艺形成。例如，在各种实施例中，传导元件726a-b可通过电解铜电镀工艺形成。在其它实施例中，传导层762和传导元件726a-b之一或二者可通过用于形成电气路径的另一已知工艺形成。在其它实施例中，在框616，可形成传导元件526b，并且可在附加堆积层上或在附加堆积层之间形成传导元件526a。
在框618，可移除有图案的抗蚀层760，暴露出传导元件726a-b未覆盖的传导层762部分(图7h)。如上所述，可移除传导层762的未覆盖部分和有图案的抗蚀层760。
在框620，可在第一外层732和传导元件726a-b上形成介电层770(图7i)。介电层770例如可以是ABF层压板。
在框622，可形成通过介电层770到传导元件726a-b的通孔772(图7j)。
在框624，可在介电层770和通孔772上形成第二传导层774。在一些实施例中，可使用上面相对于第一传导层762所描述的相同或类似材料和工艺形成第二传导层774。
在框626，如上所述，可形成有图案的抗蚀层和附加传导元件726b。再次如上所述，有图案的抗蚀层然后可被剥离，并且通过移除有图案的抗蚀层而露出的第二传导层774的部分可被移除。图7k描绘了在工艺流程600的这个阶段的无型芯衬底700。
介电层770可形成第一堆积层。传导层762和传导元件726a-b可布置在介电层770与第一外层732之间。传导层774和附加传导元件726b可布置在介电层770与第二堆积层之间。
在框628，可使用在框620至626中所描述的相同或类似工艺和材料在介电层770和对应的传导元件726b上形成附加一个或多个堆积层。在图7l中描绘了用于形成第二堆积层的第二介电层780的添加之后的无型芯衬底700的示例。再次，连接无源器件焊盘716的传导元件被指示为726a，并且其它传导元件被指示为726b。
在框630，可在最外堆积层上形成阻焊层788。图7m图示了在阻焊层788与第一外层732之间具有两个堆积层的无型芯衬底700。两个堆积层包含介电层770和780、传导层762、774和782以及传导元件726a-b。其它实施例可具有多于两个的堆积层。
在框632，如上面参考工艺流程400的框432所描述的，可形成通过阻焊层788到传导元件726b的开口。
在框634，如上面参考工艺流程400的框434所描述的，可在阻焊层788的开口中形成电气定路线特征718a-b。图7n描绘了形成阻焊层788和电气定路线特征718a-b之后的无型芯衬底700。在各种实施例中，可通过电镀或者以其它方式沉积一个或多个传导层(例如金属层)来形成电气定路线特征718a-b。在一些实施例中，电气定路线特征718a-b可包含一层或多层镍、钯或金。在其它实施例中，电气定路线特征718a-b可包含一层无电镍浸金(ENIG)或ENIG和无电金(ENIG EG)、无电镍、无电钯和浸金(ENEPIG)、浸锡(ImSn)、直接浸金(DIG)、有机防腐剂可焊性(OSP)、无电钯浸金(EPIG)。在各种实施例中，电气定路线特征718a-b可以是管芯接合焊盘。电气定路线特征718a可通过第一电气路径722与无源器件焊盘716电气耦合，并且电气定路线特征718b可通过第二电气路径724与电气定路线特征710电气耦合(参见图7o)。
在框636，如上面参考工艺流程400的框436所描述的，可从空白面板750移除无型芯衬底700。再次，可从无型芯衬底700剥去空白面板750，其中空白面板750的最外铜层保持粘附到第一外层732。可通过常规蚀刻工艺从无型芯衬底750移除铜层和/或第一金属层753。在一些实施例中，第一金属层753可以是铜层，第二金属层754可以是金层，并且可移除第一金属层553以暴露第二金属层754的表面。图7o描绘了移除空白面板750和蚀刻第一金属层553之后的两个无型芯衬底700。
各种操作以最有助于理解所要求权利的主题的方式依次描述为多个分立操作。然而，描述的次序不应该被视为暗示这些操作必定是次序相关的。本公开的实施例可使用按期望配置的任何适当硬件和/或软件实现在系统中。
图8图示了根据各种实施例的示例计算装置800。在此图中给组件编号无需参考图1-7的编号方案，并且相似号码不一定指示先前图中的对应组件。
本文所描述的具有无型芯衬底的封装装配可安装在计算装置(诸如计算装置800)中。例如，描绘了封装装配801。封装装配801可包含布置在主逻辑管芯802与去耦电容器830之间的无型芯衬底804(例如无型芯衬底500或700)。无型芯衬底804可包含一个、两个、三个、四个或多于四个的堆积层。此外，无型芯衬底804可具有与上面所描述的传导元件耦合的两个无源器件焊盘。在一些实施例中，封装装配801的管芯是计算装置800的处理器。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将那个电子数据变换成可存储在寄存器和/或存储器中其它电子数据的任何装置或部分装置。
在各种实施例中，至少一个通信芯片806可物理耦合以及电气耦合到封装装配801。在另外的实现中，通信芯片806可以是封装装配801的一部分，例如，作为封装装配801中堆积层上的或其中嵌入的附加管芯。在各种实施例中，计算装置800可包含PCB 842。对于这些实施例，封装装配801和通信芯片806可布置在PCB 842上。在备选实施例中，可不采用PCB 842来耦合各种组件。
根据其应用，计算装置800可包含可以或者可以不物理耦合以及电气耦合到PCB 842的其它组件。这些其它组件包含但不限于易失性存储器(例如动态随机存取存储器808，也称为“DRAM”)、非易失性存储器(例如只读存储器810，也称为“ROM”)、闪存812、输入/输出控制器814、数字信号处理器(未示出)、加密处理器(未示出)、图形处理器816、一个或多个天线818、显示器(未示出)、触摸屏显示器820、触摸屏控制器822、电池824、音频编码解码器(未示出)、视频编码解码器(未示出)、全球定位系统(GPS)装置828、指南针840、加速计(未示出)、陀螺仪(未示出)、扬声器832、相机834以及大容量存储装置(诸如硬盘驱动器、固态驱动器、压缩盘(CD)、数字多功能盘(DVD))(未示出)等等。在各种实施例中，各种组件可与其它组件集成以形成片上系统(SoC)。在另外的实施例中，一些组件(诸如DRAM 808)可嵌入在封装装配801中或位于其内。
通信芯片806可使得能够进行有线和/或无线通信以便向计算装置800和从计算装置800传送数据。术语“无线”及其派生词可用于描述可通过使用通过非固态介质调制的电磁辐射传递数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗指所关联的装置不含有任何线，不过在一些实施例中它们可能不含有。通信芯片806可实现若干无线标准或协议中的任一个，这些标准或协议包含但不限于IEEE 702.20、通用分组无线电服务(GPRS)、演进数据优化(Ev-DO)、演进的高速分组接入(HSPA+)、演进的高速下行链路分组接入(HSDPA+)、演进的高速上行链路分组接入(HSUPA+)、全球移动通信系统(GSM)、GSM演进的增强数据速率(EDGE)、码分多址(CDMA)、时分多址(TDMA)、数字增强的无绳电信(DECT)、蓝牙、它们的派生以及被指定为3G、4G、5G以及之外的任何其它无线协议。计算装置800可包含多个通信芯片806。例如，第一通信芯片806可专用于较短距离无线通信，诸如Wi-Fi和蓝牙，而第二通信芯片806可专用于较长距离无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它。
在各种实现中，计算装置800可以是膝上型计算机、上网本、笔记本、超级本、智能电话、计算平板、个人数字助理(PDA)、超级移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元(例如游戏控制台)、数码相机、便携式音乐播放器或数字视频记录器。在另外的实现中，计算装置800可以是处理数据的任何其它电子装置。
示例
在各种实施例中，本文描述了无型芯衬底，以及用于形成具有无型芯衬底的封装装配的方法，还有合并此类封装装配的系统。在各种实施例中，封装装配可包含无型芯衬底，无型芯衬底包括第一侧、与第一侧相对的第二侧、在第一侧与第二侧之间的多个堆积层(例如BBUL)、布置在第一侧上的两个或更多无源器件焊盘以及布置在第二侧上的电气定路线特征。在各种实施例中，无型芯衬底可包含电气路径，该电气路径定义在多个堆积层中以在两个或更多无源器件焊盘与电气定路线特征之间对电力定路线。在各种实施例中，电气路径可包含布置在堆积层上或堆积层内的传导元件，并且两个或更多无源器件焊盘可电导耦合到传导元件。
在各种实施例中，第一阻焊层可布置在无型芯衬底的第一侧上，并且第二阻焊层可布置在无型芯衬底的第二侧上。两个或更多无源器件焊盘可布置在第一阻焊层中的对应开口内，并且电气定路线特征可布置在第二阻焊层中的对应开口内。在其它实施例中，介电层可布置在无型芯衬底的第一侧上，并且阻焊层可布置在无型芯衬底的第二侧上。两个或更多无源器件焊盘可布置在介电层中的对应开口内，并且电气定路线特征可布置在阻焊层中的对应开口内。
在各种实施例中，两个或更多无源器件焊盘可以是电容器焊盘。在各种实施例中，封装装配还可包含与至少一个电容器焊盘耦合的去耦电容器。在各种实施例中，布置在无型芯衬底的第二侧上的电气定路线特征可以是第一电气定路线特征，并且电气路径可以是第一电气路径，并且封装装配还可包含布置在无型芯衬底第一侧上的第二电气定路线特征、布置在无型芯衬底第二侧上的第三电气定路线特征以及定义在多个堆积层中以在无型芯衬底第一侧上的第二电气定路线特征与无型芯衬底第二侧上的第三电气定路线特征之间对电气信号定路线的第二电气路径。
在各种实施例中，第一和第三电气定路线特征中的一个或多个可以是对一个或多个管芯的电气信号定路线的焊盘。在各种实施例中，封装装配还可包含耦合到第一和第三电气定路线特征中一个或多个特征的管芯。在各种实施例中，去耦电容器可至少部分布置在无型芯衬底第一侧中的开口内。在各种实施例中，传导元件可通过两个或更多通孔以及布置在传导元件与两个或更多通孔之间的金属层连接到无源器件焊盘。在各种实施例中，两个或更多通孔可延伸通过至少一个堆积层。
在各种实施例中，方法可包括：提供包括金属表面的面板；在面板上形成无型芯衬底的第一外层；在第一外层上形成其中定义有电气路径的一个或多个堆积层；以及在一个或多个堆积层上形成无型芯衬底的相对的第二外层。在各种实施例中，第一外层可包括第一组电气定路线特征。在各种实施例中，电气路径可包含布置在一个或多个堆积层中的至少一个堆积层上的传导元件。在各种实施例中，第二外层可包括第二组电气定路线特征，并且第一组电气定路线特征可包含至少两个无源器件焊盘。在各种实施例中，至少两个无源器件焊盘可传导耦合到传导元件。在各种实施例中，形成无型芯衬底的第一外层可包括：在面板上形成抗蚀层；在抗蚀层中形成开口，其中开口定位成暴露金属表面；以及在开口中形成第一组电气定路线特征。
在各种实施例中，形成第一组电气定路线特征可包括在开口中形成多个金属层。在各种实施例中，抗蚀层可以是干膜抗蚀材料层。在各种实施例中，两个或更多无源器件焊盘可以是电容器焊盘。在各种实施例中，该方法还可包含：在形成第一组电气定路线特征之后移除干膜抗蚀材料，并且在电气定路线特征上形成介电材料层。在各种实施例中，该方法还可包括在介电材料层中形成通孔。在各种实施例中，通孔可定位成暴露电气定路线特征。在各种实施例中，该方法还可包含：在介电材料上和通孔中执行金属的无电沉积以形成金属涂层；在金属涂层上形成有图案的抗蚀层；在一个或多个抗蚀层开口中执行金属的电解电镀以在金属涂层的暴露部分上形成对应的一个或多个电传导迹线；以及移除有图案的抗蚀层。在各种实施例中，所述一个或多个电传导迹线之一可以是传导元件。
在各种实施例中，有图案的抗蚀层可具有定位成暴露部分金属涂层的一个或多个抗蚀层开口。在各种实施例中，移除有图案的抗蚀层可暴露金属涂层的附加部分，并且该方法还可包括移除金属涂层的附加部分以暴露部分介电材料。在各种实施例中，介电材料层可以是第一层介电材料，并且形成一个或多个堆积层中的第一堆积层可包括在一个或多个电传导迹线和第一层介电材料上形成第二层介电材料。
在各种实施例中，抗蚀层可以是阻焊材料层，并且两个或更多无源器件焊盘可以是电容器焊盘。在各种实施例中，一个或多个堆积层可包含具有一个或多个附加电传导迹线的最外堆积层。在各种实施例中，该方法还可包含在一个或多个堆积层上形成无型芯衬底的相对的第二外层，这可包括在最外堆积层上形成有图案的阻焊层。在各种实施例中，有图案的阻焊层可具有定位成暴露附加电传导迹线的对应部分的一个或多个阻焊层开口，并且该方法还可包含在阻焊层开口内形成金属层以形成第二组电气定路线特征。在各种实施例中，该方法还可包含在阻焊材料和第一组电气定路线特征上执行金属的无电沉积以形成金属涂层，并且在金属涂层上形成有图案的抗蚀层。在各种实施例中，有图案的抗蚀层可具有定位成暴露部分金属涂层的一个或多个抗蚀层开口。在各种实施例中，该方法还可包含：在一个或多个抗蚀层开口中执行金属电解电镀以在金属涂层的暴露部分上形成对应的一个或多个电传导迹线；以及移除有图案的抗蚀层。在各种实施例中，所述电传导迹线之一可以是传导元件。在各种实施例中，有图案的抗蚀层可以是有图案的干膜抗蚀层。
在各种实施例中，系统可包括印刷电路板(PCB)以及通过设置在封装装配上的互连元件与PCB耦合的封装装配。在各种实施例中，封装装配可包含无型芯衬底和管芯。在各种实施例中，无型芯衬底可包括具有第一一个或多个电气定路线特征和两个或更多无源器件焊盘的第一侧、具有第二一个或多个电气定路线特征的相对的第二侧以及第一侧与第二侧之间的多个堆积层。在各种实施例中，第一一个或多个电气定路线特征可与互连元件耦合。在各种实施例中，管芯可与第二一个或多个电气定路线特征耦合。在各种实施例中，电气路径可定义在多个堆积层中以在管芯与两个或更多电容器焊盘之间对电力定路线。在各种实施例中，电气路径可包括布置在堆积层上或堆积层内的传导元件，并且两个或更多无源器件焊盘可传导耦合到传导元件。
在各种实施例中，无型芯衬底的第一侧可包括第一阻焊层，并且无型芯衬底的第二侧可包括第二阻焊层。在各种实施例中，两个或更多无源器件焊盘可布置在第一阻焊层中的对应开口内。在各种实施例中，无型芯衬底的第一侧可包括布置在无型芯衬底第一侧上的介电层和布置在无型芯衬底第二侧上的阻焊层。在各种实施例中，两个或更多无源器件焊盘可布置在介电层中的对应开口内。
在各种实施例中，两个或更多无源器件焊盘可以是电容器焊盘。在各种实施例中，封装装配还可包含布置在无型芯衬底第二侧上并耦合到管芯的第三组一个或多个电气定路线特征。在各种实施例中，电气路径可以是第一电气路径。在各种实施例中，封装装配还可包括定义在多个堆积层中以在管芯与PCB之间对电气信号定路线的第二电气路径。在各种实施例中，第一一个或多个电气定路线特征和第三一个或多个电气定路线特征可与第二电气路径传导耦合。
所说明的实现的以上描述(包含摘要中所描述的事情)不意图是详尽的，或将本公开的实施例局限于所公开的精确形式。虽然在本文为了说明目的描述了特定实现和示例，但各种等效修改在本公开的范围内是有可能的，如本领域技术人员将认识到的。
按照以上详细描述可对本公开的实施例做出这些修改。如下权利要求书中所使用的术语不应该被视为将本公开的各种实施例局限于在说明书和权利要求书中公开的特定实现。而是，该范围完全由如下权利要求书确定，权利要求书要被视为根据权利要求书解释的所确立的原则。

Claims (25)

1. 一种封装装配，包括：
无型芯衬底，包括第一侧、与第一侧相对的第二侧、以及在第一侧与第二侧之间的多个堆积层；
两个或更多无源器件焊盘，布置在所述无型芯衬底的第一侧上；
电气定路线特征，布置在所述无型芯衬底的第二侧上；以及
电气路径，定义在所述多个堆积层中以在所述两个或更多无源器件焊盘与所述电气定路线特征之间对电力定路线，
其中所述电气路径包含布置在所述堆积层上或堆积层内的传导元件，所述两个或更多无源器件焊盘传导耦合到所述传导元件。
2. 如权利要求1所述的封装装配，还包括布置在所述无型芯衬底的第一侧上的第一阻焊层和布置在所述无型芯衬底的第二侧上的第二阻焊层、布置在第一阻焊层中对应开口内的所述两个或更多无源器件焊盘、以及布置在所述第二阻焊层中对应开口内的所述电气定路线特征。
3. 如权利要求1所述的封装装配，还包括布置在所述无型芯衬底的第一侧上的介电层和布置在所述无型芯衬底的第二侧上的阻焊层、布置在所述介电层中对应开口内的所述两个或更多无源器件焊盘、以及布置在所述阻焊层中对应开口内的所述电气定路线特征。
4. 如权利要求1-3中任一项所述的封装装配，其中所述两个或更多无源器件焊盘是电容器焊盘，所述封装装配还包含与所述两个或更多电容器焊盘中的至少一个耦合的去耦电容器。
5. 如权利要求4所述的封装装配，其中布置在所述无型芯衬底的第二侧上的所述电气定路线特征是第一电气定路线特征，并且所述电气路径是第一电气路径，所述封装装配还包括：
第二电气定路线特征，布置在所述无型芯衬底的第一侧上；
第三电气定路线特征，布置在所述无型芯衬底的第二侧上；以及
第二电气路径，定义在所述多个堆积层中以在所述无型芯衬底的第一侧上的第二电气定路线特征与所述无型芯衬底的第二侧上的第三电气定路线特征之间对电气信号定路线。
6. 如权利要求5所述的封装装配，其中第二电气定路线特征是对一个或多个管芯的电气信号定路线的焊盘。
7. 一种方法，包括：
提供包括金属表面的面板；
在所述面板上形成无型芯衬底的第一外层，所述第一外层包括第一组电气定路线特征；
在第一外层上形成在其中定义有电气路径的一个或多个堆积层，其中，所述电气路径包含布置在所述一个或多个堆积层中至少一个堆积层上的传导元件；以及
在所述一个或多个堆积层上形成所述无型芯衬底的相对的第二外层，所述第二外层包括第二组电气定路线特征，其中第一组电气定路线特征包含至少两个无源器件焊盘，并且所述至少两个无源器件焊盘传导耦合到所述传导元件。
8. 如权利要求7所述的方法，其中形成所述无型芯衬底的第一外层包括：
在所述面板上形成抗蚀层；
在所述抗蚀层中形成开口，其中，所述开口被定位成暴露所述金属表面；以及
在所述开口中形成第一组电气定路线特征。
9. 如权利要求8所述的方法，其中形成第一组电气定路线特征包括在所述开口中形成多个金属层。
10. 如权利要求8所述的方法，其中所述抗蚀层是干膜抗蚀材料层，并且所述两个或更多无源器件焊盘是电容器焊盘。
11. 如权利要求10所述的方法，还包含：
在形成第一组电气定路线特征之后移除所述干膜抗蚀材料；以及
在所述电气定路线特征上形成介电材料层。
12. 如权利要求11所述的方法，还包括：在所述介电材料层中形成通孔，所述通孔定位成暴露所述电气定路线特征。
13. 如权利要求12所述的方法，还包括：
在所述介电材料上和所述通孔中执行金属的无电沉积以形成金属涂层；
在所述金属涂层上形成有图案的抗蚀层，所述有图案的抗蚀层具有定位成暴露部分所述金属涂层的一个或多个抗蚀层开口；
在所述一个或多个抗蚀层开口中执行金属电解电镀以在所述金属涂层的暴露部分上形成对应的一个或多个电传导迹线；以及
移除所述有图案的抗蚀层。
14. 如权利要求13所述的方法，其中移除所述有图案的抗蚀层暴露所述金属涂层的附加部分，所述方法还包括移除所述金属涂层的所述附加部分以暴露部分所述介电材料。
15. 如权利要求13-14中任一项所述的方法，其中所述一个或多个电传导迹线之一是所述传导元件。
16. 如权利要求14所述的方法，所述介电材料层是第一层介电材料，其中，形成所述一个或多个堆积层中的第一堆积层包括在所述一个或多个电传导迹线和所述第一层介电材料上形成第二层介电材料。
17. 如权利要求8所述的方法，其中所述抗蚀层是阻焊材料层，并且所述两个或更多无源器件焊盘是电容器焊盘。
18. 如权利要求17所述的方法，其中所述一个或多个堆积层包含具有一个或多个附加电传导迹线的最外堆积层，在所述一个或多个堆积层上形成所述无型芯衬底的相对的第二外层包括：
在所述最外堆积层上形成有图案的阻焊层，所述有图案的阻焊层具有定位成暴露所述附加电传导迹线的对应部分的一个或多个阻焊层开口；以及
在所述阻焊层开口内形成金属层以形成第二组电气定路线特征。
19. 如权利要求17所述的方法，还包括：
在所述阻焊材料和第一组电气定路线特征上执行金属的无电沉积以形成金属涂层；
在所述金属涂层上形成有图案的抗蚀层，所述有图案的抗蚀层具有定位成暴露部分所述金属涂层的一个或多个抗蚀层开口；
在所述一个或多个抗蚀层开口中执行金属电解电镀以在所述金属涂层的暴露部分上形成对应的一个或多个电传导迹线，其中，所述电传导迹线之一是所述传导元件；以及
移除所述有图案的抗蚀层。
20. 如权利要求13-16和19中任一项所述的方法，其中，所述有图案的抗蚀层是有图案的干膜抗蚀层。
21. 一种系统，包括：
印刷电路板(PCB)；以及
封装装配，通过布置在所述封装装配上的互连元件与所述PCB耦合，所述封装装配包括：
无型芯衬底，包括具有第一一个或多个电气定路线特征和两个或更多无源器件焊盘的第一侧、具有第二一个或多个电气定路线特征的相对的第二侧、以及在第一侧与第二侧之间的多个堆积层，所述第一一个或多个电气定路线特征与所述互连元件耦合，
管芯，与第二一个或多个电气定路线特征耦合；以及
电气路径，定义在所述多个堆积层中以在所述管芯与所述两个或更多电容器焊盘之间对电力定路线，所述电气路径包括布置在所述堆积层上或堆积层内的传导元件，并且所述两个或更多无源器件焊盘传导耦合到所述传导元件。
22. 如权利要求21所述的系统，所述无型芯衬底的第一侧包括第一阻焊层，并且所述无型芯衬底的第二侧包括第二阻焊层，所述两个或更多无源器件焊盘布置在第一阻焊层中的对应开口内。
23. 如权利要求21所述的系统，所述无型芯衬底的第一侧包括布置在所述无型芯衬底的第一侧上的介电层和布置在所述无型芯衬底的第二侧上的阻焊层，所述两个或更多无源器件焊盘布置在所述介电层中的对应开口内。
24. 如权利要求21-23中任一项所述的系统，其中所述两个或更多无源器件焊盘是电容器焊盘，所述封装装配还包含布置在所述无型芯衬底的第二侧上并耦合到所述管芯的第三一个或多个电气定路线特征。
25. 如权利要求24所述的系统，其中所述电气路径是第一电气路径，所述封装装配还包括定义在所述多个堆积层中以在所述管芯与所述PCB之间对电气信号定路线的第二电气路径，第一一个或多个电气定路线特征和第三一个或多个电气定路线特征与第二电气路径传导耦合。
CN201410091429.6A 2013-03-13 2014-03-13 具有无源器件焊盘的无型芯衬底 Pending CN104051361A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/801822 2013-03-13
US13/801,822 US9502336B2 (en) 2013-03-13 2013-03-13 Coreless substrate with passive device pads

Publications (1)

Publication Number Publication Date
CN104051361A true CN104051361A (zh) 2014-09-17

Family

ID=50231071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410091429.6A Pending CN104051361A (zh) 2013-03-13 2014-03-13 具有无源器件焊盘的无型芯衬底

Country Status (4)

Country Link
US (1) US9502336B2 (zh)
EP (1) EP2793262B1 (zh)
KR (1) KR20140112435A (zh)
CN (1) CN104051361A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881655A (zh) * 2023-02-16 2023-03-31 成都频岢微电子有限公司 一种射频前端模组封装工艺结构

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITVI20120145A1 (it) 2012-06-15 2013-12-16 St Microelectronics Srl Struttura comprensiva di involucro comprendente connessioni laterali
CN105519004B (zh) * 2013-10-01 2018-04-13 英特尔公司 用于促进设备之间的混合式通信的方法、装置及系统
US9305194B2 (en) 2014-03-27 2016-04-05 Intel Corporation One-touch input interface
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
KR102333097B1 (ko) 2014-11-17 2021-12-02 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
EP3058590A4 (en) * 2014-12-23 2017-08-02 Intel Corporation Integrated package design with wire leads for package-on-package product
KR102207272B1 (ko) 2015-01-07 2021-01-25 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US20180005944A1 (en) * 2016-07-02 2018-01-04 Intel Corporation Substrate with sub-interconnect layer
US10134712B1 (en) * 2017-08-23 2018-11-20 Micron Technology, Inc. Methods and systems for improving power delivery and signaling in stacked semiconductor devices
CN115547846A (zh) 2019-02-21 2022-12-30 奥特斯科技(重庆)有限公司 部件承载件及其制造方法和电气装置
CN110323214A (zh) * 2019-07-10 2019-10-11 深圳摩特智能控制有限公司 光电传感器控制系统及其封装方法
US11226767B1 (en) * 2020-09-30 2022-01-18 Micron Technology, Inc. Apparatus with access control mechanism and methods for operating the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3206561B2 (ja) * 1998-10-01 2001-09-10 日本電気株式会社 多層配線基板
US6400576B1 (en) * 1999-04-05 2002-06-04 Sun Microsystems, Inc. Sub-package bypass capacitor mounting for an array packaged integrated circuit
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
US7098534B2 (en) * 2004-03-31 2006-08-29 Intel Corporation Sacrificial component
JP2007013051A (ja) * 2005-07-04 2007-01-18 Shinko Electric Ind Co Ltd 基板及びその製造方法
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
US8058723B2 (en) * 2008-03-19 2011-11-15 Phoenix Precision Technology Corporation Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof
JP5101451B2 (ja) * 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
JP4803844B2 (ja) 2008-10-21 2011-10-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
US8891246B2 (en) * 2010-03-17 2014-11-18 Intel Corporation System-in-package using embedded-die coreless substrates, and processes of forming same
JP5598253B2 (ja) 2010-10-25 2014-10-01 富士通セミコンダクター株式会社 半導体装置用基板及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881655A (zh) * 2023-02-16 2023-03-31 成都频岢微电子有限公司 一种射频前端模组封装工艺结构

Also Published As

Publication number Publication date
EP2793262B1 (en) 2019-04-24
US9502336B2 (en) 2016-11-22
EP2793262A1 (en) 2014-10-22
US20140268612A1 (en) 2014-09-18
KR20140112435A (ko) 2014-09-23

Similar Documents

Publication Publication Date Title
CN104051361A (zh) 具有无源器件焊盘的无型芯衬底
US11443970B2 (en) Methods of forming a package substrate
KR101754005B1 (ko) 다이를 포함하는 어셈블리 및 이를 형성하는 방법
CN104218024B (zh) 具有分层互连结构的桥互连
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
US9589942B2 (en) Package structure and manufacturing method thereof
JP2010147152A (ja) 配線基板及びその製造方法
KR102493465B1 (ko) 인쇄회로기판 및 이를 가지는 반도체 패키지
JPWO2017149983A1 (ja) 半導体装置、電子モジュール、電子機器、および半導体装置の製造方法
KR20170009128A (ko) 회로 기판 및 그 제조 방법
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
EP2899751B1 (en) Wiring board and method for manufacturing same
US9491871B2 (en) Carrier substrate
CN104392937A (zh) 增加bbul封装中的i/o密度和降低层数的方法
TW201342550A (zh) 嵌入式矽穿孔
KR101523840B1 (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
KR20160004189A (ko) 반도체 패키지용 인쇄회로기판
JP2013106029A (ja) プリント回路基板及びプリント回路基板の製造方法
US20240164013A1 (en) Printed circuit board and manufacturing method for the same
US20220199506A1 (en) Printed circuit board
JP2010109104A (ja) 配線基板およびその製造方法
KR20230155288A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
CN115866881A (zh) 印刷电路板
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法
CN117202475A (zh) 印刷电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140917