CN104392937A - 增加bbul封装中的i/o密度和降低层数的方法 - Google Patents

增加bbul封装中的i/o密度和降低层数的方法 Download PDF

Info

Publication number
CN104392937A
CN104392937A CN201410534287.6A CN201410534287A CN104392937A CN 104392937 A CN104392937 A CN 104392937A CN 201410534287 A CN201410534287 A CN 201410534287A CN 104392937 A CN104392937 A CN 104392937A
Authority
CN
China
Prior art keywords
layer
conductive
hole
tube core
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410534287.6A
Other languages
English (en)
Inventor
D·A·劳瑞恩
S·阿格拉哈拉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104392937A publication Critical patent/CN104392937A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

本申请公开了增加BBUL封装中的I/O密度和降低层数的方法。一种器件，包含管芯，管芯包含器件侧上的介电材料、围绕管芯区域并嵌入管芯厚度尺寸的绝缘层；以及载体，载体包含设置在管芯器件侧上的多个导电材料层，第一个导电材料层形成在绝缘层上并图案化成迹线，所述迹线的至少部分连接至管芯上的相应接触点。一种方法，包含在牺牲衬底上设置管芯，管芯的器件侧与牺牲衬底相反；在牺牲衬底周围设置模具；将绝缘材料引入模具槽部；去除模具；在邻近管芯器件侧的绝缘材料上形成载体；以及从牺牲衬底分离管芯和载体。

Description

增加BBUL封装中的I/O密度和降低层数的方法
技术领域
用于微电子器件的封装。
背景技术
微电子封装技术，包括将硅管芯(如微处理器)机械和电连接至衬底或其他载体的方法，仍在继续改进和提高。非凹凸内建层(BBUL)封装技术是一种封装架构的方法。在BBUL封装技术优势中，其消除了装配的需要，消除了现有的焊球互连(如倒装互连)，降低了由于管芯和衬底热膨胀系数(CTE不匹配)导致的管芯低k层间介电层上的应力，并且通过消除芯和倒装互连降低了封装电感，提高了输入/输出(I/O)和功率传输性能。
附图说明
图1示出了包括在相反面上的金属薄片层的牺牲衬底的部分的横截面图。
图2示出了在图1的牺牲衬底上引入模具并将电介质引入模具的槽部后的结构。
图3示出了从图2的结构去除模具后的结构。
图4示出了图3结构的俯视图。
图5示出了在图4的介电材料表面上引入导电材料后的结构。
图6示出了在图5的导电材料上形成图案化的牺牲材料并引入导电材料形成导电通孔和迹线后的结构。
图7示出了从图6去除牺牲层后的结构沿线7-7’的横截面图。
图8示出了图7中引入内建层后的结构。
图9示出了从图8的铜箔和衬底去除包括管芯的封装并将封装连接至印刷电路板后的结构。
图10示出了封装结构的部分的另一个实施例。
图11示出了形成具有在导电层上的介电层的构建封装的方法中图案化金属导电层的横截面图。
图12示出了在图11的介电层上引入种子层后的结构。
图13示出了在图12的导电层上引入掩模层后的结构。
图14示出了将图13的掩模层图案化后的结构。
图15示出了在图14的介电层上引入导电材料以形成硬掩模后的结构。
图16示出了从图15去除掩模材料后的结构。
图17示出了去除图16的剩余部分种子层后的结构。
图18示出了图12的结构以及通孔形成工艺的示例。
图19示出了在图18的介电层中完成通孔后的结构。
图20示出了在图19的介电层上和通孔内引入种子材料作为毯覆层后的结构。
图21示出了在图20的结构上引入并图案化掩模材料以暴露通孔后的结构。
图22示出了在图21的通孔内引入导电材料后的结构。
图23示出了从图22去除掩模层后的结构。
图24示出了从图23去除种子层后的结构。
图25显示了根据一个实施例的计算装置。
具体实施方式
图1-9显示了用非凹凸内建层(BBUL)技术形成微电子封装的方法的一个实施例。图1示出了部分牺牲衬底(衬底110)的横截面图，例如，半固化材料的牺牲衬底包括通过各自的短铜箔层115A和115B从牺牲衬底110隔开的相反的铜箔层120A和120B的半固化材料。用内建技术形成封装组件的一种技术是在牺牲衬底110的相反侧上形成封装组件。本文将集中于在牺牲衬底110的一侧(“A”侧)上形成封装组件。理解的是，可以在相反侧(“B”侧)上同时或顺序地形成第二封装组件。
图1示出了通过粘附剂130，，如含有或不含有填充物的管芯背面膜(DBF)聚合物/环氧树脂基附剂，安装至铜箔120A上的管芯140。在另一个实施例中，可在铜箔120A上安装多个管芯。
管芯140以器件侧背离铜箔的方式安装。管芯140在其器件侧包括多个接触点(图1中示出的，接触点145A和接触点145B)。包括接触点的表面上方是介电材料150，如WPR，可从加利福尼亚州桑尼维尔市的JSR Micro，Inc.处商业获得。介电材料150通常在管芯制造期间引入作为覆盖包括多个接触点表面的层。在管芯制造阶段贯通孔(TVO)也在各自的接触点开口。图1示出了至接触点145A的贯通孔152A和至接触点145B的贯通孔152B。在管芯制造期间，还在介电材料150上引入导电层。图1示出了导电层155，如钛和铜(例如多层)。导电层共形引入在介电材料150上，这样导电层也存在在贯通孔内(沿着贯通孔152A和152B的侧壁)。典型地，通过溅射引入这样的导电层。
图2示出了在图1的铜箔120A上引入模具后的结构。图2示出了绕着管芯140设置的模具槽部156，并且在一个实施例中，模具槽部具有合适的高度尺寸以密封包括介电材料150和导电层155的管芯140。这样，如在图2中示出，模具槽部156具有包围含有介电材料150和导电层155的管芯140相对侧边的体积和，在一个实施例中，由长度和宽度尺寸(x-和z-尺寸)限定的面积与将形成在牺牲衬底110上的内建层的面积相同。在一个实施例中，模具槽部156，如为金属材料用以限定模具材料绕着管芯140的侧面。如在图2中示出的，设置在模具槽部内的是形成绝缘层160的如环氧树脂绝缘材料。典型地，环氧树脂绝缘层160，如来自Hitachi Chemical Co.，Ltd.的9740环氧树脂，通过模具槽部156中的开口158作为液体引入。一旦引入，使得环氧树脂固化或凝固。
图3示出了从图2的结构100去除模具槽部156后的结构。图3示出的绝缘层160包封管芯140的每个侧面并延伸至与管芯140的高度h等同的水平，在一个实施例中，管芯140的高度包括介电材料150的厚度，而在另一个实施例中，管芯140的高度包括介电材料150和导电层155的厚度。这样，在这些实施例中，绝缘层160掩埋介电材料150的侧壁或介电材料150和导电层155的侧壁，但不存在于包括介电材料150和导电层155的管芯140的表面上。
图4示出了图3结构100的俯视图。图4示出了绝缘层160，其包封管芯140的每个侧面，并具有由长度L和宽度W方向限定的面积，在这个实施例中，该面积与将装配在结构上的内建封装的面积相同。图4还示出了包括导电层155和至管芯上接触点的通孔的管芯140的表面。在这个实施例中，只示出了至相应接触点(接触点145A和接触点145B(图1))的两个通孔(通孔152A和通孔152B)。可以理解的是，典型的管芯，如微处理器，可具有多个接触点和通孔。
图5示出了在图4的绝缘层160表面上引入导电材料后的结构。在一个实施例中，导电材料165是在绝缘层160的暴露表面上由无电镀沉积的作为毯覆层的铜。
图6示出了在图5的导电材料165上引入牺牲材料并图案化后的结构。在一个实施例中，牺牲材料是在导电材料165上堆叠膜并图案化该膜形成限定通孔152A和通孔152B中的导电贯通孔(TV1)的开口和分别来自各自的导电贯通孔的迹线的开口而引入的干膜抗蚀剂(DFR)。光刻技术可用于在DFR中形成图案。
图6还示出了在通孔152A和通孔152B中引入导电材料并形成迹线后的结构。典型地，图6示出了导电贯通孔172A(TV1)和从导电贯通孔172A延伸的迹线175A。图6还示出了导电贯通孔172B(TV1)和从导电贯通孔172B延伸的迹线175B。在一个实施例中，用于贯通孔和迹线的导电材料是由电镀工艺引入的铜。迹线175A和迹线175B均设置在由介电材料150和绝缘层160限定的表面上。
图7示出了去除图6的牺牲层170后的结构沿线7-7’的横截面图。在一个实施例中，可用剥离器剥离牺牲材料如DFR。图7还示出了从绝缘层160表面去除不包括迹线和导电贯通孔的导电材料165后的结构。在一个实施例中，导电材料如铜可由快速刻蚀(flash etch)去除而湿刻蚀可用于去除钛导电材料(其中钛和铜在管芯制造过程中涂覆在管芯140顶部作为导电层155)。可选地，干等离子可用于去除钛。图7示出了包括从导电贯通孔172A和导电贯通孔172B在绝缘层160上分别延伸的迹线175A和175B的介电层。
现有工艺一般在管芯制造阶段在管芯器件侧的介电层上电镀铜凸块；在形成封装构成的牺牲衬底上安装管芯；在管芯上堆叠一层ABF层或多层ABF层；以及形成穿过ABF至铜凸块的通孔(VO)。形成穿过ABF至铜凸块的通孔具有挑战性并会由于垫上通孔的未对准而导致产能损失。此外，管芯上厚的ABF会引起膜底处的更小通孔直径(和对应的更大高宽比)，这使得通孔更难清洗(如利用除污溶液(desmear solution))，从而会引起分层。减小的通孔直径还会使得形成铜凸块的导电接触更加困难。厚ABF还会在整个膜内引起不均匀性。
本文描述的工艺中，绝缘层160用于包封管芯140的侧壁并留下含有介电层和至管芯上接触点的通孔的管芯的暴露表面。通孔(VO)转变为第一级导电材料中的铺设迹线的导电贯通孔(TVI)。
形成至铜凸块的通孔的现有技术方案往往使得迹线具有更大的宽度(如更肥的迹线)。为了允许对Cu凸块顶部的VO进行精确对准，管芯上的铜凸块也趋向于更大的尺寸(以及最终，在它们之间具有相对更小的间隔或隔离)。结果，在这样的间隔或隔离或空间内只能布置更少的迹线，而需要在额外的布线层(如额外的内建层)内铺设迹线。一个原因是由于迹线(L1)的对准一方面是用激光在铜凸块顶部钻孔形成通孔(VO)来限定。为了避免与铜凸块顶部上的激光钻孔未对准，光刻垫的区域的尺寸要设置为保证垫位于通孔顶部(如，30微米通孔需78微米的垫)。垫的面积越大，给定面积内可设置的垫数量越少且更小的垫间空间来布置迹线。
直接来自绝缘层160上形成的导电贯通孔172A和172B的布置迹线提供了更佳的对准精度，这是因为对准由光刻而非激光钻孔来限定。直接自导电贯通孔172A和172B的布置迹线还提供了适于布置迹线的更大空间。导电贯通孔172A和172B趋向于比电镀铜凸块更小的尺寸(如35x更小)并且在它们之间趋向于具有更大的可利用间隔或隔离。结果，布置迹线更加容易并且在通孔间的区域内可设置多个迹线。同时，由于通孔尺寸更小(如更小的直径)，可以使用尺寸减小了(宽度减小)的迹线。尺寸减小了的迹线使得布线具有更大的灵活性，包括布线层的减少。布线层减少的好处在于BBUL封装中更少的内建层并且成本大幅度降低。
图8示出了图7中引入额外的内建层后的结构。在这个实施例中，只使用了三个导电层，包括绝缘层160上的表示为迹线175A和175B的导电层。三级导电层表示，如信号、接地和电源层。位于表示为第一导电层的迹线175A和175B上的是介电层180，如ABF，也即如在结构上堆叠作为膜。存在横跨结构的绝缘层160，包括超过管芯140表示的区域，为引入其上的介电层180提供了平坦表面。平坦表面趋向于增加如ABF之类的介电层180的均匀性。位于介电层180上的是第二导电层182，如图案化的铜。在一个实施例中，可通过光刻和电镀技术引入导电层182并图案化。图8还示出了在导电层182和第一导电层(表示为迹线175A和175B)间形成的导电贯通孔。这样的导电贯通孔典型地由钻孔和电镀工艺形成。位于导电层182上的是介电层185，如ABF或ABF玻璃体。位于介电层185上的是第三导电层184，如图案化的铜。示出了在导电层184和导电层182之间的介电层185内的导电孔。位于导电层184上的是介电层190，如ABF或阻焊剂膜。图案化如阻焊剂的介电层190，并显影以定义连接至如印刷电路板(如焊接连接)的衬底的开口195。
图9示出了从图8的铜箔120A和衬底110去除包括管芯140的封装后的结构。在这个实施例中，图9中的结构100被反转，并且通过焊接连接至印刷电路板195，并形成如智能电话199或其他计算装置100的部分组件。
图10示出了封装结构的部分的另一个实施例。在这个实施例中，给出了管芯上沿着其周边的介电层边缘的不规则表面。图10示出了包括如上描述的通过如环氧树脂铸型工艺嵌入在介电层260内的管芯240并在管芯上形成的内建层的结构200(封装)。管芯240包括管芯器件侧上的介电层250。在一个实施例中，介电层250是例如WPR的材料。在一个实施例中，如上面指出的在管芯制造阶段形成介电层，以及形成至管芯上的接触点的通孔。在这个实施例中，修整介电层250，这样介电层250的周围边缘具有不规则形状。图10示出了像大致凹陷的形状。形成这种形状的一个方法是沿着介电层250的周边削磨介电层。这种削磨会增加介电材料(如WPR)的横截区域，从而暴露于将成为介电层260的电介质。图10中的插图示出了介电层250处的管芯240一侧的放大部分。放大图示出了介电层250的边缘具有不规则形状并且如介电材料260例如是引入模具槽部的环氧树脂时这里将出现的那样，介电材料260形成这样的形状。介电层250的不规则表面增加了介电层和介电材料260间的界面(接触区域)，这会增加这两种材料间的粘附性。在一个实施例中，在将管芯放置到牺牲衬底上并引入介电材料260前，进行修整(如削磨)介电层250。修整介电层250可是整个周边，或在另一个实施例中，是少于整个周边的部分(如一对相对的边)。在一个实施例中，形成结构200的剩余工艺与上面关于图1-9描述的且形成结构100的那些相同。
图11-24示出了在如BBUL工艺中形成至图案化金属线的导电贯通孔的方法实施例。关于形成BBUL封装的方法与图1-9描述的对应，例如，该方法适合形成至表示第一金属层的迹线(如图1-9中结构100的迹线175A、175B)以及后面金属层的导电贯通孔。因此，在一个实施例中，管芯安装工艺、嵌入在如环氧树脂的介电材料和形成图案化的第一导电层是如上面关于图1-7的描述一样。在示出的后续工艺中，既没有示出面板上的一个管芯或多个管芯，也没有示出封装形成于其上的下层牺牲衬底。
对于图11，图11示出了在下层介电层上引入并图案化的如铜的导电层310。图11中位于导电层310上的是介电层320，如堆叠在结构上的ABF。
在一个实施例中，将引入硬掩模，利用硬掩模形成穿过介电层320至下层导电层310的图案化迹线的通孔。这样的硬掩模例如是通过半添加工艺或溅射形成的金属材料。如在图12中示出的，在一个实施例中，在半添加工艺中，如铜材料的导电层330(种子层)通过无电镀工艺引入。
图13示出了在图12的导电层330上引入掩模层后的结构。图13示出了在导电层330上引入的如DFR的掩模层340。
图14示出了将图13的掩模层340图案化后的结构。在一个实施例中，通过光刻技术图案化掩模层340，以暴露将不形成穿过导电层的开口区域内的导电层330的区域，而留下需要通孔开口区域的掩模材料。
图15示出了在图14的介电层320上引入导电材料以形成硬掩模后的结构。在一个实施例中，在如描述的半添加工艺中，电镀铜至结构上暴露的部分导电层330(不被掩模层340保护的导电层330的多个部分)。
图16示出了从图15去除掩模层340后的结构。可通过剥离去除如DFR材料的掩模层。
图17示出了去除图16的剩余部分导电层330后的结构。这里导电层330是无电镀铜，这样剩余的无电镀铜可以通过快速刻蚀去除。去除后留下在需要导电通孔的区域内限定有至介电层320的开口的结构。在一个实施例中，在硬掩模350中设置可被激光钻孔系统探测并用于识别所限定的开口的基准标记。
图18示出了通孔形成工艺的一个示例。在这个实施例中，用激光钻孔工艺形成穿过介电层320至导电层310(如迹线)的通孔。图18示出了指向结构而在介电层320中形成通孔开口的激光束360(电磁辐射的相干发射)。图18示出了已完成的通孔365A、已完成的通孔365B和部分完成的通孔365C，激光束360正通过硬掩模350被引向介电层320以形成通孔365C。这个工艺一直进行直至完成至导电层310的每个需要的通孔。如示出的，光束聚焦在硬掩模350中的开口以进行钻孔。在一个实施例中，选择激光束的尺寸稍微大于开口的尺寸。在一个实施例中，光束通过识别介电层320上的定位基准标记定位。在一个实施例中，这样的基准标记设置在介电层320的顶部，并因此不会由于介电材料模糊。在另一个实施例中，可用激光投影图案化来形成通孔，这里引导光束扫描硬掩模350并在硬掩模350的开口中钻孔。
图19示出了完成图18的通孔365A、通孔365B、通孔365C、通孔365D和通孔365E之后的结构。在完成至导电层310的每个通孔后，去除硬掩模350。在硬掩模是电镀铜材料的场合，可蚀刻去除硬掩模。然后清洗通孔365A-365E。
图20示出了在图19的介电层320上和通孔365A-365C内形成作为毯覆层的种子层后的结构。在一个实施例中，通过无电镀工艺引入铜材料的种子层370。
图21示出了在图20的结构上利用光刻技术引入并图案化掩模材料以暴露通孔后的结构。在一个实施例中，合适的掩模材料(掩模材料375)是DFR，其可堆叠并被图案化以暴露通孔365A-365B。在一个实施例中，掩模材料375将限定导电贯通孔的开口并且同样的垫可用作光刻垫。上面描述的自对准钻孔工艺使得对准激光开孔顶部上的光刻垫(光刻垫是自对准至孔)。在一个实施例中，相较于通过对准光刻工具至介电材料中激光钻孔的基准标记(ABF下的基准标记)来定义的光刻垫的现有技术，这趋向于在垫周围节省空间以用于布置迹线。这种现有工艺的结果是垫的尺寸或面积大于介电层320中通孔开口的面积(如比通孔直径大30微米)，以确保准确对准激光开孔顶部上的光刻垫。更大(更大面积)的光刻垫降低了在特定级中能够布置的迹线量。
图22示出了在图21的通孔365A-365E中引入导电材料后的结构。在一个实施例中，如铜的导电材料是通过电镀工艺引入来形成导电贯通孔380A、380B、380C、380D和380E。
图23示出了从图22去除掩模层375后的结构。对于如375的掩模层，这样的层可通过剥离去除。
图24示出了从图23去除剩余的种子层370后的结构。对于无电镀铜的种子层，这样剩余的无电镀铜可通过快速刻蚀去除。然后可利用如光刻和电镀技术继续进行引入至导电通孔的导电层并图案化。
对于图24，导电贯通孔380A-380E的顶部定义了各自的光刻垫(由标识符385示出的导电贯通孔380A)。如示出的，在这个实施例中，光刻垫自对准至导电贯通孔形成于其中的通孔。也就是说，光刻垫不横向延伸至介电层320的表面，但是具有限定为各自通孔直径的直径。由于自对准垫限定至各自的通孔区域，通孔周边的区域(如介电层320表面上的区域)就适合布置导电迹线。
图25示出了根据一个实施例的计算装置400。计算装置400容纳板402。板402可包括数个元件，包括但不限于处理器404以及至少一个通信管芯406。处理器404物理和电连接至板402。在一些实施例中，至少一个通信管芯406也物理和电连接至板402。在进一步的实施例中，通信管芯406是处理器404的部分。
取决于其应用，计算装置400可包括其他元件，这些元件可物理和电连接至板402，也可不物理和电连接至板402。这些其他元件包括，但不限于，挥发性存储器(如DRAM、非挥发性存储器(如ROM)、闪存、图形处理器、数字信号处理器、密码处理器、管芯管芯组、天线、显示器、触屏显示器、触屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)装置、指南针、加速器、陀螺仪、扬声器、照相机以及大容量存储装置(如硬盘驱动器、光盘(CD)、数字化多功能盘(DVD)、等等)。
通信芯片406使得向计算装置和从计算装置400无线通信传输数据。术语“无线”及其派生词用于描述可通过使用非固体介质调制电磁辐射来传递数据的电路、装置、系统、方法、技术、通信通道等。这个术语并不意味着相关装置没有任何线路，尽管在一些实施例中它们可以没有。通信管芯806可使用任何无线标准或协议，包括但不限于Wi-Fi(IEEE802.11family)、WiMAX(IEEE802.16family)、IEEE802.20、长期演进技术(LTE)、Ev-Do、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙及其派生技术，也包括任何其他的表示为3G、4G、5G及再往后的无线协议。计算装置400可包括多个通信管芯406。例如，第一通信管芯406可用于短波无线传输如Wi-Fi和蓝牙，而第二通信管芯806可用于长波无线传输如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
计算装置400的处理器404包括封装在处理器404内的集成电路管芯。在一些实施例中，根据上面描述的实施例形成的封装利用对应于图1-24那样描述的BBUL技术。术语“处理器”可涉及处理来自寄存器和/或存储器的电数据并将那样的电数据转换成其他可在寄存器和/或存储器中的任何装置或部分装置。
通信管芯406还包括封装在通信管芯406内的集成电路管芯。根据另一个实施例，包括通信管芯的封装结合有一个或多个如上面描述的电容器。
在进一步的实施例中，嵌入在计算装置400内的另一个元件可包括微电子封装，微电子封装包括如上面描述的BBUL封装。
在各种实施例中，计算装置400可是膝上电脑、轻便笔记本电脑、笔记本、超薄本、智能电话、平板电脑、个人数字助理(PDA)、超薄移动PC、移动电话、台式机、服务器、打印机、扫描器、监控器、机顶盒(set top box)、娱乐控制单元、数码相机、便携式音乐播放器或数字音像录像机。在进一步的实施例中，计算装置400可是处理数据的任何其他电子装置。
实例
下面的实例属于实施例：
实例1是一种含有管芯的器件，管芯具有厚度尺寸，该厚度尺寸包括管芯器件侧上的接触点上的介电材料，管芯还包括由长度尺寸和宽度尺寸限定的管芯区域；围绕管芯区域并嵌入管芯厚度尺寸的绝缘层；以及具有载体区域大于管芯区域的内建载体，内建载体包括设置在管芯器件侧上的多个导电材料层，第一个导电材料层形成在绝缘层上并被图案化成迹线，该迹线的至少部分与管芯上的相应接触点连接。
在实例2中，实例1的器件的嵌入管芯厚度尺寸的绝缘层包括环氧树脂。
在实例3中，实例1器件的绝缘层掩埋介电材料的侧壁，使得绝缘层和介电材料一起限定一表面，并且第一个导电材料层的迹线连接至导电通孔并贯穿介电材料至管芯上的各自接触点。
在实例4中，实例1器件的管芯上的介电材料包括沿着其周围成不规则表面的厚度剖面。
实例5是一种方法，包括在牺牲衬底上设置管芯，管芯的器件侧与牺牲衬底相反；绕着管芯的长度和宽度尺寸在牺牲衬底上设置模具，模具包括槽部，槽部包括至少与管芯的厚度尺寸相同的深度；向槽部内引入绝缘材料；去除模具；在邻近管芯器件侧的绝缘材料上形成内建载体，其中内建载体包括多个导电材料层和介电材料，第一个导电材料层形成在绝缘材料上并被图案化成迹线，该迹线的至少部分连接到管芯上的接触点；以及从牺牲衬底分离管芯和内建载体。
在实例6中，实例5方法中的管芯器件侧包括介电材料、贯通介电材料至管芯接触点的通孔和介电材料上的导电膜，并且形成第一个导电材料层包括：在绝缘材料上沉积导电种子材料；图案化导电种子材料上的掩模材料，具有用以限定迹线到至少部分通孔的开口；穿过掩模材料中的开口沉积导电材料；以及去除掩模材料。
在实例7中，实例5方法中的管芯器件侧包括介电材料，并且在将绝缘材料引入模具槽部前，该方法包括绕着管芯的部分外围在介电材料中创建不规则表面。
在实例8中，实例5方法中的形成内建载体包括在第一个导电材料层上形成介电材料；图案化掩模，掩模具有至第一个导电材料层的开口；在介电材料中形成通孔；在形成通孔后，去除掩模；在通孔中沉积导电材料以形成导电通孔。
在实例9中，实例5方法中的图案化掩模包括在介电材料上引入导电种子层；在导电种子层上引入牺牲材料并图案化，其中图案化包括图案化以定义至导电种子层的开口；在导电种子层上电镀导电材料。
在实例10中，实例8方法中的在介电材料层上形成基准标记以及形成通孔包括激光钻孔。
在实例11中，实例8方法中，在去除掩模后以及在通孔中沉积导电材料前，包括在介电材料上引入导电种子层；以及在导电种子层上引入掩模材料，掩模材料具有暴露通孔的开口。
在实例12中，实例11方法中，在通孔中沉积导电材料后，包括去除掩模材料。
实例13是一种器件，包括含有微处理器的封装，微处理器包括第一面和相对的第二面，第二面包括具有接触点的器件侧，以及由长度尺寸和宽度尺寸定义的微处理器区域；绕着微处理器区域并掩埋微处理器厚度尺寸的绝缘层；绝缘层上的内建载体，内建载体包括多个设置在微处理器器件侧的导电材料层，第一个导电材料层形成在绝缘层上并图案化成迹线，该迹线的至少部分连接至微处理器上的相应接触点；内建载体与绝缘层相反的面上的多个载体接触点，其中多个载体接触点中的至少一个耦合至导电材料层的至少一个；以及耦合至载体接触点的印刷电路板。
在实例14中，实例13器件中的微处理器包括在微处理器器件侧上的介电材料，绝缘层和介电材料一起定义一表面，并且第一个导电材料层耦合至导电通孔并穿过介电材料至微处理器上的各自接触点。
在实例15中，实例13器件中的管芯包括器件侧上的介电材料，介电材料包括沿着其周边不规则表面的厚度剖面。
在实例16中，实例13器件中，多个导电层中的一个或多个通过至少一个导电贯通孔耦合至多个导电层的另外一个，至少一个导电贯通孔定义通孔内形成的自对准至通孔的光刻垫。
在上面的描述中，为了说明的目的，已列出了大量具体细节以便于透彻理解实施例。但是对本领域技术人员来说将是很明显的，也可以执行没有一些这样具体细节的一个或多个其他实施例。描述的具体实施例不提供对本发明的限制而是为了说明它。本发明的范围不是由上面给出的具体实施例来限定而是仅由后面的权利要求来限定。也就是说，众所周知的结构、装置和操作已经以块图形式示出或者没有具体细节是为了避免模糊对说明书的理解。这里适当考虑，基准标记或基准标记的末端部分已经在附图中重复提到以表示相关或类似元件，它们可选的具有类似特性。
也应当理解的是，贯穿整个说明而提及的例如“一个实施例”、“一实施例”、“一个或多个实施例”或“不同实施例”，意味着具体特征可包括在发明的实践中。类似的，应当理解的是，在说明书中，有时将各种特征在单个实施例、图或说明中一起分组是为了使说明流畅以及帮助理解发明各种方面。但是，公开的这个方法不是作为反映这样的意图来理解，即发明需要比每个权利要求中明确指出的更多的特征。当然，如后面权利要求反映的，发明方面可存在比单个公开实施例的所有特征少的特征。因此，说明书后面的权利要求在此明确引入这个说明中，每个权利要求表示它们自己作为发明的单独实施例。

Claims (20)

1.一种装置，包括：
具有厚度尺寸的管芯，包括管芯器件侧上的接触点上的介电材料，所述管芯还包括由长度尺寸和宽度尺寸定义的管芯区域；
围绕管芯区域并嵌入管芯厚度尺寸的绝缘层；以及
内建载体，具有比管芯区域大的载体区域，内建载体包括设置在管芯器件侧上的多个导电材料层，第一个导电材料层形成在绝缘层上并被图案化成迹线，所述迹线的至少部分连接至管芯上的相应接触点。
2.权利要求1的装置，其中嵌入管芯厚度尺寸的绝缘层包括环氧树脂。
3.权利要求1和2中任一项所述的装置，其中绝缘层嵌入介电材料的侧壁，使得绝缘层和介电材料一起定义一表面，并且第一个导电材料层的迹线耦合至导电通孔并穿过介电材料至管芯上的各自接触点。
4.权利要求1和2中任一项所述的装置，其中管芯上的介电材料包括沿其周边的具有不规则表面的厚度剖面。
5.通过权利要求1-4中任一项的方法形成的集成电路封装。
6.一种方法，包括：
在牺牲衬底上设置管芯，并使管芯的器件侧与牺牲衬底相反；
围绕管芯的长度和宽度尺寸在牺牲衬底上设置模具，模具包括槽部，槽部包括至少与管芯厚度尺寸相同的深度；
向槽部内引入绝缘材料；
去除所述模具；
在邻近管芯器件侧的绝缘材料上形成内建载体，其中内建载体包括多个导电材料层，第一个导电材料层形成在绝缘材料上并被图案化成迹线，所述迹线的至少部分连接到管芯上的接触点；以及
从牺牲衬底分离管芯和内建载体。
7.权利要求6的方法，其中管芯的器件侧包括介电材料、穿过介电材料至管芯接触点的通孔以及介电材料上的导电膜，并且形成第一个导电材料层包括：
在绝缘材料上沉积导电种子材料；
图案化导电种子材料上的掩模材料，所述掩模材料具有限定迹线到至少部分通孔的开口；
穿过掩模材料中的开口沉积导电材料；以及
去除掩模材料。
8.权利要求6和7中任一项所述的方法，其中管芯器件侧包括介电材料，并且在将绝缘材料引入模具槽部中之前，所述方法包括绕着管芯外围的部分在介电材料中创建不规则表面。
9.权利要求6和7中任一项所述的方法，其中形成内建载体包括：
在第一个导电材料层上形成介电材料；
图案化掩模，所述掩模具有至第一个导电材料层的开口；
在介电材料中形成通孔；
在形成通孔后，去除掩模；
在通孔中沉积导电材料以形成导电通孔。
10.权利要求9的方法，其中图案化掩模包括：
在介电材料上引入导电种子层；
在导电种子层上引入牺牲材料并图案化，其中图案化包括图案化以定义至导电种子层的开口；
在导电种子层上电镀导电材料。
11.权利要求9的方法，进一步包括在介电材料层上形成基准标记，并且形成通孔包括激光钻孔。
12.权利要求9的方法，其中在去除掩模之后并且在通孔中沉积导电材料之前，所述方法包括：
在介电材料上引入导电种子层；以及
在导电种子层上引入掩模材料，所述掩模材料具有露出通孔的开口。
13.权利要求12的方法，其中在通孔中沉积导电材料后，去除掩模材料。
14.权利要求5-12任一项所述的方法形成的集成电路封装。
15.一种装置，包括：
含有微处理器的封装，所述微处理器包括第一面和相反的第二面，第二面包括具有接触点的器件侧，以及由长度尺寸和宽度尺寸定义的微处理器区域；
围绕微处理器区域并嵌入微处理器厚度尺寸的绝缘层；
绝缘层上的内建载体，内建载体包括：
设置在微处理器器件侧上的多个导电材料层，第一个导电材料层形成在绝缘层上并被图案化成迹线，所述迹线的至少部分连接至微处理器上的相应触点；
内建载体的与绝缘层相反的面上的多个载体接触点，其中多个载体接触点中的至少一个耦合至导电材料层的至少一个；以及
耦合至所述载体接触点的印刷电路板。
16.权利要求15的装置，其中微处理器包括微处理器器件侧上的介电材料，绝缘层和介电材料一起定义一表面，并且第一个导电材料层耦合至导电通孔并穿过介电材料至微处理器上的相应触点。
17.权利要求15或16中任一项所述的装置，其中管芯包括器件侧上的介电材料，介电材料包括沿其周边的具有不规则表面的厚度剖面。
18.权利要求15或16中任一项所述的装置，其中所述多个导电层中的一个或多个通过至少一个导电贯通孔耦合至所述多个导电层的另外一个，至少一个导电贯通孔定义通孔内形成的与通孔自对准的光刻垫。
19.权利要求15和16中任一项所述的装置，其中所述绝缘层包括环氧树脂。
20.权利要求15和16中任一项所述的装置，进一步包括多个介电膜，多个介电膜的每一个设置在所述第一多个导电材料层和后续的多个导电材料层之间。
CN201410534287.6A 2013-06-28 2014-06-27 增加bbul封装中的i/o密度和降低层数的方法 Pending CN104392937A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/931,006 US9041207B2 (en) 2013-06-28 2013-06-28 Method to increase I/O density and reduce layer counts in BBUL packages
US13/931,006 2013-06-28

Publications (1)

Publication Number Publication Date
CN104392937A true CN104392937A (zh) 2015-03-04

Family

ID=51410172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410534287.6A Pending CN104392937A (zh) 2013-06-28 2014-06-27 增加bbul封装中的i/o密度和降低层数的方法

Country Status (4)

Country Link
US (1) US9041207B2 (zh)
CN (1) CN104392937A (zh)
DE (1) DE102014108994A1 (zh)
GB (1) GB2517070B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111033890A (zh) * 2017-08-24 2020-04-17 高通股份有限公司 封装上天线布置
CN111316434A (zh) * 2017-11-17 2020-06-19 德州仪器公司 具有差分同轴通孔的电子衬底

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698093B2 (en) * 2015-08-24 2017-07-04 Nxp Usa,Inc. Universal BGA substrate
US10815121B2 (en) * 2016-07-12 2020-10-27 Hewlett-Packard Development Company, L.P. Composite wafers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040070064A1 (en) * 2002-10-15 2004-04-15 Tae Yamane Semiconductor device and fabrication method of the same
CN1767162A (zh) * 2004-10-26 2006-05-03 育霈科技股份有限公司 晶片尺寸封装的结构与其形成方法
CN101197372A (zh) * 2002-04-12 2008-06-11 株式会社日立制作所 半导体器件及树脂密封型半导体器件
CN101231709A (zh) * 2007-01-18 2008-07-30 育霈科技股份有限公司 记忆卡的结构与其方法
CN101533812A (zh) * 2008-03-10 2009-09-16 海力士半导体有限公司 具有侧壁的半导体封装及其制造方法
CN101930956A (zh) * 2009-06-22 2010-12-29 日月光半导体制造股份有限公司 芯片封装结构及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI237885B (en) * 2004-10-22 2005-08-11 Phoenix Prec Technology Corp Semiconductor device having carrier embedded with chip and method for fabricating the same
TWI301663B (en) * 2006-08-02 2008-10-01 Phoenix Prec Technology Corp Circuit board structure with embedded semiconductor chip and fabrication method thereof
US8018043B2 (en) * 2008-03-10 2011-09-13 Hynix Semiconductor Inc. Semiconductor package having side walls and method for manufacturing the same
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US8338934B2 (en) * 2010-03-18 2012-12-25 Marvell World Trade Ltd. Embedded die with protective interposer
US8304913B2 (en) * 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8786066B2 (en) * 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
GB2514032B (en) * 2010-09-24 2015-05-06 Intel Corp Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US9721878B2 (en) * 2012-09-28 2017-08-01 Intel Corporation High density second level interconnection for bumpless build up layer (BBUL) packaging technology

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197372A (zh) * 2002-04-12 2008-06-11 株式会社日立制作所 半导体器件及树脂密封型半导体器件
US20040070064A1 (en) * 2002-10-15 2004-04-15 Tae Yamane Semiconductor device and fabrication method of the same
CN1767162A (zh) * 2004-10-26 2006-05-03 育霈科技股份有限公司 晶片尺寸封装的结构与其形成方法
CN101231709A (zh) * 2007-01-18 2008-07-30 育霈科技股份有限公司 记忆卡的结构与其方法
CN101533812A (zh) * 2008-03-10 2009-09-16 海力士半导体有限公司 具有侧壁的半导体封装及其制造方法
CN101930956A (zh) * 2009-06-22 2010-12-29 日月光半导体制造股份有限公司 芯片封装结构及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111033890A (zh) * 2017-08-24 2020-04-17 高通股份有限公司 封装上天线布置
CN111033890B (zh) * 2017-08-24 2023-04-28 高通股份有限公司 封装上天线布置
CN111316434A (zh) * 2017-11-17 2020-06-19 德州仪器公司 具有差分同轴通孔的电子衬底

Also Published As

Publication number Publication date
US9041207B2 (en) 2015-05-26
GB2517070A (en) 2015-02-11
US20150001730A1 (en) 2015-01-01
GB2517070B (en) 2016-12-07
GB201411380D0 (en) 2014-08-13
DE102014108994A1 (de) 2014-12-31

Similar Documents

Publication Publication Date Title
US10085341B2 (en) Direct chip attach using embedded traces
US9159693B2 (en) Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
US6977348B2 (en) High density laminated substrate structure and manufacture method thereof
CN104103596A (zh) 包括玻璃焊接掩模层的集成电路封装组件
KR102072846B1 (ko) 임베디드 패키지 및 제조 방법
CN103098190A (zh) 具有底部填料的半导体芯片装置
CN104040713A (zh) 用于层叠封装架构的嵌入式结构
US20150364405A1 (en) Wiring substrate and method of manufacturing the same
US20050196898A1 (en) Process of plating through hole
KR20100065635A (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
KR101709468B1 (ko) Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지
KR20210110174A (ko) Ic 패키지의 인-플레인 인덕터
KR101831643B1 (ko) 표면 상호 연결부 및 무전해 충진물을 포함하는 캐비티를 포함하는 패키지 기판
CN104392937A (zh) 增加bbul封装中的i/o密度和降低层数的方法
US20140077357A1 (en) Circuit substrate and process for fabricating the same
US9466578B2 (en) Substrate comprising improved via pad placement in bump area
KR102326494B1 (ko) 내장형 컴포넌트를 구비한 집적회로 패키징 시스템 및 그 제조방법
JP2016514909A (ja) 酸化層を備える低コストインターポーザ
EP3833163A1 (en) Method of manufacturing component carrier and component carrier
KR20200076778A (ko) 반도체 패키지의 제조방법
US9271387B2 (en) Circuit board structure manufacturing method
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
KR101167420B1 (ko) 인쇄회로기판 및 그 제조방법
US20090288861A1 (en) Circuit board with buried conductive trace formed thereon and method for manufacturing the same
KR101983266B1 (ko) 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150304

RJ01 Rejection of invention patent application after publication