CN104040713A - 用于层叠封装架构的嵌入式结构 - Google Patents

Abstract

描述了包括衬底的电子组件及其制造。一个组件包括嵌入在多层衬底的电介质层中的管芯，和嵌入在多层衬底的电介质层中的电介质区域。多层衬底包括管芯侧和焊盘侧，并且第一电介质区域和电介质层延伸至管芯侧。多个通孔定位在第一电介质区域中，通孔延伸至管芯侧上的焊盘。描述并要求保护其他实施例。

Description

用于层叠封装架构的嵌入式结构

相关技术

电子器件制造得越来越小，封装架构的进展包括一个或多个管芯结构到封装衬底的安装、或将一个封装衬底安装至层叠封装(POP)组件中的另一封装衬底。这种组件可利用各种封装衬底结构形成。一种类型的封装衬底是无凸块构建层(BBUL)结构，无凸块构建层(BBUL)结构是不利用焊料凸块来将管芯附接至封装衬底的封装技术。管芯定位在电介质表面和层上并且导电材料(例如，金属)围绕管芯构建。

附图简述

参照所附附图，作为示例描述了实施例，所附附图不一定按比例绘制。

图1(A)－1(N)示出了根据某些实施例的用于形成包括嵌入式管芯和POP通孔的组件的处理操作的视图。

图2示出了根据某些实施例的包括嵌入式管芯和在嵌入式电介质区域中的POP通孔的组件的截面图；

图3示出了根据某些实施例的包括嵌入式管芯和在嵌入式电介质区域中的POP通孔的组件的截面图；

图4示出了根据某些实施例的用于形成组件的过程操作的流程图；

图5示出了其中可应用实施例的电子系统布置。

详细描述

以下将参照附图，在附图中相同的结构可设置有相同的附图标记标识。为了最清楚地显示各个实施例的结构，包括在本文中的附图包括电子器件的图解表示。因此，所制造的结构的实际外观可看起来不同，但仍包含所示实施例的所要求保护的结构。此外，附图仅显示理解所示实施例的所必须的结构。不包括本领域已知的附加结构以保持附图的清楚。

某些实施例涉及嵌入式管芯结构的形成。这种嵌入式管芯结构一般需要高的高宽比的层叠封装(POP)通孔。某些实施例形成堆叠的POP通孔来形成到封装衬底的表面的互连。

当嵌入式管芯具有需要存在大高宽比POP通孔的厚度(例如，大于大约1.5到1)时，可利用堆叠的POP通孔。例如，对于具有大约120微米(μm)的厚度的嵌入式管芯，在某些实施例中的POP管芯深度应当为大约160-200μm深度。然而，当POP通孔深度超过大约80-90μm时，可观察到分层和裂化。此外，已证明很难形成这种高的高宽比POP通孔的完全镀敷的(填充的)POP通孔。在堆叠的POP通孔结构中，每个具有更小的高宽比的若干更短的POP通孔相互堆叠，以创建可更可靠形成的更深的POP通孔结构。这可通过在封装结构中的更大电介质层内形成嵌入式电介质区域进行。

图1(A)－1(N)示出了根据某些实施例的用于在无芯衬底中形成包括嵌入式管芯的组件的操作。在某些实施例中，可以背对背方式形成两个相同的嵌入式管芯组件。这通过使用粘合剂将组件配合在一起来完成。例如，如图1(A)所示，载体结构包括诸如预浸材料10的材料，在预浸材料10的上部上定位诸如短铜(Cu)箔12的金属层。为了实现背对背组件形成，诸如短Cu箔12的另一金属层定位在如图1所示的预浸材料10的下部上。如图1(A)－1(K)所示，在预浸材料10之上和之下形成相同的组件。为了简单起见，将讨论和参考图1(A)中的预浸材料10之上的组件的形成。诸如长Cu箔14的金属层被耦合至短Cu箔12。长Cu箔14可以是在以后的处理过程中被移除的牺牲层。所示的组件可以是具有多个相同的背对背结构的更大面板的一部分。在某些实施例中，可从单个面板形成数千个组件。组件可形成作为背对背的单个衬底组件的大面板的部分。面板可被形成为使得短Cu箔12不一直延伸至面板边缘，同时长Cu箔14延伸越过短Cu箔12。在不存在短Cu箔12的那些端部处，长Cu箔12被(例如，从预浸材料中的环氧树脂)接合至预浸10。长Cu箔14和预浸10之间的结合起作用以将组件固定在一起。当面板处理完成时，长Cu箔14接合至预浸10处的端部区域被切去。沿着面板的剩下的长度，不存在将长Cu箔固定至短Cu箔的部件。而后在后面的处理操作中蚀刻掉长Cu箔。

如图1(B)所示，在长Cu箔14上形成层叠封装(POP)焊盘16。可使用用于POP焊盘16的任何合适的材料，该任何合适的材料包括，但不限于，包括第一层16a和第二层16b的多层结构，第一层16a包括金(Au)和镍(Ni)，第二层16b包括Cu。第一层16a可构成表面精整层，表面精整层将在另一部件可耦合到其上的表面上。POP焊盘16可使用任何合适的工艺形成，该任何合适的工艺包括，但不限于沉积、掩模、和蚀刻操作。

图1(C)示出了在长Cu箔14和POP焊盘16上形成电介质层18。电介质层18可由任何合适的电介质材料，该任何合适的电介质材料包括，但不限于，聚合材料。例如，电介质层18可利用BBUL工艺采用诸如聚合物的材料形成。合适的材料的一个示例为可从味之素精细技术公司(Ajinomoto Fine-Techno Company,Inc)购得的称为味之素(Aginomoto)构建膜(ABF)的环氧聚合物薄膜。如图1(D)所示，电介质层18可被图案化以形成覆盖POP焊盘16的一个或多个电介质区域20并且在电介质区域20之间形成腔或开口21。这可使用任何合适的工艺执行，包括，但不限于，随后进行喷砂和后续DFR移除的干膜抗蚀剂(DFR)光刻。在某些实施例中，电介质区域20可以是围绕腔21的部分或所有延伸的单个电介质区域20。在其他实施例中，电介质区域20可包括彼此间隔开一段距离的单独的电介质区域20。

如图1(E)所示，然后管芯22可安装在长Cu箔14的POP焊盘16之间的腔21中。可使用各种管芯结构，包括，但不限于，具有或不具有硅通孔(TSV)的硅管芯结构。管芯接合膜24可定位在管芯22和长Cu箔14之间。管芯接合膜24可以是任何合适的材料，包括，但不限于，聚合物粘合剂。如图1(E)所示，管芯可包括在管芯的上表面上的多个管芯焊盘26。虽然示出了两个焊盘26，但可存在任何数量的焊盘。

图1(F)示出了形成通过延伸至POP焊盘16的电介质区域20的POP通孔开口28。可利用任何合适的方法形成开口28，该任何合适的方法包括，但不限于，激光钻孔。在某些实施例中，可在安装管芯22之前执行通孔28的形成。

图1(G)示出了用导电材料填充开口28，该导电材料包括，但不限于，金属。合适的材料的一个示例为Cu，可利用任何合适的工艺将Cu沉积在POP通孔开口28中，该任何合适的工艺包括，但不限于，随后进行干膜抗蚀剂(DFR)图案化、随后进行电镀和DFR剥离和闪蒸铜籽晶蚀刻的化学沉积。所得的结构包括具有在电介质区域20的表面上延伸的顶部放置焊盘(landing pad)32的导电POP通孔30。如果需要，顶部放置焊盘32可在与形成导电POP通孔30不同的操作中形成。在某些实施例中，可省略放置焊盘32。

在某些实施例中，可在形成POP通孔开口28之前进行管芯22(图1(E))的安装。在其他实施例中，可在形成POP通孔开口28之后进行管芯的安装。

如以下将结合图2更详细描述的，可在某些实施例中利用的通过电介质材料(包括一个或多个嵌入式电介质区域)达到POP焊盘16的通孔的叠层，例如，以容纳更厚的管芯和/或附加的布线。

如图1(H)所示，在电介质区域20、经填充的POP通孔30上的放置焊盘32、管芯22和管芯焊盘26、以及长Cu箔14上形成附加的电介质层34。附加的电介质层34可以是任何合适的电介质材料，包括，但不限于，层压至组件的其中具有填充物的ABF。所得的结构包括嵌入在附加的电介质层34中的电介质区域20。如图1(I)所示，在附加的电介质材料层34中形成开口以形成接触POP通孔焊盘32的附加的POP通孔36。还在接触管芯22上的焊盘26的附加的电介质层34中形成开口38。可利用任何合适的工艺形成开口36、38，该任何合适的方法包括，但不限于，激光钻孔。在某些实施例中，可在相同的操作中形成POP通孔开口36和接触管芯焊盘26的附加的开口38。在其他实施例中，可在不同的操作中形成开口36和开口38。例如，可利用如上讨论的图案化和镀敷操作将诸如一个或多个金属的导电材料定位在开口36、38中，以形成图1(J)所示的导电通孔40和42。

如图1(K)所示，可形成附加的BBUL层，该附加的BBUL层包括，例如，电介质层50、60、70、金属层52、62、72、82和在金属层52、62、72、82之间的导电通孔54、64、74。还可形成表面层80并且表面层80包括用于暴露该结构的焊盘侧上的金属层82上的焊盘区域的开口86，例如，金属层82可用于形成到另一结构(诸如，印刷电路板)的电互连。表面层80可以是具有在其中图案化的开口的材料(诸如阻焊材料)，该开口随后利用例如球栅阵列(BGA)配置附连至另一结构。

组件可从预浸材料10上的短Cu箔12脱离以形成单个的封装。可利用任何合适的工艺移除牺牲长Cu箔14，该任何合适的工艺包括，但不限于，蚀刻、留下诸如图1(L)所示的封装结构2，图1(L)示出了从图1(K)的视图翻转的一个组件，该组件包括管芯侧3和焊盘侧5。

图1(M)示出了将另一部件(诸如管芯90)耦合至管芯22。管芯接合膜24已被移除并且管芯90定位在管芯22上。可利用任何合适的方法移除管芯接合膜，该任何合适的方法包括，但不限于，干法(等离子体)蚀刻或湿法蚀刻。可使用用于将管芯90耦合至管芯22的任何合适的方法，该任何合适的方法包括，但不限于，使用耦合至管芯90上和管芯22上的焊料凸块92。任何类型的合适的管芯90可耦合至管芯22。在某些实施例中，管芯90可以是存储器和/或逻辑管芯，并且管芯22可以是中央处理单元(CPU)。

图1(N)示出了具有可存在于某些实施例中的某些附加特征的图1(L)所示的封装2。图1(N)所示的管芯22包括定位在其中的硅通孔(TSV)94。TSV94可穿过半导体管芯22的厚度延伸。此外，可利用任何合适的结构和方法制造焊盘侧5上的到另一结构(诸如印刷电路板(PCB))的电连接，该任何合适的结构和方法包括，但不限于使用焊料凸块96和用于将焊料凸块耦合至PCB的回流方法。

诸如以上描述的组件结构可通过使用堆叠的POP通孔实现完全嵌入的并且高的高宽比的POP架构，堆叠的POP通孔包括形成于嵌入的电介质区域20中的导电POP通孔30和延伸至嵌入的电介质区域20上的放置焊盘32的导电POP通孔40。在某些实施例中，放置焊盘32是可任选的并且在这种结构中，导电POP通孔30和40是彼此直接连通的。

对如上所述的封装结构及其形成的多种修改是可能的。例如，管芯可具有需要更多数量的堆叠的POP通孔的厚度，以形成可靠的结构。此外，为了设计的灵活性，能够在嵌入式管芯的高度(“z-平面”)中重新路由信号可能是有用的，以提供附加的裕度和设计灵活性。这可通过控制POP通孔放置焊盘层的图案化完成，以在管芯的z-平面中形成合适的重分布层(RDL)区域。图2示出了根据某些实施例的包括形成用于形成附加的POP通孔的附加的嵌入的电介质区域和形成包括通路的RDL区域的特征，该通路将附加的POP通孔耦合至封装结构中的POP通孔。

图2示出了具有在某些方面类似于以上结合图1(N)所描述的封装2的结构的封装102，但存在某些区别：包括存在其中具有导电通孔130a、130b的堆叠嵌入的电介质区域120a、120b和包括在堆叠嵌入的电介质区域120a、120b和在封装102的其他层两者中的路由结构的不同。

当管芯124具有相对大的厚度(高度)时可利用在电介质层118中的堆叠嵌入的电介质区域120a、120b。因此，使用具有导电通孔130a、130b的堆叠嵌入的POP电介质区域120a、120b。通孔130a、130b的每一个具有用于实现可靠形成的合适的高宽比。可通过形成附加的堆叠嵌入的POP电介质区域和通孔来适应(根据管芯124的高度的)附加的垂直高度。

图2还示出了形成RDL区域，RDL区域包括还用作POP通孔130a的放置焊盘的层132a。RDL层132a、132b是可用于引导(或重分布)电路径耦合至衬底中或衬底上其他器件的区域并且可能够提供充足的布线，使得以其他方式在管芯级下方需要的一个或多个电介质和金属层可重分布至RDL区域中的路由通路。层132b定位成用作附加的POP通孔130b的放置焊盘并且还作为诸如如上所述的RDL层。如图2所示，通孔130a、130b可形成为彼此偏移。在其他实施例中，此类通孔可彼此对齐。通过通孔130a、130b的电路径延伸至焊盘116(可包括表面精整焊盘层116a和下面的焊盘层116b)处的管芯侧103。

图3示出了具有在一些方面类似于图2所示的实施例的结构的封装202，包括存在在电介质层218中的堆叠嵌入的电介质区域220a、220b。封装202包括位于嵌入的电介质区域220a中的衬套(liner)类型通孔230a、231a，并且衬套类型通孔230b、231b位于嵌入的电介质区域220b中。在嵌入的电介质区域220a中的衬套通孔230a、231a和在嵌入的电介质区域220b中的衬套通孔230b、231b可如图3所示的彼此偏移(交错形成)并且可与RDL结构一起形成。在其他实施例中，此类通孔可彼此对齐。通过通孔230a、230b、231a、231b的电路径延伸至焊盘216(可包括表面精整焊盘层216a和下面的焊盘层216b)处的管芯侧203。

图4示出了根据某些实施例的用于形成包括具有嵌入的电介质区域的嵌入式管芯的组件的操作的流程图，嵌入的电介质区域具有在其中的POP通孔。如上所述，框301包括例如利用芯(诸如预浸材料)和金属层(诸如短Cu和长Cu箔)形成无芯载体。框303在金属层上形成间隔开的POP焊盘。POP焊盘可由多个子层形成。框305在金属层和在POP焊盘上形成诸如层压的ABF层之类的电介质层。框307在电介质层和侧面电介质区域中限定管芯腔，POP通孔将通过该腔形成。腔可暴露金属层。框309在ABF层中的腔中定位管芯。管芯接合膜可定位在管芯和金属层之间。框311利用例如激光钻孔形成通过侧面电介质区域的POP通孔。框313是采用包括例如镀敷的铜的导电材料填充POP通孔。还可在经填充的POP通孔上形成放置焊盘。框315为形成诸如层压的ABF层之类的附加的电介质层。框317是确定是否需要附加的侧面电介质区域。例如，在腔中安装的相对厚的管芯的情况下，使用附加的侧面电介质区域实现耦合至之前形成的POP通孔的附加的POP通孔的形成。使用堆叠的POP通孔实现将被使用的更小高宽比的通孔。在不存在堆叠的通孔的情况下，将必须使用具有高的高宽比的单个的更高的POP通孔，并且这种高的高宽比的通孔已证明难以用金属正确地填充。因此，使用通过侧面电介质区域延伸的堆叠的POP通孔实现高质量填充的POP通孔的形成并且还实现将被嵌入在衬底中的相对厚的管芯结构。

框317是确定是否需要附加的侧面电介质区域。如果是，则需要附加的侧面电介质区域(和附加的POP通孔)，然后框319在附加的ABF层中限定附加的侧面电介质区域。框321是利用激光钻孔形成穿过附加的侧面电介质区域的附加的POP通孔。框323是用金属填充附加的POP通孔并且形成到下面的POP通孔的电连接。然后该方法返回至框315以用于附加的电介质层(例如，ABF)形成。而且，框317是确定是否需要附加的侧面电介质区域。如果是，则返回至框315。如果否，则不需要附加的侧面电介质区域，然后框325形成穿过附加的电介质层的附加的通孔，并且框327采用金属填充该通孔并且形成用于电互连的金属通路。框329是确定是否已在衬底中形成所需数量的层。如果没有，则过程返回至框315以用于附加的电介质层形成。可利用BBUL工艺形成此类层。如果存在所需数量的层，则框331在最外层上形成图案化的光致抗蚀剂层，例如，该图案化的光致抗蚀剂层具有用于形成焊盘侧连接(诸如，球栅阵列(BGA))的开口。框333是移除无芯载体。框335是移除管芯背面膜以暴露管芯的表面以供耦合至另一部件。框337是例如利用焊料凸块连接将另一部件耦合至管芯。框339是将组件耦合至诸如在衬底的焊盘侧上的PCB的另一结构，该组件包括具有嵌入式管芯和耦合至该嵌入式管芯的部件的衬底。

应当理解，可在多个实施例的范围内对以上结合图4描述的操作进行增加、删减、和/或修改。例如，可在操作框309之前执行框311的操作。在另一示例中，如果形成堆叠的侧面电介质区域(和堆叠的POP通孔)，则在某些实施例中，管芯安装操作可在形成堆叠的侧面管芯区域之后发生。在另一示例中，可形成多个管芯腔，并且多个管芯结构定位在衬底中。此外，某些实施例可涉及独立于图4详细说明的其他操作的图4详细说明的操作的子集。

本文所描述的实施例可提供以下优点中的一个或多个。首先，利用堆叠的更小的通孔产生高的高宽比POP(例如，大于2:1的高宽比)通孔的能力使得能够实现用于多种厚度的嵌入式管芯结构的完全嵌入的BBUL架构。例如，如图1(L)所示，高的高宽比的POP通孔结构包括堆叠的经填充的通孔30、40，并且经填充的通孔30定位在嵌入在电介质区域34中的侧面电介质区域20中，以及经填充的通孔40定位在经填充的通孔30(和可任选的放置焊盘32)上的电介质区域34中。其次，由于每个通孔的更小的高宽比，可形成完全填充的通孔代替衬套镀敷的通孔，从而提供高功率和高带宽的信号的更好的性能。第三，在某些实施例中，作为POP通孔焊盘的附加或代替POP通孔焊盘，可在嵌入的电介质区域中的管芯侧表面上形成嵌入式管芯级的微焊盘。这种微焊盘一般比POP焊盘小并且可用于例如某些电测试程序。

第四，嵌入的电介质区域(诸如，电介质层34中的嵌入的侧面电介质区域20)的形成实现具有在衬底结构上的更小厚度变化的更平坦表面的形成。第五，还可在不需要通孔的位置中形成诸如嵌入的侧面电介质区域20的附加的嵌入的电介质区域，以进一步利用通过形成嵌入的伪电介质区域的预先设计的体积位移提供厚度控制。第六，由于彼此偏移并且利用例如如图2所示的放置焊盘电耦合的堆叠的POP通孔的能力，因此使用嵌入的侧面电介质区域提供改进的设计裕度和在管芯厚度的z－平面内的重新路由信号的灵活性，图2示出电耦合通孔130a和130b的放置焊盘层或重分布层(RDL)132a。此外，可能通过路由在管芯的高度中与嵌入的电介质区域一起形成的RDL迹线中的信号来减小衬底的总高度。

包括如上述实施例中描述的形成的部件的组件可应用于各种电子部件中。图5示意性地示出了其中可具体化所描述的实施例的方面的电子系统环境的示例。其他实施例不需要包括图4中详细描述的所有特征，并且可包括图5中没有具体描述的替代的特征。

图5的系统401可包括集成电路封装衬底402，集成电路封装衬底402具有定位在其上的部件(诸如衬底421)。衬底421可以是任何合适的衬底，包括，但不限于，包含一个或多个管芯结构，或插入器的封装衬底，插入器。如图5所示，衬底421的一部分被切除以示出嵌入的电介质区域420(由阴影线表示)和定位在封装衬底421的管芯侧上的管芯490。封装衬底402包括嵌入式管芯(图5中未示出)，管芯490定位在该插入式管芯之上并且电耦合至该嵌入式管芯。结构可在某些方面类似于图1(M)的结构，图1(M)示出了嵌入式管芯24和定位在该嵌入式管芯24上的附加的管芯90。在图5所示的实施例中，多个焊盘被定位在嵌入的电介质区域420中，焊盘包括，但不限于，与封装衬底421耦合的POP焊盘。如所示，嵌入的电介质区域限定衬底402中的围绕嵌入式管芯延伸的区域，管芯490定位在该嵌入式管芯上。例如，衬底402中的嵌入式管芯可以是CPU/微处理器。管芯490可包括任何合适的部件管芯结构，包括，但不限于，存储器、CPU/微处理器、芯片组、图形设备、无线设备、或其他部件。衬底402可耦合至印刷电路板407，在该实施例中，印刷电路板407可以是母板。根据包括在衬底402中或衬底402上的部件，包括但不限于存储器和以下所讨论的其他部件的各种其他系统部件还可包括根据以上所描述的实施例形成的结构。

除了包括在衬底402中或衬底402上的部件，系统401可进一步包括存储器409和一个或多个控制器411a、411b…411n，一个或多个控制器411a、411b…411n也设置在母板407上。母板407可以是具有多个导电线的单层或多层的母板，多个导电线提供衬底402中的电路和安装至母板407的其他部件之间的连通。存储器409中的程序和数据可被交换到存储413中作为存储器管理操作的一部分。各个部件中的一个或多个可替代地设置在诸如子卡或扩展卡的其他卡上。多个部件可位于单个插座中或可直接连接至印刷电路板。还可包括显示器415。

系统401可包括任何合适的计算设备，包括，但不限于，大型机、服务器、个人计算机、工作站、膝上型设备、掌上电脑、掌上游戏机、掌上娱乐设备(例如，MP3(运动图像专家组层-3音频)播放器)、PDA(个人数字助理)、智能手机或其他电话设备(无线或有线)、网络设备、虚拟化设备、存储控制器、网络控制器、路由器等。

控制器411a、411b…411n可包括系统控制器、外围控制器、存储器控制器、中枢控制器、I/O(输入/输出)总线控制器、视频控制器、网络控制器、存储控制器、通信控制器等中的一个或多个。例如，存储控制器可根据存储协议层控制数据从存储413的读取和数据到存储413的写入。层的控制协议可以是多个已知的存储协议中的任一个。可根据已知的缓存技术缓存被写入到存储413或从存储413读取的数据。网络控制器可包括用于通过网络417将网络数据包发送至远程设备或从远程设备接收网络数据包的一个或多个协议层。网络417可包括局域网(LAN)、因特网、广域网(WAN)、存储区域网络(SAN)等。实施例可被配置成通过无线网络或连接传输和接收数据。在某些实施例中，网络控制器和多个协议层可使用在超五类非屏蔽双绞线电缆上的以太网协议、令牌环协议、光纤信道协议等、或任何其他合适的网络通信协议。

虽然以上已描述并且在所附附图中显示某些示例性实施例，但将理解，由于对于本领域普通技术人员来说可进行修改，因此此类实施例仅是示例性而不是限制性的，并且实施例不限于所示和所描述的具体结构和布置。

此外，如果本文所使用的诸如“第一”、“第二”等的术语不一定表示任何特定顺序、数量、重要性，但用于将一个元件与另一元件区分开。诸如“顶部”、“底部”、“上部”、“下部”、“最上面的”、“最下面的”等术语，如果本文使用的话，用于描述目的并且不被解释为限制。可在各种位置和取向中制造、使用和包含实施例。

在上述具体实施方式中，为了将公开内容串成整体，各个特征被组合到一起。这种公开方法不应被解释为反映声明要求保护的本发明相比各个权利要求中明确陈述的特征而言需要更多特征的意图。相反，如所附权利要求反映出来的那样，本发明的主题少于以上公开的单个实施例的所有特征。因此，以下权利要求在此被包括到本具体实施方式中，其中各个权利要求自身独立作为单独的优选实施例。

Claims (22)

1.一种组件，包括：

管芯，所述管芯嵌入在多层衬底中的电介质层中；

电介质区域，所述电介质区域嵌入在所述多层衬底中的电介质层中；

多层衬底，所述多层衬底包括管芯侧和焊盘侧，第一电介质区域和电介质层延伸至所述管芯侧；以及

在电介质区域中的多个通孔，所述通孔延伸至所述管芯侧上的焊盘。

2.如权利要求1所述的组件，其特征在于，进一步包括在电介质层中的耦合至所述电介质区域中的通孔的多个通孔。

3.如权利要求1所述的组件，其特征在于，嵌入在电介质区域中的管芯为第一管芯，所述组件进一步包括定位于衬底的管芯侧上的管芯上的附加的管芯。

4.如权利要求3所述的组件，其特征在于，进一步包括耦合至焊盘的衬底，其中所述衬底在第二管芯上延伸。

5.如权利要求1所述的组件，其特征在于，进一步包括耦合至焊盘的衬底。

6.如权利要求1所述的组件，其特征在于，嵌入在电介质层中的电介质区域为第一电介质区域，所述组件进一步包括嵌入在电介质层中的第二电介质区域，所述第二电介质区域通过第一电介质区域与管芯侧隔开。

7.如权利要求1所述的组件，其特征在于，所述电介质区域围绕上部电介质层中的管芯延伸。

8.如权利要求1所述的组件，其特征在于，所述电介质区域包括多个间隔开的电介质区域。

9.如权利要求1所述的组件，其特征在于，所述多层衬底包括无芯衬底。

10.如权利要求1所述的组件，其特征在于，所述管芯包括硅管芯，所述硅管芯包括硅通孔。

11.如权利要求6所述的组件，其特征在于，在第一电介质区域中的通孔为第一通孔，其中第二电介质区域包括其中的多个第二通孔，其中至少一些第二通孔从至少一些第一通孔偏移并且电耦合至所述至少一些第一通孔。

12.一种组件，包括：

多层衬底，所述多层衬底包括焊盘侧和管芯侧；

第一管芯，所述第一管芯嵌入在所述多层衬底的第一电介质层中，所述第一电介质层通过多个附加的电介质层与所述焊盘侧隔开；

第一电介质区域，所述第一电介质区域嵌入在第一电介质层中；

在第一电介质区域中的多个第一通孔，所述第一通孔电耦合至管芯侧上的焊盘；

第二电介质区域，所述第二电介质区域嵌入在所述第一电介质层中；以及

在第二电介质区域中的多个第二通孔，所述多个第二通孔电耦合至在第一电介质区域中的通孔；

其中所述第一电介质区域定位在所述第二电介质区域和所述管芯侧之间。

13.如权利要求12所述的组件，其特征在于，进一步包括耦合至所述管芯侧上的焊盘的衬底。

14.如权利要求12所述的组件，其特征在于，进一步包括耦合至所述管芯侧上的第一管芯的第二管芯。

15.如权利要求14所述的组件，其特征在于，进一步包括耦合至所述管芯侧上的焊盘的衬底，其中所述第二管芯定位在所述衬底和所述管芯侧之间。

16.一种方法，包括：

提供无芯载体；

在所述无芯载体上形成多个金属焊盘区域；

在所述无芯载体上和在金属焊盘区域上形成第一电介质层；

图案化第一电介质层以形成覆盖金属焊盘区域的电介质区域并且形成暴露无芯载体的腔，所述腔的尺寸被制定成容纳管芯；

在所述腔中定位管芯；

形成通过电介质区域的开口以暴露金属焊盘区域的表面；

在开口中沉积金属；以及

在管芯上和电介质区域上形成第二电介质层，使得管芯和电介质区域嵌入在第二电介质层中。

17.如权利要求16所述的方法，其特征在于，进一步包括：

在形成第二电介质层之后，形成通过第二电介质层的开口并且在开口中沉积金属；

形成多个附加的电介质层和在所述多个附加的电介质层中的金属通路；以及

移除所述无芯载体。

18.如权利要求17所述的方法，其特征在于，进一步包括，在移除所述无芯载体之后，将衬底耦合至金属焊盘区域。

19.如权利要求17所述的方法，其特征在于，进一步包括，在移除所述无芯载体之后，将附加的管芯耦合至嵌入在所述第二电介质层中的附加管芯。

20.如权利要求19所述的方法，其特征在于，进一步包括将电子器件耦合至金属焊盘区域，其中所述电子器件被定位成覆盖所述附加的管芯。

21.如权利要求16所述的方法，其特征在于，进一步包括，在开口中沉积金属之后，并且在腔中定位管芯之前；

在电介质区域上和在金属上形成补充的电介质层；

图案化所述补充的电介质层以在第一电介质区域上形成第二电介质区域；

在所述第二电介质区域中形成开口；以及

在所述第二开口中沉积金属。

22.如权利要求21所述的方法，其特征在于，进一步包括将开口定位在第二电介质区域中以从第一电介质区域中的开口偏移。