JP5326269B2 - 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法 - Google Patents

電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法 Download PDF

Info

Publication number
JP5326269B2
JP5326269B2 JP2007319474A JP2007319474A JP5326269B2 JP 5326269 B2 JP5326269 B2 JP 5326269B2 JP 2007319474 A JP2007319474 A JP 2007319474A JP 2007319474 A JP2007319474 A JP 2007319474A JP 5326269 B2 JP5326269 B2 JP 5326269B2
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
metal
wiring pattern
insulating member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007319474A
Other languages
English (en)
Other versions
JP2008177552A (ja
Inventor
賢司 笹岡
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2007319474A priority Critical patent/JP5326269B2/ja
Priority to PCT/JP2007/074152 priority patent/WO2008075629A1/ja
Priority to US12/519,745 priority patent/US8198541B2/en
Priority to KR1020097014837A priority patent/KR101411194B1/ko
Priority to CN200780046529.5A priority patent/CN101574024B/zh
Priority to TW096148267A priority patent/TWI437949B/zh
Publication of JP2008177552A publication Critical patent/JP2008177552A/ja
Application granted granted Critical
Publication of JP5326269B2 publication Critical patent/JP5326269B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09527Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making

Description

本発明は、絶縁部材中に電子部品を埋設してなる電子部品内蔵配線板において、前記電子部品から発せられる熱を効果的に放熱することができる電子部品内蔵配線板、及びその放熱方法に関する。
近年の電子機器の高性能化・小型化の流れの中、回路部品の高密度、高機能化が一層求められている。かかる観点より、回路部品を搭載したモジュールにおいても、高密度、高機能化への対応が要求されている。このような要求に答えるべく、現在では配線板を多層化することが盛んに行われている。
このような多層化配線板においては、複数の配線パターンを互いに略平行となるようにして配置し、前記配線パターン間に絶縁部材を配し、半導体部品などの電子部品は前記絶縁部材中に前記配線パターンの少なくとも1つの電気的に接続するようにして埋設するとともに、前記絶縁部材間を厚さ方向に貫通した層間接続体(ビア)を形成し、前記複数の配線パターンを互いに電気的に接続するようにしている(例えば、特許文献1参照)。
特開2003−197849号
しかしながら、このような電子部品内蔵配線板においては、その絶縁部材中に埋設した電子部品、特に半導体部品などの場合においては、その発熱量が比較的大きくなる。一方、前記電子部品を埋設する前記絶縁部材は、樹脂などの熱伝導性に劣る部材から構成しているため、前記電子部品から発せられた熱を前記配線板の外方に効率良く放熱することができない。このため、前記配線板内部の温度が上昇し、その部品実装部分を破壊したり、前記配線板の接続部分にダメージを与えたりという問題が生じていた。さらには、温度上昇に伴って発煙、発火などの問題を生じる場合もあった。
かかる問題に鑑み、上記電子部品内蔵配線板を構成する絶縁部材に熱伝導性を付与することが試みられているが、そのような材料の入手が困難であるとともに、材料も高価であるため、前記配線板のコスト増につながるという問題があった。
したがって、現状においては、前記電子部品内蔵配線板において、その内部における絶縁部材中に埋設された電子部品からの発熱を効果的に発散させ、その温度上昇を抑制することができるような方法は未だ開発途上にあり、十分に実用化できるものは未だ得られていない。
本発明は、絶縁部材中に電子部品が埋設されてなる電子部品内蔵配線板において、前記電子部品からの発熱を効果的に発散させ、前記電子部品からの発熱に起因した実装部分の破壊などの諸問題を解消することを目的とする。
上記目的を達成すべく、本発明は、
一対の配線パターンである、第1の配線パターン及び第2の配線パターンと、
前記第1の配線パターンと前記第2の配線パターンとの間に設けられた第3の配線パターンと、
前記第1の配線パターン及び前記第2の配線パターンの間に保持された絶縁部材と、
前記絶縁部材中に埋設されるとともに、前記第1の配線パターンに実装された電子部品と、
前記第2の配線パターンと略同一の平面レベルで形成された金属放熱板と、
前記絶縁部材中において、前記電子部品の、少なくとも主面上において設けられ、前記電子部品と熱的に接続されるとともに、前記金属放熱板とも熱的に接続された金属体と、
前記第2の配線パターンと前記第3の配線パターンとを接続するための層間接続体とを具え、
前記金属体の高さが前記層間接続体の高さに対して同一又は小さいことを特徴とする、電子部品内蔵配線板に関する。
また、本発明は、
少なくとも一対の配線パターンと、前記一対の配線パターン間に保持された絶縁部材と、前記絶縁部材中に埋設された電子部品とを具える電子部品内蔵配線板において、
前記絶縁部材中における、前記電子部品の、少なくとも主面上において、前記電子部品と熱的に接続された金属体を形成し、前記電子部品から発せられる熱を放熱させることを特徴とする、電子部品内蔵配線板の放熱方法に関する。
本発明者は、上記課題を解決すべく鋭意検討を実施した。その結果、電子部品内蔵配線板の、絶縁部材中に埋設された電子部品の、少なくとも主面と熱的に接続するようにして金属体を設けることにより、前記金属体は、少なくとも前記電子部品から前記配線板の表面に向けて存在するようになるので、前記電子部品で発せられた熱は、前記配線板の表面、さらにはその表面を介して外部に効果的に放熱できる。したがって、上述したような、前記配線板内部の温度上昇に起因した部品実装部分の破壊や、前記配線板の接続部分におけるダメージ、さらには、発煙、発火などの問題を回避することができる。
なお、上記“熱的接続”とは、上記電子部品から発せられる熱が前記金属体に伝導するような状態の接続を意味するものであり、両者が必ずしも直接接触していることを要求するものではない。しかしながら、上記金属体は一般には良好な熱伝導体から構成するものであるため、実際には、前記電子部品と前記金属体とは互いに直接的に接続することが好ましい。このような直接的な接続は、前記電子部品が半導体部品などのように、その接続部分においてオーミック接触が形成されず、前記半導体部品の動作が妨害されないような場合に有効である。
一方、上記電子部品が電気的良導体であり、前記金属体と直接接触することによって、その動作が妨害されるような場合は、前記金属体は前記電子部品に対して直接的に接続することができない。このような場合は、前記金属体を、前記電子部品より離隔して配置することになる。さらに、このような場合は、前記金属体及び前記電子部品が配線板の絶縁部材中に存在するので、両者の間には前記絶縁部材の一部が介在するようにすることもできるし、別途、前記電子部品の表面を絶縁性かつ好ましくは熱導電性に優れた保護層で被覆し、前記金属体を前記保護層に接触するように配置することもできる。
本発明の一態様においては、前記少なくとも一対の配線パターンは複数の配線パターンであり、前記複数の配線パターンの内、一対の配線パターンがそれぞれ前記絶縁部材の表面及び裏面上に設けられ、残りの配線パターンが前記絶縁部材中に埋設され、前記複数の配線パターンの少なくとも一部同士及び前記複数配線パターンの少なくとも一部と前記電子部品とが複数の層間接続体で電気的機械的に接続するようにして上記電子部品内蔵配線板を製造することができる。
この場合は、上記配線板をいわゆる多層化配線板とすることができ、高密度、高機能化の要求を満足するとともに、上述した電子部品からの放熱性をも向上させることができる。
さらに、本発明の一態様においては、前記金属体と前記複数の層間接続体の少なくとも1つとは、同一の工程によって形成する。この場合、前記金属体を形成するために別途工程を設ける必要がないので、電子部品内蔵配線板の製造コストを低減することができる。なお、この場合は、前記金属体及び前記層間絶縁体ともに同じ材料から構成することにより、これらの形成工程をより簡易化することができる。
なお、前記金属体は、銅、アルミニウム、金、銀などの金属材料のみでなく、金属粉末が樹脂中に分散し、金属的性質を呈する導電性組成物などを含む。
また、本発明の一態様において、前記電子部品内蔵配線板は、前記複数の配線パターンの少なくとも1つと略同一の平面レベルで形成された金属放熱板を有し、前記金属体は前記金属放熱板と熱的に接続されるようにする。この場合、前記電子部品から発せられた熱は前記金属体を介して前記金属放熱板から放熱されるようになるので、放熱効率をより増大させることができる。
さらに、本発明の一態様において、前記金属体は複数の金属体であって、これら複数の金属体の少なくとも一部を前記絶縁部材の厚さ方向において互いに熱的に接続し、前記電子部品から発せられた熱を前記電子部品内蔵配線板の外方に放熱するようにすることができる。この場合、前記電子部品から発せられた熱を、前記金属体を介して前記配線板の外方に効率的に放熱することができるので、放熱効率をより増大させることができる。この際、金属放熱板を介して前記複数の金属体を接続すれば、前記金属放熱板の放熱効果にも起因して放熱効果をより増大させることができる。
また、本発明の一態様においては、前記複数の金属体の、前記電子部品内蔵配線板の最表面に位置する金属体と熱的に接続された放熱部材を設ける。この場合、前記電子部品から発せられた熱は、前記金属体を介した後、前記放熱部材を介して外方に放熱されるようになるので、その放熱効果をより増大させることができる。
以上、本発明によれば、絶縁部材中に電子部品が埋設されてなる電子部品内蔵配線板において、前記電子部品からの発熱を効果的に発散させ、前記電子部品からの発熱に起因した実装部分の破壊などの諸問題を解消することができる。
以下、本発明の具体的特徴について、発明を実施するための最良の形態に基づいて説明する。
(第1の実施形態)
図1は、本発明の電子部品内蔵配線板の一例を示す断面構成図である。図1に示す電子部品内蔵配線板10は、その表面及び裏面に位置し、互いに略平行な第1の配線パターン11及び第2の配線パターン12を有するとともに、その内側において、互いに略平行であるとともに、第1の配線パターン11及び第2の配線パターンとも略平行な関係を保持する第3の配線パターン13及び第4の配線パターン14を有している。
第1の配線パターン11及び第3の配線パターン13の間には、第1の絶縁部材21が配置され、第2の配線パターン12及び第4の配線パターン14の間には、第2の絶縁部材22が配置されている。また、第3の配線パターン13及び第4の配線パターン14の間には、第3の絶縁部材23が配置されている。さらに、第3の絶縁部材23中には、電子部品31が埋設され、接続部材31Aを介して第4の配線パターン14に電気的に接続されている。
また、図1に示す電子部品内蔵配線板10においては、第3の絶縁部材23中に第4の絶縁部材24が介在している。そして、第4の絶縁部材24の表面には第5の配線パターン15が形成され、第4の絶縁部材24の裏面には第6の配線パターン16が形成されている。
第1の配線パターン11と第3の配線パターン13とは、第1の絶縁部材21中を貫通するようにして形成されたバンプ41によって電気的に接続され、第2の配線パターン12と第4の配線パターン14とは、第2の絶縁部材22中を貫通するようにして形成されたバンプ42によって電気的に接続されている。また、第3の配線パターン13と第5の配線パターン15とは、第3の絶縁部材23の、前記パターン間に位置する部分を貫通するようにして形成されたバンプ43によって電気的に接続され、第4の配線パターン14と第6の配線パターン16とは、第3の絶縁部材23の、前記パターン間に位置する部分を貫通するようにして形成されたバンプ44によって電気的に接続されている。
また、第5の配線パターン15と第6の配線パターン16とは、第4の絶縁部材24に形成されたスルーホールの内壁部分に形成された内部導電体45によって電気的に接続されている。これによって、第1の配線パターン11〜第6の配線パターン16は、バンプ41〜44及び内部導電体45によって互いに電気的に接続されることになる。さらに、第4の配線パターン14を介して、電子部品31も前述した配線パターンと電気的に接続されることになる。
なお、バンプ41〜44及び内部導電体45は、それぞれ層間接続体を構成する。
また、図1に示す電子部品内蔵配線板10においては、第3の配線パターン13と略同一の平面レベルにおいて金属放熱板33が設けられ、この金属放熱板33及び電子部品31の上面と接触するようにして金属体32が設けられている。これによって、電子部品31が動作状態となり発熱した場合においても、その発生した熱は金属体32を介して金属放熱板33に伝導した後、この放熱板を介して放熱されることになる。
金属体32は、電子部品31から配線板10の表面に向けて存在するので、電子部品31で発せられた熱は、配線板10の表面近傍にまで簡易に伝達される。また、金属体32は、配線板10の表面近傍に設けられた金属放熱板33に接続されている。したがって、電子部品31で発生した熱は配線板10の表面近傍まで伝達された後、金属放熱板33において放熱されるようになるので、前記熱を配線板10の表面近傍で放熱することが可能となる。
したがって、図1に示す構成の電子部品内蔵配線板10においては、第3の絶縁部材23中に埋設された電子部品31で発生した熱をその表面近傍、さらにはその表面を介して外部に効果的に放熱できる。したがって、配線板10内部の温度上昇に起因した部品実装部分の破壊、すなわち電子部品31と第4の配線パターン14との接合破損や、各配線パターンとバンプなどとの接続部分におけるダメージ、さらには、発煙、発火などの問題を回避することができる。
なお、金属体32及び金属放熱板33は、良好な熱伝導体、例えば銅やアルミニウム、金、銀などから構成することができる。また、樹脂中に金属粉末を分散させた導電性組成物などから構成することもできる。一方、バンプ41〜44、内部導電体45及び配線パターン11〜16も同じ良好な熱伝導体から構成することができる。かかる観点より、特に金属体32とバンプ43とは同一の製造工程において一括して形成することができる。また、金属放熱板33と第3の配線パターン13とも同一の製造工程において一括して形成することができる。
また、図1において、第1の絶縁部材21〜第4の絶縁部材24は、それぞれ互いに識別可能に記載されているが、これは製造工程において元部材であるプリプレグを形成するとともに加熱して、前記絶縁部材を順次に形成するために一般的な状態として識別可能としたものである。しかしながら、これら絶縁部材を構成する材料や加熱条件などによっては互いに識別できない場合がある。
なお、第1の絶縁部材21〜第4の絶縁部材24中には、適宜ガラス繊維などの強化繊維(部材)を含有させることができる。特に、比較的厚い第4の絶縁部材24中には上述した強化繊維を簡易に含有させることができ、これによって、電子部品内蔵配線板10全体の強度を増大させることができる。
また、各絶縁部材は汎用の熱硬化性樹脂から構成することができ、電子部品31を第4の配線パターンに接続するための接続部材31Aは半田などから構成することができる。
なお、本例では、金属体32を電子部品31の上面に直接接触させているが、電子部品31からの放熱が金属体32に対して十分に伝達できれば、必ずしも接触させる必要はなく、それらの間に第3の絶縁部材23の一部が介在するようにしても良い。
図2は、金属体32が電子部品31に対して直接接触しないように構成した電子部品内蔵配線板10を示す構成図である。図2に示すように、本実施形態では、金属体32を電子部品31の上面に直接接触させることなく、金属体32と電子部品31との間に第3の絶縁部材23の一部が介在している。
本実施形態においても、金属体32と電子部品31との距離を適宜調整すれば、電子部品31からの放熱は第3の絶縁部材23内を伝達した後、金属体32で吸収されるようになる。その後、金属体32で吸収された熱は金属放熱板33に伝達し、配線板10の表面から外部に放熱されるようになる。したがって、配線板10内部の温度上昇に起因した部品実装部分の破壊、すなわち電子部品31と第4の配線パターン14との接合破損や、各配線パターンとバンプなどとの接続部分におけるダメージ、さらには、発煙、発火などの問題を回避することができる。
なお、図2に示すような実施形態の電子部品内蔵配線板10では、上述した放熱効果を担保すべく、金属体32の先端と電子分品31の上面との距離は、例えば5μm〜100μmの距離に設定することが好ましい。
但し、図1に示すように直接接触させることによって、電子部品31からの放熱効果を増大させることができる。
また、図1に示すように、金属体32を電子部品31に直接接触させる場合は、電子部品31は、その接触によって動作が損なわれないようなものであることが必要である。具体的には半導体部品などであることが好ましい。換言すれば、図1に示すような構成は、電子部品31が半導体部品である場合において最も効果的である。
一方、電子部品31が電気的良導体であって、上述した金属体32との接触によってその動作が損なわれるような場合は、電子部品31を絶縁性かつ好ましくは熱的良導体の保護層で被覆することによって、直接接触による上述した不利益は解消することができる。
また、本例においては金属放熱板33を設けているが、このような金属放熱板33を設けることなく金属体32のみを設けた場合においても、電子部品31からの放熱効果を十分に確保することができる。しかしながら、金属放熱板33を設けることによって、前記放熱効果をより増大させることができる。
(第2の実施形態)
図3は、本発明の電子部品内蔵配線板の他の例を示す断面構成図である。なお、本例における電子部品内蔵配線板において、図1及び2に示す構成要素と同一あるいは類似の構成要素に関しては同じ参照数字を用いて表している。
また、本例においては、第1の絶縁部材21上において、第1の配線パターン11と同一の平面レベルにおいて追加の放熱板35が設けられており、第1の絶縁部材21を貫通するとともに、放熱板33及び35に接続された追加の金属体34が設けられている点で、図1に示す電子部品内蔵配線板10と異なり、その他の構成要素に関しては互いに同一である。
図3に示す電子部品内蔵配線板10においては、金属体32及び34が金属放熱板33を介して互いに接続されているとともに、金属体34は配線板10の最表面に設けられた金属放熱板35と接続されている。したがって、電子部品31から発せられた熱は、金属体32及び34並びに金属放熱板33を介して最表面に位置する金属放熱板35にまで伝達された後、金属放熱板35によって直接的に配線板10の外部に放熱することができる。したがって、図1に示す電子部品内蔵配線板10に比較して、本例の電子部品内蔵配線板10は電子部品31からの放熱効果がより増大されることになる。
なお、電子部品31において発せられた熱は、大部分が金属放熱板35を介して外部に放熱されるが、金属放熱板33及び金属体32、34を介しても放熱される。このことからも、本例における電子部品内蔵配線板10は、図1に示す電子部品内蔵配線板に比較して十分に放熱特性が高いことが分かる。
したがって、図3に示す構成の電子部品内蔵配線板10においては、第3の絶縁部材23中に埋設された電子部品31で発生した熱をその表面近傍、さらにはその表面から外部に効果的に放熱できる。したがって、配線板10内部の温度上昇に起因した部品実装部分の破壊、すなわち電子部品31と第4の配線パターン14との接合破損や、各配線パターンとバンプなどとの接続部分におけるダメージ、さらには、発煙、発火などの問題を回避することができる。
また、追加の金属体34及び追加の金属放熱板35も、それぞれ金属体32及び金属放熱板33と同じ材料から構成することができる。
さらに、追加の金属体34及び追加の金属放熱板35は、バンプ41〜44及び配線パターン11〜16と同じ良好な熱伝導体から構成することができるので、金属体34とバンプ41とは同一の製造工程において一括して形成することができ、金属放熱板35と第1の配線パターン11も同一の製造工程において一括して形成することができる。
なお、その他、各配線パターンや各絶縁部材、バンプなどの層間接続体は、図1に示すものと同様に構成することができる。
図4は、本実施形態の変形例を示す構成図である。図4は、金属体32を排除し、放熱に寄与する金属体が電子部品31に対して直接接触しないように構成した電子部品内蔵配線板10を示す構成図である。図4に示すように、本実施形態では、電子部品31からの発熱は、電子部品31と金属放熱板33との間に介在する第3の絶縁部材23の一部内を伝達した後、金属放熱板33に吸収され、さらに追加の金属体34を介して追加の金属放熱板35に至るようになる。この結果、追加の金属放熱板35を介して電子部品31の発熱は、配線板10から外部に放熱されるようになる。
したがって、配線板10内部の温度上昇に起因した部品実装部分の破壊、すなわち電子部品31と第4の配線パターン14との接合破損や、各配線パターンとバンプなどとの接続部分におけるダメージ、さらには、発煙、発火などの問題を回避することができる。
但し、本実施形態では、電子部品31と金属放熱板33との間に金属体32が存在しないので、電子部品31と金属放熱板33とを熱的に接続するには、両者の間の距離を適切に設定する必要がある。例えば5μm〜100μmの距離に設定することが好ましい。
(第3の実施形態)
図5は、本発明の電子部品内蔵配線板のその他の例を示す断面構成図である。なお、本例における電子部品内蔵配線板において、図1〜4に示す構成要素と同一あるいは類似の構成要素に関しては同じ参照数字を用いて表している。
また、本例においては、第1の絶縁部材21上において、第1の配線パターン11と同一の平面レベルにおいて追加の放熱板35が設けられており、第1の絶縁部材21を貫通するとともに、放熱板33及び35に接続された追加の金属体34が設けられている。さらに、金属放熱板35と接触するようにして放熱部材であるヒートシンク37が設けられている。
図5に示す電子部品内蔵配線板10においては、金属体32及び34が金属放熱板33を介して互いに接続されているとともに、金属体34は配線板10の最表面に設けられた金属放熱板35と接続されている。さらに、金属放熱板35と接触するようにしてヒートシンク37が設けられている。
したがって、電子部品31から発せられた熱は、金属体32及び34並びに金属放熱板33を介して最表面に位置する金属放熱板35にまで伝達された後、金属放熱板35に接続されたヒートシンク37によって効果的に放熱が行われることになる。したがって、図1〜4に示す電子部品内蔵配線板10に比較して、本例の電子部品内蔵配線板10は電子部品31からの放熱効果がより増大されることになる。
なお、電子部品31において発せられた熱は、大部分がヒートシンク37を介して放熱されるが、金属放熱板33、35及び金属体32、34を介しても放熱される。このことからも、本例における電子部品内蔵配線板10は、図1〜4に示す電子部品内蔵配線板に比較して十分に放熱特性が高いことが分かる。
したがって、図5に示す構成の電子部品内蔵配線板10においては、第3の絶縁部材23中に埋設された電子部品31で発生した熱をその表面近傍、さらにはその表面から外部に効果的に放熱できる。したがって、配線板10内部の温度上昇に起因した部品実装部分の破壊、すなわち電子部品31と第4の配線パターン14との接合破損や、各配線パターンとバンプなどとの接続部分におけるダメージ、さらには、発煙、発火などの問題を回避することができる。
また、図3に示す例と同様に、追加の金属体34及び追加の金属放熱板35も、それぞれ金属体32及び金属放熱板33と同じ材料から構成することができる。
さらに、図3に示す例と同様に、追加の金属体34及び追加の金属放熱板35は、バンプ41〜44及び配線パターン11〜16と同じ良好な熱伝導体から構成することができるので、金属体34とバンプ41とは同一の製造工程において一括して形成することができ、金属放熱板35と第1の配線パターン11も同一の製造工程において一括して形成することができる。
なお、その他、各配線パターンや各絶縁部材、バンプなどの層間接続体は、図1に示すものと同様に構成することができる。
また、ヒートシンク37は、図5に示すように、ベース37Aに対して複数の放熱板37Bが設けられたような構成を呈している。この場合、放熱板37Bの配置密度を高くすることにより、より効果的な放熱効果を得ることができる。
さらに、放熱部材としては、上記ヒートシンクの他に、マイクロスケールボーリングなどを用いることもできる。あるいは、直接的な冷媒循環装置などを用いることもできる。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
例えば、上記具体例においては、絶縁部材を合計4層としているが、埋設すべき電子部品の数などに応じて適宜変化させることができる。例えば、2層とすることもできるし、5層以上とすることもできる。この場合、配線パターンの数は前記絶縁部材の数に応じて適宜に設定する。
また、上記具体例に示す電子部品内蔵配線板は、任意の方法で製造することができるが、好ましくは、Bit(ビー・スクエア・イット:登録商標)によって製造することができる。なお、これら以外の製造方法、例えばALIVHなどの方法を当然に用いることもできる。Bit及びALIVHは、例えば「ビルドアップ多層プリント配線板技術(2000年6月20日、日刊工業新聞社発行)」などに記載されている公知の技術である。
以下に、上述した実施形態の電子部品内蔵配線板をBitによって製造する場合の工程を簡単に説明する。
図6〜11は、第1の実施形態における電子部品内蔵配線板を製造する際の一連の工程図である。
最初に、図6に示すように、金属(例えば銅)箔51上に例えばスクリーン印刷により、導電性材料からなる円錐状のバンプ52を形成する。次いで、図7に示すように、バンプ52が貫通するようにして絶縁層53を形成する。次いで、図8に示すように、絶縁層53上に金属(例えば銅)箔56を配置し、その後、加熱加圧プレスを実施して絶縁層53を硬化し、両面金属(銅)箔張り板を形成する。この際、バンプ52の頂点は平坦化され、目的とするバンプ41となる。
次いで、金属箔51に対してフォトリソグラフィによるパターニングを施し、図9に示すように配線パターン13及び金属放熱板33を形成する。次いで、図10に示すように、配線パターン13上に円錐状のバンプ43を形成するとともに、金属放熱板33上の円錐状の金属体32を形成し、バンプ43及び金属体32が貫通するとともにそれらを埋設するようにして絶縁層54を形成する。
このように、上記製造方法では、配線パターン13及び金属放熱板33を同時に形成するとともに、バンプ43及び金属体32を同時に形成しているので、電子部品31からの発熱を放出するための金属体32及び金属放熱板33を別の工程を経ることなく、通常の製造工程に組み込んで形成することができる。
次いで、図11に示すように、図10の工程で得たアセンブリ、及びその他、電子部品31がマウントされたアセンブリ等を上下方向に積層して加圧下加熱する。その後、金属箔56をパターニングすることによって第1の配線層11とし、図1に示すような電子分品内蔵配線板10を得ることができる。
なお、図3に示す第2の実施形態の電子部品内蔵配線板10を製造する場合には、上述した製造工程において、バンプ41の形成と同時に追加の金属体34を形成するようにする。また、第1の配線層11をパターニングして形成する際に追加の金属放熱板35を形成する。
第1の実施形態の電子部品内蔵配線板を示す断面構成図である。 第1の実施形態における電子部品内蔵配線板の変形例を示す断面構成図である。 第2の実施形態の電子部品内蔵配線板を示す断面構成図である。 第2の実施形態における電子部品内蔵配線板の変形例を示す断面構成図である。 第3の実施形態における電子部品内蔵配線を示す断面構成図である。 第1の実施形態に電子部品内蔵配線板の製造工程を示す図である。 同じく、第1の実施形態に電子部品内蔵配線板の製造工程を示す図である。 同じく、第1の実施形態に電子部品内蔵配線板の製造工程を示す図である。 同じく、第1の実施形態に電子部品内蔵配線板の製造工程を示す図である。 同じく、第1の実施形態に電子部品内蔵配線板の製造工程を示す図である。 同じく、第1の実施形態に電子部品内蔵配線板の製造工程を示す図である。
符号の説明
10 電子部品内蔵配線板
11 第1の配線パターン
12 第2の配線パターン
13 第3の配線パターン
14 第4の配線パターン
15 第5の配線パターン
16 第6の配線パターン
21 第1の絶縁部材
22 第2の絶縁部材
23 第3の絶縁部材
24 第4の絶縁部材
31 電子部品
32、34 金属体
33、35 金属放熱板
37 ヒートシンク
41〜44 バンプ
45 内部導電体

Claims (10)

  1. 一対の配線パターンである、第1の配線パターン及び第2の配線パターンと、
    前記第1の配線パターンと前記第2の配線パターンとの間に設けられた第3の配線パターンと、
    前記第1の配線パターン及び前記第2の配線パターンの間に保持された絶縁部材と、
    前記絶縁部材中に埋設されるとともに、前記第1の配線パターンに実装された電子部品と、
    前記第2の配線パターンと略同一の平面レベルで形成された金属放熱板と、
    前記絶縁部材中において、前記電子部品の、少なくとも主面上において設けられ、前記電子部品と熱的に接続されるとともに、前記金属放熱板とも熱的に接続された金属体と、
    前記第2の配線パターンと前記第3の配線パターンとを接続するための層間接続体とを具え、
    前記金属体の高さが前記層間接続体の高さに対して同一又は小さいことを特徴とする、電子部品内蔵配線板。
  2. 前記金属体は、前記電子部品側の径が前記電子部品と反対側の径よりも小さいことを特徴とする、請求項1に記載の電子部品内蔵配線板。
  3. 前記複数の層間接続体の少なくとも1つは、前記絶縁部材の厚さ方向に一致する軸を有し、前記軸方向の径が前記絶縁部材の厚さ方向で変化することを特徴とする、請求項2に記載の電子部品内蔵配線板。
  4. 前記金属体と、前記複数の層間接続体の少なくとも1つとは、同一の材料によって形成されていることを特徴とする、請求項2又は3に記載の電子部品内蔵配線板。
  5. 前記金属体と、前記複数の層間接続体の少なくとも1つとは、同一の導電性組成物によって形成されていることを特徴とする、請求項2又は3に記載の電子部品内蔵配線板。
  6. 前記金属体と前記複数の層間接続体の少なくとも1つとは、同一の工程によって形成されたことを特徴とする、請求項1〜5のいずれか一に記載の電子部品内蔵配線板。
  7. 前記金属体は複数の金属体であって、これら複数の金属体の少なくとも一部は前記絶縁部材の厚さ方向において互いに熱的に接続され、前記電子部品から発せられた熱を前記電子部品内蔵配線板の外方に放熱するようにしたことを特徴とする、請求項1〜のいずれか一に記載の電子部品内蔵配線板。
  8. 前記複数の金属体の前記少なくとも一部は、前記絶縁部材の厚さ方向において、前記金属放熱板を介して互いに接続されたことを特徴とする、請求項に記載の電子部品内蔵配線板。
  9. 前記複数の金属体の、前記電子部品内蔵配線板の最表面側に位置する金属体と熱的に接続された放熱部材を具えることを特徴とする、請求項7又は8に記載の電子部品内蔵配線板。
  10. 前記電子部品は半導体部品であることを特徴とする、請求項1〜のいずれか一に記載の電子部品内蔵配線板。
JP2007319474A 2006-12-18 2007-12-11 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法 Active JP5326269B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007319474A JP5326269B2 (ja) 2006-12-18 2007-12-11 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
PCT/JP2007/074152 WO2008075629A1 (ja) 2006-12-18 2007-12-14 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
US12/519,745 US8198541B2 (en) 2006-12-18 2007-12-14 Electronic component built-in wiring board and method for radiating heat generated at the same
KR1020097014837A KR101411194B1 (ko) 2006-12-18 2007-12-14 전자 부품 내장 배선판, 및 전자 부품 내장 배선판의 방열 방법
CN200780046529.5A CN101574024B (zh) 2006-12-18 2007-12-14 电子部件内置布线板以及电子部件内置布线板的散热方法
TW096148267A TWI437949B (zh) 2006-12-18 2007-12-17 A wiring board provided with an electronic component, and a heat dissipation method of a wiring board provided with an electronic component

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006339689 2006-12-18
JP2006339689 2006-12-18
JP2007319474A JP5326269B2 (ja) 2006-12-18 2007-12-11 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法

Publications (2)

Publication Number Publication Date
JP2008177552A JP2008177552A (ja) 2008-07-31
JP5326269B2 true JP5326269B2 (ja) 2013-10-30

Family

ID=39704310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007319474A Active JP5326269B2 (ja) 2006-12-18 2007-12-11 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法

Country Status (5)

Country Link
US (1) US8198541B2 (ja)
JP (1) JP5326269B2 (ja)
KR (1) KR101411194B1 (ja)
CN (1) CN101574024B (ja)
TW (1) TWI437949B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI443789B (zh) * 2008-07-04 2014-07-01 Unimicron Technology Corp 嵌埋有半導體晶片之電路板及其製法
JP2010157663A (ja) * 2009-01-05 2010-07-15 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP5369875B2 (ja) * 2009-04-28 2013-12-18 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
KR101170878B1 (ko) * 2009-06-29 2012-08-02 삼성전기주식회사 반도체 칩 패키지 및 그의 제조방법
US20110048777A1 (en) * 2009-08-25 2011-03-03 Chien-Wei Chang Component-Embedded Printed Circuit Board
KR101134519B1 (ko) * 2010-02-12 2012-04-19 엘지이노텍 주식회사 매립형 인쇄회로기판 및 그 제조방법
JP5077448B2 (ja) 2010-04-02 2012-11-21 株式会社デンソー 半導体チップ内蔵配線基板及びその製造方法
KR101067109B1 (ko) 2010-04-26 2011-09-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5454681B2 (ja) * 2010-05-26 2014-03-26 株式会社村田製作所 モジュール基板およびその製造方法
JP2012074497A (ja) * 2010-09-28 2012-04-12 Denso Corp 回路基板
KR101283821B1 (ko) * 2011-05-03 2013-07-08 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
TWI446464B (zh) * 2011-05-20 2014-07-21 Subtron Technology Co Ltd 封裝結構及其製作方法
JP5100878B1 (ja) * 2011-09-30 2012-12-19 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP6028256B2 (ja) * 2011-11-30 2016-11-16 株式会社フジクラ 部品内蔵基板及びその製造方法
DE102011121808A1 (de) * 2011-12-21 2013-06-27 Conti Temic Microelectronic Gmbh Mehrlagenleiterplatte mit integriertem Bauelement
JP6008582B2 (ja) * 2012-05-28 2016-10-19 新光電気工業株式会社 半導体パッケージ、放熱板及びその製造方法
US8866287B2 (en) 2012-09-29 2014-10-21 Intel Corporation Embedded structures for package-on-package architecture
JP5716972B2 (ja) * 2013-02-05 2015-05-13 株式会社デンソー 電子部品の放熱構造およびその製造方法
JP6075128B2 (ja) * 2013-03-11 2017-02-08 株式会社ジェイテクト 駆動回路装置
CN104244582A (zh) * 2013-06-13 2014-12-24 宏启胜精密电子(秦皇岛)有限公司 埋入式高密度互连印刷电路板及其制作方法
TWI496517B (zh) * 2013-08-22 2015-08-11 Unimicron Technology Corp 線路板結構
JP5601413B2 (ja) * 2013-09-19 2014-10-08 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
WO2015042925A1 (zh) * 2013-09-29 2015-04-02 华为技术有限公司 服务器的控制方法和服务器的控制设备
US9826646B2 (en) * 2014-05-27 2017-11-21 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body
US20150351218A1 (en) * 2014-05-27 2015-12-03 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body
JP6358431B2 (ja) * 2014-08-25 2018-07-18 新光電気工業株式会社 電子部品装置及びその製造方法
KR102536256B1 (ko) * 2015-04-03 2023-05-25 엘지이노텍 주식회사 임베디드 인쇄회로기판
EP3148300B1 (en) * 2015-09-24 2023-07-26 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Connection system for electronic components
US9875970B2 (en) * 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR20170121666A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지
KR102016492B1 (ko) * 2016-04-25 2019-09-02 삼성전기주식회사 팬-아웃 반도체 패키지
KR102565119B1 (ko) * 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
US9720862B1 (en) * 2016-10-21 2017-08-01 International Business Machines Corporation Migrating interrupts from a source I/O adapter of a computing system to a destination I/O adapter of the computing system
CN110476245B (zh) * 2017-03-31 2023-08-01 株式会社村田制作所 模块
CN109413836B (zh) * 2017-08-15 2021-04-20 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法
KR102029101B1 (ko) * 2017-12-28 2019-10-07 삼성전자주식회사 반도체 패키지
US11171070B2 (en) * 2018-06-21 2021-11-09 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated thermally conductive cooling structures
KR102164794B1 (ko) 2018-08-27 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
DE102021100717A1 (de) 2021-01-15 2022-07-21 Infineon Technologies Ag Package mit eingekapselter elektronischer Komponente zwischen einem Laminat und einem thermisch leitfähigen Träger
JP2022154937A (ja) * 2021-03-30 2022-10-13 株式会社デンソー 回路基板内に電気部品を内蔵する半導体装置
JP2022154932A (ja) * 2021-03-30 2022-10-13 株式会社デンソー 回路基板内に電気部品を備える半導体装置
CN113451259B (zh) 2021-05-14 2023-04-25 珠海越亚半导体股份有限公司 一种多器件分次嵌埋封装基板及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400573B1 (en) * 1993-02-09 2002-06-04 Texas Instruments Incorporated Multi-chip integrated circuit module
US5386339A (en) * 1993-07-29 1995-01-31 Hughes Aircraft Company Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink
US6031723A (en) * 1994-08-18 2000-02-29 Allen-Bradley Company, Llc Insulated surface mount circuit board construction
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6414396B1 (en) * 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP2003115664A (ja) * 2001-10-05 2003-04-18 Matsushita Electric Ind Co Ltd 電圧変換モジュール
JP2003197849A (ja) 2001-10-18 2003-07-11 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
TW550997B (en) 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP2004327624A (ja) * 2003-04-23 2004-11-18 Shinko Electric Ind Co Ltd 部品内蔵多層回路基板
JP3850846B2 (ja) * 2004-04-12 2006-11-29 山一電機株式会社 多層配線基板の製造方法
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
TWI255518B (en) * 2005-01-19 2006-05-21 Via Tech Inc Chip package
US7968371B2 (en) * 2005-02-01 2011-06-28 Stats Chippac Ltd. Semiconductor package system with cavity substrate
JP4016039B2 (ja) * 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
JP2008124247A (ja) * 2006-11-13 2008-05-29 Toppan Printing Co Ltd 部品内蔵基板及びその製造方法

Also Published As

Publication number Publication date
KR101411194B1 (ko) 2014-06-23
JP2008177552A (ja) 2008-07-31
KR20090091333A (ko) 2009-08-27
TWI437949B (zh) 2014-05-11
CN101574024A (zh) 2009-11-04
US20100025082A1 (en) 2010-02-04
CN101574024B (zh) 2015-11-25
US8198541B2 (en) 2012-06-12
TW200835434A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
JP5326269B2 (ja) 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
KR100912051B1 (ko) 인쇄기판 및 인쇄기판의 제조방법
JP2009021627A (ja) メタルコア多層プリント配線板
JP2016157928A (ja) 回路基板および回路基板の製造方法
CN1398149A (zh) 具有散热元件的印刷电路板,其制作方法和包含它的器件
JP2010080572A (ja) 電子装置
JP2006165299A5 (ja)
JP5885630B2 (ja) プリント基板
JP2010157663A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007059803A (ja) プリント基板、電子基板及び電子機器
JP2007305617A (ja) 多層配線基板
JP2008042154A (ja) パッケージ基板
JP2010062199A (ja) 回路基板
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
KR20090030139A (ko) 다층 인쇄회로기판
JP6007566B2 (ja) 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
JP6870184B2 (ja) プリント回路基板及びプリント回路基板の製造方法
JP2010219280A (ja) 電子基板
JP2008091603A (ja) ビルドアップ配線板
KR102149794B1 (ko) 인쇄회로기판 및 그 제조방법
JP6333215B2 (ja) プリント基板、電子装置
JP6894816B2 (ja) 放熱金属片素材を用いたプリント配線板の製造方法
WO2008075629A1 (ja) 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
JP4860800B2 (ja) パワー回路配線構造の製造方法
CN110785004A (zh) 一种嵌入均热板式多层线路板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R150 Certificate of patent or registration of utility model

Ref document number: 5326269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150