JP2007059803A - プリント基板、電子基板及び電子機器 - Google Patents

プリント基板、電子基板及び電子機器 Download PDF

Info

Publication number
JP2007059803A
JP2007059803A JP2005246069A JP2005246069A JP2007059803A JP 2007059803 A JP2007059803 A JP 2007059803A JP 2005246069 A JP2005246069 A JP 2005246069A JP 2005246069 A JP2005246069 A JP 2005246069A JP 2007059803 A JP2007059803 A JP 2007059803A
Authority
JP
Japan
Prior art keywords
layer
printed circuit
circuit board
ground
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005246069A
Other languages
English (en)
Inventor
Hideo Ebukuro
英男 江袋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2005246069A priority Critical patent/JP2007059803A/ja
Priority to US11/396,605 priority patent/US20070080465A1/en
Publication of JP2007059803A publication Critical patent/JP2007059803A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/062Means for thermal insulation, e.g. for protection of parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 プリント基板にコネクター等の電子部品を実装する際に、電子部品の端子に加えられた熱が放熱することによるハンダ不良を防止することを課題とする。
【解決手段】 コネクター40のグランドピン42が挿通されるスルーホール34の内壁にコーティングされた導通層33には、グランドパターン24、グランドプレーン26、グランドパターン30が接続されていない。これにより、プリント基板10にコネクター40を実装する際、グランドピン42に加えられた熱が導通層33からグランドパターン24、グランドプレーン26、グランドパターン30を介して絶縁層21に放熱されてしまうことがない。したがって、グランドピン42の加熱性が良くなり、ハンダ不良を引き起こす恐れがない。
【選択図】 図1

Description

本発明は、配線パターンが形成されたプリント基板と、このプリント基板が用いられた電子基板、及び、この電子基板が搭載された電子機器に関する。
電子基板にはコネクターが実装され、このコネクターへ外部から他のコネクターを接続することで、外部(他のプリント基板や、プリント基板上に実装されている他の部品)へ信号を送信したり、外部からの信号を受信することができる。
コネクターのコネクターピンは、プリント基板に形成されたスルーホールに挿通されて、プリント基板の裏面(コネクターが実装される側と反対側の面)でハンダ付けされることで、プリント基板に実装され、プリント基板に形成された配線パターンと接続される。
ところで、配線パターンが積層された多層プリント基板では、配線パターンがスルーホールの内周壁に形成された導通層によって電気的に接続されるようになっている(特許文献1参照)。このように、複数の配線パターンが接続されたスルーホールの導通層に、コネクターのコネクターピンを挿通させてハンダ付けを行う際に、各層の配線パターンが放熱フィンの役割を果たし、コネクターピンに加えられた熱は配線パターンから、配線パターンの間の絶縁層に放熱されてしまう。したがって、コネクターのコネクターピンが多層プリント基板に対して十分にハンダ付けされないという問題が発生する。
また、近年では、鉛を使わない鉛フリーハンダが用いられている。鉛フリーハンダは融点が高いため、コネクターの端子を十分に加熱する必要がある。このため、端子に加えられた熱が配線パターンから放熱されると、ハンダ不良が発生してしまう。
特開2000−151180号公報
本発明は、プリント基板にコネクター等の電子部品を実装する際に、電子部品の端子に加えられた熱が放熱することによるハンダ不良を防止することを課題とする。
請求項1に記載の本発明は配線パターンが積層されたプリント基板において、配線パターンが絶縁層を介在して積層されたプリント基板において、電子部品の端子が挿通可能とされると共に、外層の前記配線パターン同士を接続する導通層が形成されたスルーホールと、前記導通層に電気的に接続されない内層の一配線パターンと、前記スルーホールの周りに設けられ、前記一配線パターンと前記外層の配線パターンを電気的に接続するビアホールと、を有することを特徴としている。
請求項1に記載の発明によれば、内層の一配線パターンは、スルーホールの導通層によって外層の配線パターンに接続されず、ビアホールによって外層の配線パターンと電気的に接続している。
つまり、端子が挿通されるスルーホールには、内層の一配線パターンが接続されていない。これにより、プリント基板に電子部品を実装する際、つまり、スルーホールに電子部品の端子を挿通してハンダ付けをするとき、端子に加えられた熱が導通層から内層の一配線パターンを介して配線パターンの間の絶縁層に放熱されてしまうことがない。したがって、端子の加熱性が良くなり、ハンダ不良を引き起こす恐れがない。
請求項2に記載の本発明は、前記一配線パターンは、前記端子がはんだ付けされる外層の配線パターンに近い内層の配線パターンであることを特徴としている。
請求項2に記載の発明によれば、端子がはんだ付けされる外層の配線パターンに近い内層の配線パターンが、スルーホールの導通層に電気的に接続されず、ビアホールによって外層の配線パターンと電気的に接続される。
これにより、プリント基板に電子部品を実装する際に、端子に加えられた熱が、外層の配線パターンに近い内層の配線パターンから絶縁層に放熱されてしまうことがないので、はんだ付けされる端子の先端の加熱性を落とすことがない。
請求項3に記載の本発明は、内層の配線パターンは全て前記導通層に接続されず、内層の配線パターン同士は前記ビアホールで接続したことを特徴としている。
請求項3に記載の発明によれば、全ての内層の配線パターンが導通層に接続されていないため、端子に加えられた熱が導通層を通じて内層の配線パターンから絶縁層に放熱してしまうことがない。したがって、端子の加熱性が向上する。なお、内層の配線パターン同士は、ビアホールで接続され電流は流れるようになっている。
請求項4に記載の本発明は、前記スルーホールに前記導通層を形成せず、外層と内層の配線パターンを前記ビアホールで接続したことを特徴としている。
請求項4に記載の発明によれば、スルーホールに導通層を設けている場合、内層の配線パターンが導通層に接続されていなくても、端子に加えられた熱は導通層を介して絶縁層に放熱されてしまう。そこで、スルーホールに導通層を設けないことで、端子に加えられた熱が絶縁層に放熱されてしまうことがない。
請求項5に記載の本発明は、前記ビアホールは、前記内層の配線パターンの積層数に比例させて多くすることを特徴としている。
請求項5に記載の発明によれば、内層の配線パターンの積層数が多くなると、プリント基板に流れる電流が大きくなる。そこで、内層の配線パターンの積層数に比例させてビアホールの数を増やすことによって、ビアホールの内径を大きくして導通層の面積を大きくしなくても、プリント基板に大きな電流を流すことができる。したがって、内層の積層数を増やすことで、プリント基板のサイズが大型化する恐れがない。
請求項6に記載の本発明は、前記ビアホールは、前記配線パターンに流れる電流の大きさに比例させて多くすることを特徴としている。
請求項6に記載の発明によれば、配線パターンに流れる電流の大きさに比例させてビアホールの数を増やすことによって、ビアホールの内径を大きくして導通層の面積を大きくしなくても、プリント基板に大きな電流を流すことができる。
請求項7に記載の本発明は、外層の配線パターンに設けられるパッドの一部を膨出させ、この膨出部に前記ビアホールを接続したことを特徴としている。
請求項7に記載の発明によれば、外層に設けられるパッドの一部を膨出させた膨出部に、ビアホールを接続することで、内層の配線パターンに位置に合わせて、外層に設けるパッドを必要以上に大きくする必要がなくなる。これにより、外層の配線パターンが形成可能な面積が狭くなることがないので、必要数の配線パターンを形成するために、プリント基板が大型化してしまうことがない。
請求項8に記載の本発明は、請求項1〜請求項7のいずれか1項に記載のプリント基板と、前記プリント基板に実装される電子部品と、を備えていることを特徴としている。
請求項8に記載の発明によれば、プリント基板と、このプリント基板に実装される電子部品とで構成される電子基板を製造する際の、プリント基板に電子部品を実装する工程において、電子部品の端子をプリント基板にハンダ付けするとき、端子に加えられた熱が内層の配線パターンを介して絶縁層に放熱されにくくなる。したがって、端子の加熱性が良くなり、ハンダ不良を引き起こす恐れがない。
請求項9に記載の本発明は、請求項8に記載の電子基板を搭載していることを特徴としている。
請求項9に記載の発明によれば、電子基板を構成するプリント基板に電子部品を実装する工程において、電子部品の端子をプリント基板にハンダ付けするとき、端子に加えられた熱が内層の配線パターンを介して絶縁層に放熱されにくくなる。したがって、端子の加熱性が良くなり、ハンダ不良を引き起こす恐れがない。
本発明は上記構成としたので、プリント基板にコネクター等の電子部品を実装する際に、電子部品の端子に加えられた熱が放熱することによるハンダ不良を防止することができる。
本発明の実施形態に係るプリント基板としての、多層プリント基板10について図1に基づいて説明する。
図1には、多層プリント基板10の正面図及び側面断面図が示されている。
図1(B)に示すように、多層プリント基板10は、第1信号配線層12、第2信号配線層14、グランド層16、電源層18及び第3信号配線層20が、絶縁層21を介して積層された多層構造の5層基板となっている。第1信号配線層12、第2信号配線層14、グランド層16、電源層18及び第3信号配線層20は、それぞれ金属導体である銅で構成されている。
多層プリント基板10の外層である第1信号配線層12及び第3信号配線層20には、グランドパターン22、32がそれぞれ形成されている。また、多層プリント基板10の内層である第2信号配線層14には、信号配線パターン23及び、信号配線パターン23から放射されるノイズをシールドするグランドパターン24が形成されている。
さらに、多層プリント基板10の内層であるグランド層16には、グランドプレーン26が形成されており、電源層18には、電源パターン28及び、電源パターン28から放射されるノイズをシールドするグランドパターン30が形成されている。
一方、多層プリント基板10には、スルーホール34が貫通して形成されている。スルーホール34の内壁には、銅などの導通層33がコーティングされており、導通層33とグランドパターン22とグランドパターン32とは電気的に接続されている。
スルーホール34の周囲には、スルーホール34よりも小径のビアホール36が貫通して形成されている。図1(A)に示すように、ビアホール36は、スルーホール34の周囲に所定の間隔で4個形成されている。そして、図1(B)に示すように、ビアホール36の内壁には、銅などの導通層38がコーティングされており、導通層38、グランドパターン22、グランドパターン24、グランドプレーン26、グランドパターン30及びグランドパターン32は、電気的に接続されている。
一方、図2に示すように、多層プリント基板10には、コネクター40が実装されるようになっている。コネクター40のグランドピン42はスルーホール34に挿通されて、先端がグランドパターン32にハンダ付けされる。ハンダ44によって、グランドピン42はグランドパターン32に電気的に接続されて、スルーホール34及びビアホール36によってグランドパターン22に電気的に接続されると共に、ビアホール36によってグランドパターン24、グランドプレーン26、グランドパターン30に電気的に接続される。
次に、本発明の実施形態の作用について説明する。
図2に示すように、多層プリント基板10の表面(第1信号配線層12)には、電子部品として例えばコネクター40が実装されるようになっている。コネクター40は、多層プリント基板10に形成されたスルーホール34にグランドピン42が挿通されて、裏面からハンダ付けされることで、多層プリント基板10に実装される。
このとき、図6に示すように、多層プリント基板110の両面の第1信号配線層112及び第3信号配線層120に形成されたグランドパターン122及びグランドパターン132だけでなく、第2信号配線層114、グランド層116、電源層118に形成されたグランドパターン124、グランドプレーン126、グランドパターン130が、スルーホール134の内壁にコーティングされた導通層136に接続されていると、コネクター40を多層プリント基板110に実装する際に、グランドピン42に加えられた熱は、グランドパターン124、グランドプレーン126、グランドパターン130から導通層136を通じて絶縁層138に放熱されてしまう。つまり、グランドパターン124、グランドプレーン126、グランドパターン130が放熱フィンの働きをしてしまい、グランドピン42の加熱性が悪くなってグランドピン42にハンダ44がつきにくくなる。
そこで、図1及び図2に示すように、多層プリント基板10の外層の第1信号配線層12に形成されたグランドパターン22と、第3信号配線層20に形成されたグランドパターン32を、スルーホール34の内壁にコーティングされた導通層33で電気的に接続し、多層プリント基板10の内層の第2信号配線層14のグランドパターン24、グランド層16のグランドプレーン26及び電源層18のグランドパターン30を、スルーホール34の周囲に形成されたビアホール36の、内壁にコーティングされた導通層38で電気的に接続する。
つまり、導通層33には、多層プリント基板10の外層に形成されたグランドパターン22とグランドパターン32のみが接続されて、多層プリント基板10の内層に形成されたグランドパターン24、グランドプレーン26及びグランドパターン30は接続されていない。
これにより、スルーホール34にコネクター40のグランドピン42を挿通してハンダ付けをするとき、グランドピン42に加えられた熱が、導通層33から多層プリント基板10の内層に形成されたグランドパターン24、グランドプレーン26及びグランドパターン30を介して、絶縁層21に放熱されてしまうことを防止する。したがって、グランドピン42の加熱性が良くなり、ハンダ不良を引き起こす恐れがない。
なお、本実施形態では、多層プリント基板10の内層の全てのパターン(グランドパターン24、グランドプレーン26及びグランドパターン30)を、導通層33に接続させない構成としたが、図6に示すように、内層の全てのパターンを導通層136に接続させた場合と比較して、少なくとも一つのパターンを導通層33と接続させない構成とすることで、グランドピン42に加えられた熱が放熱されにくくなる効果を得ることができる。
特に、図3に示すように、グランドピン42の先端から離れたグランドパターン46を導通層33に接続させて、グランドピン42の先端に近いグランドプレーン26、グランドパターン30を導通層33と接続させない構成とすれば、グランドピン42に加えられた熱が放熱されにくくなる効果が得やすくなる。
また、設計変更等によって新たにグランドパターンが追加されたときは、そのグランドパターンを導通層33に接続させずにビアホール38の導通層38に接続させる。これにより、新たに追加されたグランドパターンは、他のパターンと電気的に接続される。また、スルーホール34に挿通されたグランドピン42に加えられた熱が、導通層33からグランドパターンを介して絶縁層21に放熱してしまうことがない。
さらに、図6のように、スルーホール134の内壁に導通層136をコーティングした場合、グランドパターン124、グランドプレーン126、グランドパターン130がスルーホール134と接続していない場合でも、スルーホール134に挿通されたグランドピン42に熱を加えたとき、グランドピン42の熱は導通層136を通じて絶縁層138に放熱されてしまう。
そこで、図4に示すように、スルーホール34の内壁に導通層を設けないで、絶縁層21を剥き出しにしておくことで、グランドピン42(図2参照)に加えられた熱が絶縁層138に放熱されてしまうことがないので、グランドピン42の加熱性がより向上する。
また、本実施形態では、5層構造の多層プリント基板10を例にとって説明したが、5層構造に限定されず、4層構造や6層構造等の多層プリント基板にも、本発明を適用することができる。
さらに、本実施形態では、コネクター40のグランドピン42が挿通されるスルーホール34を例にとって、スルーホール34の内壁にコーティングされた導通層33とグランドパターン及びグランドプレーンの関係で説明したが、グランドピン42が挿通されるスルーホールのみならず、電源ピンが挿通されて各層の電源パターンと電気的に導通するスルーホールや、信号ピンが挿通されて各層の信号パターンと電気的に導通するスルーホールにおいても、スルーホールにコーティングされた導通層にパターンを接続させないことで、スルーホールに挿通されるピンに加えられた熱が、絶縁層に放熱されるのを防ぐことができる。
また、本実施形態では、スルーホール34の周囲に所定の間隔で4個のビアホール36を形成する構成としたが、ビアホール36の数は4個に限定されるものではない。多層プリント基板10を構成する層数が多くなったり、パターンの総数が多くなると、多層プリント基板10に流れる電流が大きくなるので、層数やパターンの数に比例させてビアホール36の数を増やせば、ビアホール36の内径を大きくして導通層の面積を大きくしなくても、多層プリント基板10に大きな電流を流すことができる。したがって、多層プリント基板10のサイズが大型化する恐れがない。
また、本実施形態では、図1に示すように、ビアホール36を第1信号配線層12に形成されたグランドパターン22内に収まるように形成したが、図5に示すように、外層の第1信号配線層12に形成されたパッド50と、内層の第2信号配線層14(図1参照)に形成された信号配線パターン52を、ビアホール54の内壁にコーティングされた導通層で接続する場合、パッド50の外周に膨出部58を形成し、この膨出部58にビアホール54を形成して、信号配線パターン52をパッド50と電気的に接続させる構成としてもよい。これにより、信号配線パターン52をパッド50に電気的に接続させるために、パッド50を必要以上に大きくする必要がなくなり、第1信号配線層12のパターンが形成可能な面積が狭くなることがない。したがって、必要数のパターンを形成するために、多層プリント基板が大型化してしまうことがない。
なお、多層プリント基板に電子部品が実装された電子基板や、この電子基板が搭載された電子機器の製造工程において、上記の構成を適用することで、多層プリント基板に電子部品の端子をハンダ付けする際に、端子に加えられた熱が内層の配線パターンを介して絶縁層に放熱されにくくなる。したがって、端子の加熱性が良くなり、ハンダ不良を引き起こす恐れがない。
本発明の第1の実施形態に係るプリント基板を示す図であり、(A)は正面図であり、(B)は側面断面図である。 本発明の第1の実施形態に係るプリント基板にコネクターを実装させたときの側面断面図である。 本発明の他の形態に係るプリント基板にコネクターを実装させたときの側面断面図である。 本発明の他の形態に係るプリント基板の側面断面図である。 本発明の他の形態に係るプリント基板のパターンの一部を示す斜視図である。 従来のプリント基板の側面断面図である。
符号の説明
10 多層プリント基板(プリント基板)
22 グランドパターン(配線パターン)
24 信号配線パターン(配線パターン)
26 グランドプレーン(配線パターン)
30 グランドパターン(配線パターン)
32 グランドパターン(配線パターン)
34 スルーホール
36 ビアホール
38 導通層
40 コネクター(電子部品)
42 端子
50 パッド
54 ビアホール
58 膨出部

Claims (9)

  1. 配線パターンが絶縁層を介在して積層されたプリント基板において、
    電子部品の端子が挿通可能とされると共に、外層の前記配線パターン同士を接続する導通層が形成されたスルーホールと、
    前記導通層に電気的に接続されない内層の一配線パターンと、
    前記スルーホールの周りに設けられ、前記一配線パターンと前記外層の配線パターンを電気的に接続するビアホールと、
    を有することを特徴とするプリント基板。
  2. 前記一配線パターンは、前記端子がはんだ付けされる外層の配線パターンに近い内層の配線パターンであることを特徴とする請求項1に記載のプリント基板。
  3. 内層の配線パターンは全て前記導通層に接続されず、内層の配線パターン同士は前記ビアホールで接続したことを特徴とする請求項1又は請求項2に記載のプリント基板。
  4. 前記スルーホールに前記導通層を形成せず、外層と内層の配線パターンを前記ビアホールで接続したことを特徴とする請求項1〜請求項3のいずれか1項に記載のプリント基板。
  5. 前記ビアホールは、前記内層の配線パターンの積層数に比例させて多くすることを特徴とする請求項1〜請求項4のいずれか1項に記載のプリント基板。
  6. 前記ビアホールは、前記配線パターンに流れる電流の大きさに比例させて多くすることを特徴とする請求項1〜請求項4のいずれか1項に記載のプリント基板。
  7. 外層の配線パターンに設けられるパッドの一部を膨出させ、この膨出部に前記ビアホールを接続したことを特徴とする請求項1〜請求項6のいずれか1項に記載のプリント基板。
  8. 請求項1〜請求項7のいずれか1項に記載のプリント基板と、前記プリント基板に実装される電子部品と、を備えていることを特徴とする電子基板。
  9. 請求項8に記載の電子基板を搭載していることを特徴とする電子機器。
JP2005246069A 2005-08-26 2005-08-26 プリント基板、電子基板及び電子機器 Pending JP2007059803A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005246069A JP2007059803A (ja) 2005-08-26 2005-08-26 プリント基板、電子基板及び電子機器
US11/396,605 US20070080465A1 (en) 2005-08-26 2006-04-04 Printed board, electronic board and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005246069A JP2007059803A (ja) 2005-08-26 2005-08-26 プリント基板、電子基板及び電子機器

Publications (1)

Publication Number Publication Date
JP2007059803A true JP2007059803A (ja) 2007-03-08

Family

ID=37910431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005246069A Pending JP2007059803A (ja) 2005-08-26 2005-08-26 プリント基板、電子基板及び電子機器

Country Status (2)

Country Link
US (1) US20070080465A1 (ja)
JP (1) JP2007059803A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221014A (ja) * 2006-02-20 2007-08-30 Hitachi Ltd 多層配線基板構造
JP2008227272A (ja) * 2007-03-14 2008-09-25 Fujitsu Ltd プリント配線板および電子装置
JP2009094303A (ja) * 2007-10-10 2009-04-30 Nec Access Technica Ltd スルーホール構造及びそれを用いたプリント配線板
JP2009206327A (ja) * 2008-02-28 2009-09-10 Japan Radio Co Ltd 配線構造及び多層プリント配線板。
JP2010258100A (ja) * 2009-04-22 2010-11-11 Oki Electric Ind Co Ltd 多層プリント配線板のフローはんだ付け方法および多層プリント配線板のフローはんだ付け装置
JP7472694B2 (ja) 2020-07-16 2024-04-23 株式会社デンソー 多層基板、および多層基板を備えた電子装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6221440B2 (ja) * 2013-07-11 2017-11-01 オムロン株式会社 プリント配線基板、及びそれを備えた電動工具用スイッチ
CN106332442B (zh) * 2015-06-26 2020-02-14 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
US11570894B2 (en) * 2020-05-15 2023-01-31 Rockwell Collins, Inc. Through-hole and surface mount printed circuit card connections for improved power component soldering

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04112596A (ja) * 1990-08-31 1992-04-14 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
JPH10190243A (ja) * 1996-12-27 1998-07-21 Kyocera Corp 多層プリント配線板積層装置
JPH10294564A (ja) * 1997-04-17 1998-11-04 Advantest Corp 多層プリント配線基板
JPH10322025A (ja) * 1997-05-20 1998-12-04 Iwaki Electron Corp Ltd プリント回路基板
JP2003008229A (ja) * 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd プリント回路基板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4211603A (en) * 1978-05-01 1980-07-08 Tektronix, Inc. Multilayer circuit board construction and method
DE3020196C2 (de) * 1980-05-28 1982-05-06 Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung
DE3432360A1 (de) * 1984-09-03 1986-03-13 Siemens AG, 1000 Berlin und 8000 München Verfahren zum aendern einer elektrischen flachbaugruppe
US4799128A (en) * 1985-12-20 1989-01-17 Ncr Corporation Multilayer printed circuit board with domain partitioning
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
JP3546823B2 (ja) * 2000-09-07 2004-07-28 インターナショナル・ビジネス・マシーンズ・コーポレーション スルーホール構造および該スルーホール構造を含むプリント基板
US6617526B2 (en) * 2001-04-23 2003-09-09 Lockheed Martin Corporation UHF ground interconnects
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
US6750546B1 (en) * 2001-11-05 2004-06-15 Skyworks Solutions, Inc. Flip-chip leadframe package
TWI315648B (en) * 2004-11-17 2009-10-01 Phoenix Prec Technology Corp Circuit board structure with embeded adjustable passive components and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04112596A (ja) * 1990-08-31 1992-04-14 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
JPH10190243A (ja) * 1996-12-27 1998-07-21 Kyocera Corp 多層プリント配線板積層装置
JPH10294564A (ja) * 1997-04-17 1998-11-04 Advantest Corp 多層プリント配線基板
JPH10322025A (ja) * 1997-05-20 1998-12-04 Iwaki Electron Corp Ltd プリント回路基板
JP2003008229A (ja) * 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd プリント回路基板及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221014A (ja) * 2006-02-20 2007-08-30 Hitachi Ltd 多層配線基板構造
JP2008227272A (ja) * 2007-03-14 2008-09-25 Fujitsu Ltd プリント配線板および電子装置
JP2009094303A (ja) * 2007-10-10 2009-04-30 Nec Access Technica Ltd スルーホール構造及びそれを用いたプリント配線板
JP2009206327A (ja) * 2008-02-28 2009-09-10 Japan Radio Co Ltd 配線構造及び多層プリント配線板。
JP2010258100A (ja) * 2009-04-22 2010-11-11 Oki Electric Ind Co Ltd 多層プリント配線板のフローはんだ付け方法および多層プリント配線板のフローはんだ付け装置
JP7472694B2 (ja) 2020-07-16 2024-04-23 株式会社デンソー 多層基板、および多層基板を備えた電子装置

Also Published As

Publication number Publication date
US20070080465A1 (en) 2007-04-12

Similar Documents

Publication Publication Date Title
JP5369685B2 (ja) プリント配線基板および電子機器
JP2007059803A (ja) プリント基板、電子基板及び電子機器
JP2009021627A (ja) メタルコア多層プリント配線板
EP2278863A1 (en) Electronic circuit unit
KR20130044978A (ko) 임베디드 인쇄회로기판 및 이의 제조 방법
JP2002261402A (ja) 電子回路ユニットの回路基板
JP6070977B2 (ja) 電子回路装置
JP2009182141A (ja) 電子装置及びその製造方法
JP5066461B2 (ja) 配線構造及び多層プリント配線板。
JP5456843B2 (ja) 電源装置
JP6984257B2 (ja) 電子装置
JP5920634B2 (ja) プリント基板
US20080223611A1 (en) Printed wiring board and electric apparatus
KR101115403B1 (ko) 발광 장치
JP2002344092A (ja) プリント基板
JP6633151B2 (ja) 回路モジュール
JP2017139394A (ja) 電子回路基板とfpcの電気接続構造および方法
JP6696332B2 (ja) プリント基板
JP2009130150A (ja) 多層配線板
JP4685660B2 (ja) 半導体部品の配線構造
JP2008034672A (ja) チップ部品の実装方法および電子モジュール
WO2017221419A1 (ja) 回路基板およびその製造方法ならびに電子装置
JP2002094196A (ja) プリント配線板の電子部品放熱構造
JP2007221014A (ja) 多層配線基板構造
US9107296B2 (en) Thermo/electrical conductor arrangement for multilayer printed circuit boards

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101102