JP2002353588A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法

Info

Publication number
JP2002353588A
JP2002353588A JP2001160417A JP2001160417A JP2002353588A JP 2002353588 A JP2002353588 A JP 2002353588A JP 2001160417 A JP2001160417 A JP 2001160417A JP 2001160417 A JP2001160417 A JP 2001160417A JP 2002353588 A JP2002353588 A JP 2002353588A
Authority
JP
Japan
Prior art keywords
hole
insulator
pair
holes
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001160417A
Other languages
English (en)
Other versions
JP2002353588A5 (ja
Inventor
Yoshiaki Uematsu
吉晃 植松
Shinji Manabe
晋司 真鍋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001160417A priority Critical patent/JP2002353588A/ja
Priority to US09/986,282 priority patent/US6787710B2/en
Publication of JP2002353588A publication Critical patent/JP2002353588A/ja
Publication of JP2002353588A5 publication Critical patent/JP2002353588A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

(57)【要約】 【課題】 差動配線の配線パターンに対して、差動ペア
間の結合が発生せず、差動信号の外部ノイズの耐性を強
化する多層配線基板を提供する。 【解決手段】 多層配線基板上の差動信号を伝送するス
ルーホールにおいて、第１のスルーホール１２を形成
し、上記第１のスルーホール１２を絶縁性樹脂で穴埋め
して絶縁体部１４を形成し、形成した絶縁体部１４へ差
動信号が伝送される一対の第２のスルーホール１０，１
１を形成し、一対の第２のスルーホール１０，１１が、
第一のスルーホール１２に対して同軸構造になるように
配置した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、多層配線基板に
おける差動配線のスルーホールの構造に関するものであ
る。
【０００２】
【従来の技術】図８は、従来の多層配線基板における差
動配線の配線パターン６，７及び配線パターン８，９を
接続するときに用いるスルーホールの接続の一例を示し
た図である。図９は、基板の厚さ方向で切断した断面
図、図１０は、図９中ＩＩＩ−ＩＩＩ線に沿う断面図を
示す。多層配線基板は、配線パターン６，７と電源ある
いはグラウンド層１，２を挟んで形成された絶縁層３，
４，５よりなる。配線パターン６，７は、絶縁層３と電
源あるいはグラウンド層１と対向している。また、配線
パターン６，７は、差動のマイクロストリップラインを
構成している。配線パターン８，９は、絶縁層５と電源
あるいはグラウンド層２と対向している。配線パターン
８，９は、差動のマイクロストリップラインを構成して
いる。異なる信号層である配線パターン６と配線パター
ン８とを接続する場合、まず、多層配線基板に貫通する
穴を設け、穴の周囲を導電性材料でめっきして、スルー
ホール１９を形成する。配線パターン７と配線パターン
９とを接続するスルーホール２０も同様である。
【０００３】ここで差動配線は、次のような手順で実現
する。まず、ある信号を伝送する配線パターン（「第一
の配線パターン」とする）に対して、全く逆相となる信
号を隣接する配線パターン（「第二の配線パターン」と
する）に伝送する。次に、上記第一の配線パターンに伝
送された信号と上記第二の配線パターンに伝送された信
号とを電磁界的に結合させて、２本の配線パターンが１
組となって一つの信号を伝送する。このようにして、差
動配線は、外部ノイズに強い伝送方式を実現する目的で
用いられる。常に、差動配線の２本の配線パターンが互
いに逆相であることから、どちらか片方を（＋）側、も
う片方を（−）側と呼ぶ。この差動ペアの配線パターン
は高速信号を伝送する際にパターン幅・パターン間隙・
基板の層間厚・絶縁体の誘電率を適切に選択することに
より、インピーダンスと差動配線間の結合を制御し、効
率的に信号を伝送する。
【０００４】
【発明が解決しようとする課題】従来の多層配線基板内
のスルーホールでは、インピーダンスがまったく考慮さ
れていなものが多かった。また、インピーダンスが考慮
されている例として、特開平６−３７４１６に開示され
ているスルーホールがあり、図１１に一例を示してい
る。図１１に示されたスルーホール３１は、中央に位置
する信号用の第１の銅めっき部３２と、これを囲繞し、
アース電位を有する第２の銅めっき部３４と、第１の銅
めっき部３２と第２の銅めっき部３４との間を占める絶
縁体部３３とにより構成される。このスルーホール３１
は、同軸ケーブル構造を構成する。このようにして、イ
ンピーダンスの制御を図っている。しかし、従来のスル
ーホール構造では、差動配線の配線パターンに対して
は、差動ペア間の結合が発生せず、差動信号の特徴であ
る外部ノイズの耐性がなくなるという問題があった。
【０００５】そこで、この発明は、差動配線の配線パタ
ーンとスルーホールの間で生じるインピーダンスの不整
合を取り除くことによって、反射を抑えた伝送路系を構
成することを第１の目的とする。
【０００６】さらに、スルーホールも差動配線のペアで
構成し電磁界的に結合させ、また差動配線のペアとして
結合させたスルーホール間隔や絶縁性樹脂の誘電率を差
動ペア間の結合が強くなるよう適切に選択し、外部ノイ
ズ耐性を強化することを第２の目的とする。
【０００７】
【課題を解決するための手段】この発明に係る配線基板
は、基板と、上記基板へ孔を形成し、形成した孔を絶縁
体によって埋めた絶縁体部を有する第一のスルーホール
と、上記第一のスルーホールの内側に配置され、上記絶
縁体部を貫通する一対の第二のスルーホールとを備え
る。
【０００８】上記一対の第二のスルーホールは、信号を
伝送する導体部を有し、上記導体部は、差動信号を伝送
することを特徴とする。
【０００９】上記一対の第二のスルーホールは、上記一
対の第二のスルーホールそれぞれが上記第一のスルーホ
ールの中心軸に対して対称に配置される同軸構造である
ことを特徴とする。
【００１０】上記一対の第二のスルーホールそれぞれの
間に埋められる絶縁体の最短の幅は、上記第一のスルー
ホールと上記一対の第二のスルーホールのいずれか一方
との間に埋められる絶縁体の最短の幅よりも短くするこ
とを特徴とする。
【００１１】上記基板は、絶縁体層を有し、上記絶縁体
部は、上記絶縁体層よりも誘電率の高い絶縁体を用いる
ことを特徴とする。
【００１２】上記第一のスルーホールは、上記形成した
孔へめっき処理を施すことなく、上記孔へ絶縁体を埋め
て絶縁体部を形成したことを特徴とする。
【００１３】上記基板は、さらに、上記基板の一の面に
形成される一対の配線パターンと、上記基板の他の面に
形成される一対の配線パターンとの少なくとも二組の一
対の配線パターンを有し、上記一対の第二のスルーホー
ルは、上記二組の一対の配線パターンを接続し、上記一
対の第二のスルーホールは、上記一対の第二のスルーホ
ールのインピーダンスと、上記二組の一対の配線パター
ンのインピーダンスとに基づいて、上記一対の第二のス
ルーホールの孔の径と、上記一対の第二のスルーホール
同士の間隔とを算出して形成したことを特徴とする。
【００１４】上記基板は、導体で覆われた少なくとも２
層の導体基板を含む多層基板であることを特徴とする。
【００１５】上記第一のスルーホールは、上記少なくと
も２層の導体基板を貫通する孔を形成して生成し、上記
一対の第二のスルーホールは、上記少なくとも２層の導
体基板の外側両面に絶縁体からなる絶縁体層を形成し、
形成した絶縁体層に配線パターンを形成し、少なくとも
４層の多層基板を貫通する孔によって形成されることを
特徴とする。
【００１６】この発明に係る配線基板の製造方法は、基
板へ貫通する孔をあけて第一のスルーホールを形成し、
絶縁体を用いて、上記第一のスルーホールの孔を穴埋め
して絶縁体部を形成し、穴埋めした絶縁体部を貫通する
一対の孔をあけて一対の第二のスルーホールを形成する
ことを特徴とする。
【００１７】上記基板は、絶縁体層を有し、上記絶縁体
部は、上記絶縁体層よりも誘電率の高い絶縁体を用いて
穴埋めすることを特徴とする。
【００１８】上記基板は、絶縁体層を有し、上記絶縁体
部は、上記形成された第一のスルーホールの孔の周囲を
めっき処理することなく、上記絶縁体層よりも誘電率の
高い絶縁体を用いて穴埋めして形成することを特徴とす
る。
【００１９】この発明に係る配線基板の製造方法は、導
体で覆われた導体基板を外側両面に有する基板へ貫通す
る孔をあけて第一のスルーホールを形成し、絶縁体を用
いて、上記第一のスルーホールの孔を穴埋めして絶縁体
部を形成し、上記基板の外側両面それぞれに絶縁体層を
形成し、穴埋めした絶縁体部と上記絶縁体層とを貫通す
る一対の孔をあけて一対の第二のスルーホールを形成す
ることを特徴とする。
【００２０】
【発明の実施の形態】実施の形態１．図１〜図３は、実
施の形態１の多層配線基板の一例をを示す図である。図
８〜図１０に示した構成部分と対応する部分は同一符号
で示す。図１〜図３の例では、２層の導体で完全に覆わ
れた基板である電源あるいはグラウンド層１，２と３層
の絶縁体層３，４，５とを有する多層配線基板の例を示
している。第１のスルーホール１２は、めっき部１３と
絶縁体部１４とを有する。一対の第２のスルーホール１
０，１１は、それぞれ信号を伝送するめっき部１０ａ，
１１ａを有する。めっき部１０ａ，１１ａは、差動信号
を伝送する。配線パターン６，７及び配線パターン８，
９とは、差動ペアの配線パターンである。
【００２１】なお、この明細書では、「めっき部」は、
「導体部」ともいう。また、「配線パターン」は、１本
の配線（プリント配線）をいう。「差動配線」は、配線
パターンを２本合わせて一つのペアとした配線をいう。
「差動ペア」は、差動配線が一対となったものをいう。
図１では、配線パターン６，７から構成される差動配線
と、配線パターン８，９から構成される差動配線が差動
ペアとなっている例を示している。「隣接パターン」
は、ある配線パターンの隣に位置する配線パターンであ
り、ある配線パターンと隣に位置する配線パターンと
で、差動配線を構成する。例えば、図１では、配線パタ
ーン６と配線パターン７とは、隣接パターンである。
【００２２】図４は、実施の形態１の多層配線基板の製
造工程の一例を示す図である。図４は、図２の多層配線
基板の断面図を用いて製造工程を説明する。図４の例で
は、多層配線基板の一例として、１層目が信号層、２層
目及び３層目が電源あるいはグラウンド層、４層目が信
号層の４層配線基板を用いて説明する。
【００２３】まず、両面ベタの２層配線基板（図４
（Ａ））に貫通する穴（孔）をあけ、その穴の周囲にめ
っき処理をしてめっき部１３を形成し、第１のスルーホ
ール１２とする（図４（Ｂ））。ここで、両面ベタの２
層配線基板とは、両面が導体で完全に覆われた２層配線
基板をいう。両面ベタの２層配線基板とは、電源あるい
はグラウンド層となる基板である。次に、第１のスルー
ホール１２を絶縁性樹脂によって穴埋めし、絶縁体部１
４を形成する（図４（Ｃ））。この実施の形態では、絶
縁性樹脂は絶縁体層４と同じ絶縁性樹脂を用いる。
【００２４】次に、両面ベタの２層配線基板のさらに外
側両面に、絶縁体層３，５をプレスする（図４
（Ｄ））。絶縁体層３，５の面（絶縁体層３，５の外側
の両面）に配線パターン６，７，８，９を形成し、４層
配線基板を生成する。配線パターン６，７，８，９は、
図４（Ｄ）に示す断面図に表れないため、図示していな
い。次に、まず、４層配線基板へ貫通する穴をあけ、上
記穴の周囲を導電性材料でめっきし、第２のスルーホー
ル１０を形成する。第２のスルーホール１１も同様にし
て形成する（図４（Ｅ））。第２のスルーホール１０
は、配線パターン６，８を接続し、第２のスルーホール
１１は、配線パターン７，９を接続する。このようにし
て、図３に示すように、第２のスルーホール１０と第２
のスルーホール１１とは、差動配線の同軸構造をもつス
ルーホールとなる。すなわち、第１のスルーホール１２
の中心軸に対して、一対の第２のスルーホール１０，１
１は、対象に配置される。
【００２５】図１〜図３に示した構造のスルーホール部
（第２のスルーホール１０，１１及び第１のスルーホー
ル１２）を持つ多層配線基板においては、差動配線の配
線パターンのインピーダンスが制御されている。同様
に、スルーホール部は差動配線で同軸構造にすることに
よって、インピーダンス制御が可能となる。従って、配
線パターンのインピーダンスと等しくすることができ
る。そのため、配線パターンとスルーホール部の間で反
射が起こらず、信号の劣化を防ぐことができる。
【００２６】また、図１〜図３に示す第２のスルーホー
ル１０，１１同士の間隔１５を、第１のスルーホールの
めっき部１３と第２のスルーホール１０との間隔１６よ
り短くすることによって、スルーホール内での差動ペア
の結合を強めることができる。従って、外部ノイズに対
する強度が増す。間隔１５は、第２のスルーホール１０
と第２のスルーホール１１との間に充填されている絶縁
体部１４（絶縁性樹脂）の最短の幅である。また、間隔
１６は、スルーホール１１（あるいは、スルーホール１
０でもよい）とめっき部との間に充填されている絶縁体
部１４の最短の幅である。第１のスルーホールのめっき
部１３と第２のスルーホール１１との間隔についても、
間隔１６と同様である。このようにして、さらに、外部
ノイズの影響を受けにくい多層配線基板を提供すること
ができる。
【００２７】以上のように、この実施の形態の多層配線
基板は、差動信号の配線パターンを有する多層配線基板
において、第１のスルーホールを形成したあと、上記第
１のスルーホールを絶縁性樹脂で穴埋めし、その中に差
動信号が伝送される１対の第２のスルーホールを形成し
たことを特徴とする。
【００２８】実施の形態２．上記実施の形態１では、絶
縁体部１４へ、絶縁体層３〜５と同じ絶縁性樹脂を用い
た。実施の形態２では、絶縁体部１４へ、絶縁体層３〜
５よりも誘電率の高い絶縁性樹脂を用いる。誘電率の高
い絶縁体を用いることによって、電磁界を集中させる。
このようにして、差動配線を構成する配線パターン同士
（隣接パターン）は、電磁界を利用して結合するため、
電磁界を強くすることによって、より結合が強くなる。
このように、誘電率の高い絶縁性樹脂を用いることによ
って、スルーホール内での結合を強くし、外部ノイズに
対する強度を増すことができる。
【００２９】実施の形態３．図５〜図７は、実施の形態
３の多層配線基板の一例を示す図である。図１〜図３に
示した構成部分と対応する部分は同一符号で示す。図５
〜図７に示す多層配線基板の第１のスルーホール２２
は、絶縁体部１８を有する。しかしながら、上記第１の
スルーホール２２は、めっき部を備えていない。
【００３０】図５〜図７に示す多層配線基板は、第１の
スルーホール２２を形成する際、めっき処理を実施しな
い。めっき処理をしていない第１のスルーホール２２を
絶縁性樹脂によって穴埋めする。穴埋めに用いる絶縁性
樹脂は、絶縁体層３〜５よりも誘電率の高い絶縁性樹脂
を用いる。すなわち、図５〜図７に示す絶縁体部１８
は、絶縁体層３〜５よりも誘電率が高くなっている。
【００３１】誘電率の高い絶縁性樹脂を用いることによ
って、スルーホール内での結合を強くし、外部ノイズに
対する強度を増すことができる。この点は、実施の形態
２と同様である。さらに、誘電率の高い絶縁性樹脂を用
いることによって、第１のスルーホール２２形成時のめ
っき処理を省略することが可能になる。従って、製造上
の工程を１つ減らすことができる。すわわち、製造工程
で発生する不具合が起こる確率を減少させることができ
る。従って、実施の形態３では、外部ノイズからの耐性
を保ったまま、不具合発生率を減少させる多層配線基板
を提供することができる。
【００３２】実施の形態４．さらに、実施の形態２、実
施の形態３に示す多層配線基板において、実施の形態１
で図２に示した間隔１５を間隔１６より短くすること
と、絶縁体部１８に誘電率の高い絶縁性樹脂を用いるこ
ととによって、スルーホール内での差動ペアの結合を強
めることができる。従って、さらに、外部ノイズの影響
を受けにくい多層配線基板を提供することができる。
【００３３】また、図５〜図７に示す多層配線基板にお
いて、絶縁体部１８に誘電率の高い絶縁性樹脂を用いる
こと、間隔１５を間隔１６より短くすること、第１のス
ルーホール２２にめっき部を備えていないこととを満た
す多層配線基板であってもよい。このような多層配線基
板は、外部ノイズの影響を受けにくく、かつ、製造工程
で発生する不具合を減少することを可能とする。
【００３４】以上のように、この実施の形態の多層配線
基板は、第１のスルーホール内に形成される１対の第２
のスルーホール間隔を第１のスルーホールの電極との距
離より短くすることを特徴とする。
【００３５】実施の形態５．この実施の形態では、実施
の形態２〜実施の形態４に示す多層配線基板において、
第２のスルーホールの穴径を適正化する場合を説明す
る。図６に、第２のスルーホール１１の穴径１７を示し
ている。第２のスルーホール１１の穴径１７は、第２の
スルーホール１１の内側の口径である。第２のスルーホ
ール１０も同様であるため、第２のスルーホール１０の
穴径１７と表す。第２のスルーホールの穴径１７と間隔
１５とを、他の配線パターンとインピーダンスが一致す
るように最適化することで、配線パターンとスルーホー
ル部の間で反射を抑制し、信号の劣化を防ぐことができ
る。
【００３６】最適化は、第２のスルーホール１０と第２
のスルーホール１１との穴径１７の長さを変更すること
によって実施する。第２のスルーホール１０の穴径１７
の長さと第２のスルーホール１１との穴径１７の長さと
は、同じ寸法にする。第２のスルーホール１０，１１の
インピーダンスが、配線パターン６，７のインピーダン
ス及び配線パターン８，９のインピーダンスと等しくな
るように最適化する。第２のスルーホール１０，１１の
インピーダンスは、第２のスルーホール１０，１１の電
界の結合の強さ（＝結合量）によって変わる。第２のス
ルーホール１０，１１の電界の結合の強さは、間隔１５
と穴径１７の寸法を変更することによって調整すること
ができる。最終的には、第２のスルーホールのインピー
ダンスと配線パターンのインピーダンスとが等しくなる
ように最適化する。すなわち、第２のスルーホールのイ
ンピーダンスと配線パターンのインピーダンスとが等し
くなるように、間隔１５と穴径１７の寸法を算出する。
【００３７】実施の形態６．実施の形態１で示した多層
配線基板において、実施の形態５で説明した間隔１５を
穴径１７とを最適化することによって、実施の形態５と
同様に、配線パターンとスルーホール部の間で反射を抑
制し、信号の劣化を防ぐことができる。
【００３８】さらに、間隔１５を穴径１７とを最適化す
ることによって、配線パターンとスルーホール間の結合
を強め、めっき部１３を形成するめっき処理を省略する
ことも可能となる。したがって、実施の形態１に示す、
絶縁体層３，４，５と絶縁体部１４とに用いる絶縁体が
同じ絶縁体である場合でも、配線パターンのインピーダ
ンスと一対の第２のスルーホール１０，１１のインピー
ダンスを一致させることによって、めっき部１３を備え
ていない多層配線基板を実現することもできる。
【００３９】実施の形態７．上記実施の形態では、一例
として、４層の多層配線基板を用いて説明したが、これ
に限られるわけではない。この発明は、少なくとも２層
の導体層を有する多層配線基板において実現することが
できる。また、絶縁体部を穴埋めする絶縁体の一例とし
て、絶縁体樹脂を用いて説明したが、これに限られるわ
けではない。絶縁体であれば、その他のものであっても
よい。
【００４０】実施の形態８．上記実施の形態２及び３に
おいて、絶縁体部１４へ、絶縁体層３，４，５よりも誘
電率の高い絶縁体を用いる場合を説明した。絶縁体層
３，４，５及び絶縁体樹脂１８へ用いる材質の一例に
は、ＦＲ−４（フラマビリティー４）、ＢＴレジン（ビ
スマレイドトリアジンレジン）、ＰＰＯ（ポリフェニレ
ンオキサイド）等があるが、これらに限られるわけでは
ない。
【００４１】
【発明の効果】以上のように、この発明によれば差動配
線中のスルーホールを差動同軸構造として構成したこと
により、インピーダンス制御が可能となる。従って、イ
ンピーダンス制御された配線パターンの間でのインピー
ダンス不連続が原因の反射は起きず、信号の劣化を防ぐ
ことができる。
【００４２】また、スルーホール形成時の穴埋めに誘電
率の高い樹脂を用いることで、差動ペア内の結合が強く
なり、外部ノイズ耐性を強化することができる。
【００４３】さらに、スルーホール形成時の穴埋めに誘
電率の高い樹脂を用いた上で、第１のスルーホールのめ
っき処理を省略することにより、外部ノイズからの耐性
を保ったまま、製造上の工程を１つ減らすことで、不具
合の起こる確率を減少させることができる。
【００４４】また、差動配線のスルーホールの間隔を短
くし、スルーホール形成時の穴埋めに誘電率の高い樹脂
を用いることで、差動ペア内の結合が強くなり、外部ノ
イズ耐性を強化することができる。
【００４５】さらに、差動配線のスルーホールの間隔
と、上記差動配線のスルーホールの穴径を最適化するこ
とにより、配線パターンと差動配線のスルーホールとの
間で反射を抑制し、信号の劣化を防止することができ
る。
【図面の簡単な説明】
【図１】 この発明の実施の形態１を示す多層配線基板
の構造の一例を示した一部破断斜視図である。
【図２】 図１中、多層配線基板の断面構造を示した図
である。
【図３】 図２中、Ｉ−Ｉ線に沿う断面構造を示した図
である。
【図４】 実施の形態１の多層配線基板の製造工程の一
例を示す図である。
【図５】 この発明の実施の形態３を示す多層配線基板
の構造の一例を示した図である。
【図６】 図５中、多層配線基板の断面構造を示した一
部破断斜視図である。
【図７】 図６中、ＩＩ−ＩＩ線に沿う断面構造を示し
た図である。
【図８】 従来の多層配線基板の構造を示した一部破断
斜視図である。
【図９】 図８中、多層配線基板の断面構造を示した図
である。
【図１０】 図９中、ＩＩＩ−ＩＩＩ線に沿う断面構造
を示した図である。
【図１１】 従来のプリント配線板の一例の縦断面図で
ある。
【符号の説明】
１，２ 電源あるいはグラウンド層、３，４，５ 絶縁
体層、６，７，８，９配線パターン、１０，１１ 第２
のスルーホール、１２，２２ 第１のスルーホール、１
０ａ，１１ａ，１３ めっき部、３２，３４ 銅めっき
部、１４，１８ 絶縁体部、１５ 第２のスルーホール
同士の間隔、１６ 第１のスルーホールと第２のスルー
ホールとの間隔、１７ 第２のスルーホールの穴径、１
９，２０，３１ スルーホール。
フロントページの続き Ｆターム(参考） 5E314 AA24 BB06 BB13 FF05 FF08 FF17 GG26 5E317 AA24 BB01 BB11 CC31 GG11 5E346 AA12 AA15 AA42 BB02 CC08 CC31 DD02 DD22 DD32 DD33 EE33 FF04 GG15 GG17 HH03

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 基板と、 上記基板へ孔を形成し、形成した孔を絶縁体によって埋
    めた絶縁体部を有する第一のスルーホールと、 上記第一のスルーホールの内側に配置され、上記絶縁体
    部を貫通する一対の第二のスルーホールとを備える配線
    基板。
  2. 【請求項２】 上記一対の第二のスルーホールは、信号
    を伝送する導体部を有し、 上記導体部は、差動信号を伝送することを特徴とする請
    求項１記載の配線基板。
  3. 【請求項３】 上記一対の第二のスルーホールは、上記
    一対の第二のスルーホールそれぞれが上記第一のスルー
    ホールの中心軸に対して対称に配置される同軸構造であ
    ることを特徴とする請求項１または２記載の配線基板。
  4. 【請求項４】 上記一対の第二のスルーホールそれぞれ
    の間に埋められる絶縁体の最短の幅は、上記第一のスル
    ーホールと上記一対の第二のスルーホールのいずれか一
    方との間に埋められる絶縁体の最短の幅よりも短くする
    ことを特徴とする請求項１から３いずれかに記載の配線
    基板。
  5. 【請求項５】 上記基板は、絶縁体層を有し、 上記絶縁体部は、上記絶縁体層よりも誘電率の高い絶縁
    体を用いることを特徴とする請求項１から４いずれかに
    記載の配線基板。
  6. 【請求項６】 上記第一のスルーホールは、上記形成し
    た孔へめっき処理を施すことなく、上記孔へ絶縁体を埋
    めて絶縁体部を形成したことを特徴とする請求項５記載
    の配線基板。
  7. 【請求項７】 上記基板は、さらに、上記基板の一の面
    に形成される一対の配線パターンと、上記基板の他の面
    に形成される一対の配線パターンとの少なくとも二組の
    一対の配線パターンを有し、 上記一対の第二のスルーホールは、上記二組の一対の配
    線パターンを接続し、 上記一対の第二のスルーホールは、上記一対の第二のス
    ルーホールのインピーダンスと、上記二組の一対の配線
    パターンのインピーダンスとに基づいて、上記一対の第
    二のスルーホールの孔の径と、上記一対の第二のスルー
    ホール同士の間隔とを算出して形成したことを特徴とす
    る請求項１から６いずれかに記載の配線基板。
  8. 【請求項８】 上記基板は、導体で覆われた少なくとも
    ２層の導体基板を含む多層基板であることを特徴とする
    請求項１から７いずれかに記載の配線基板。
  9. 【請求項９】 上記第一のスルーホールは、上記少なく
    とも２層の導体基板を貫通する孔を形成して生成し、 上記一対の第二のスルーホールは、上記少なくとも２層
    の導体基板の外側両面に絶縁体からなる絶縁体層を形成
    し、形成した絶縁体層に配線パターンを形成し、少なく
    とも４層の多層基板を貫通する孔によって形成されるこ
    とを特徴とする請求項８記載の配線基板。
  10. 【請求項１０】 基板へ貫通する孔をあけて第一のスル
    ーホールを形成し、絶縁体を用いて、上記第一のスルー
    ホールの孔を穴埋めして絶縁体部を形成し、 穴埋めした絶縁体部を貫通する一対の孔をあけて一対の
    第二のスルーホールを形成することを特徴とする配線基
    板の製造方法。
  11. 【請求項１１】 上記基板は、絶縁体層を有し、 上記絶縁体部は、上記絶縁体層よりも誘電率の高い絶縁
    体を用いて穴埋めすることを特徴とする請求項１０記載
    の配線基板の製造方法。
  12. 【請求項１２】 上記基板は、絶縁体層を有し、 上記絶縁体部は、上記形成された第一のスルーホールの
    孔の周囲をめっき処理することなく、上記絶縁体層より
    も誘電率の高い絶縁体を用いて穴埋めして形成すること
    を特徴とする請求項１０記載の配線基板の製造方法。
  13. 【請求項１３】 導体で覆われた導体基板を外側両面に
    有する基板へ貫通する孔をあけて第一のスルーホールを
    形成し、 絶縁体を用いて、上記第一のスルーホールの孔を穴埋め
    して絶縁体部を形成し、 上記基板の外側両面それぞれに絶縁体層を形成し、 穴埋めした絶縁体部と上記絶縁体層とを貫通する一対の
    孔をあけて一対の第二のスルーホールを形成することを
    特徴とする配線基板の製造方法。
JP2001160417A 2001-05-29 2001-05-29 配線基板及び配線基板の製造方法 Pending JP2002353588A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001160417A JP2002353588A (ja) 2001-05-29 2001-05-29 配線基板及び配線基板の製造方法
US09/986,282 US6787710B2 (en) 2001-05-29 2001-11-08 Wiring board and a method for manufacturing the wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001160417A JP2002353588A (ja) 2001-05-29 2001-05-29 配線基板及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002353588A true JP2002353588A (ja) 2002-12-06
JP2002353588A5 JP2002353588A5 (ja) 2005-06-16

Family

ID=19003838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001160417A Pending JP2002353588A (ja) 2001-05-29 2001-05-29 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US6787710B2 (ja)
JP (1) JP2002353588A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274005A (ja) * 2003-01-15 2004-09-30 Kyocera Corp 配線基板
JP2007220849A (ja) * 2006-02-16 2007-08-30 Nec Corp 多層プリント基板
JP2007234715A (ja) * 2006-02-28 2007-09-13 Nec Corp 多層プリント回路基板
US7317166B2 (en) 2004-05-10 2008-01-08 Fujitsu Limited Wiring base board, method of producing thereof, and electronic device
US7408120B2 (en) 2004-02-13 2008-08-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having axially parallel via holes
JP2010027654A (ja) * 2008-07-15 2010-02-04 Nec Corp 配線基板、配線基板のビア形成方法、及び配線基板の製造方法
WO2011018938A1 (ja) * 2009-08-12 2011-02-17 日本電気株式会社 多層プリント配線板
JP2011521439A (ja) * 2008-05-26 2011-07-21 日本電気株式会社 多層基板
JP2011251415A (ja) * 2010-05-31 2011-12-15 Canon Inc インクジェット記録ヘッド、および該インクジェット記録ヘッドを備えたインクジェット記録装置
KR101252999B1 (ko) 2011-12-01 2013-04-09 삼성전기주식회사 기생 커패시턴스가 감소된 내층 비아 구조를 구비하는 다층 인쇄 회로 기판
JP2013513976A (ja) * 2009-12-14 2013-04-22 クアルコム，インコーポレイテッド 電子基板に組み込まれたビア構造
JP2014038972A (ja) * 2012-08-18 2014-02-27 Kyocer Slc Technologies Corp 配線基板
US9565750B2 (en) 2012-08-18 2017-02-07 Kyocera Corporation Wiring board for mounting a semiconductor element

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6941649B2 (en) * 2002-02-05 2005-09-13 Force10 Networks, Inc. Method of fabricating a high-layer-count backplane
US6700181B1 (en) * 2002-11-19 2004-03-02 Inphi Corporation Method and system for broadband transition from IC package to motherboard
KR100499004B1 (ko) * 2002-12-18 2005-07-01 삼성전기주식회사 광비아홀을 구비하는 인쇄회로기판 및 가공 공정
US7038917B2 (en) * 2002-12-27 2006-05-02 Vlt, Inc. Low loss, high density array interconnection
JP4059085B2 (ja) * 2003-01-14 2008-03-12 松下電器産業株式会社 高周波積層部品およびその製造方法
US7047628B2 (en) * 2003-01-31 2006-05-23 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
US20050009415A1 (en) * 2003-02-27 2005-01-13 Johnson Morgan T. Cable and connector assemblies and methods of making same
US7242592B2 (en) * 2003-06-24 2007-07-10 Amphenol Corporation Printed circuit board for high speed, high density electrical connector with improved cross-talk minimization, attenuation and impedance mismatch characteristics
US7217889B1 (en) * 2003-12-04 2007-05-15 Cisco Technology, Inc. System and method for reducing crosstalk between vias in a printed circuit board
US20050201065A1 (en) * 2004-02-13 2005-09-15 Regnier Kent E. Preferential ground and via exit structures for printed circuit boards
US7448909B2 (en) * 2004-02-13 2008-11-11 Molex Incorporated Preferential via exit structures with triad configuration for printed circuit boards
EP1841298A3 (en) * 2004-02-13 2008-05-07 Molex Incorporated Plated vias exit structure for printed circuit board
US7470864B2 (en) * 2004-03-02 2008-12-30 Via Technologies, Inc. Multi-conducting through hole structure
TWI249978B (en) * 2004-05-11 2006-02-21 Via Tech Inc Circuit substrate and manufacturing method of plated through slot thereof
US7382629B2 (en) * 2004-05-11 2008-06-03 Via Technologies, Inc. Circuit substrate and method of manufacturing plated through slot thereon
US7129567B2 (en) * 2004-08-31 2006-10-31 Micron Technology, Inc. Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
SG135065A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
US7388158B2 (en) * 2004-09-17 2008-06-17 Terdyne, Inc. Concentric spacer for reducing capacitive coupling in multilayer substrate assemblies
EP1810552A1 (en) * 2004-10-29 2007-07-25 Molex Incorporated Printed circuit board for high-speed electrical connectors
TWI264257B (en) * 2004-11-24 2006-10-11 Via Tech Inc Signal transmission structure and circuit substrate thereof
US20060151869A1 (en) * 2005-01-10 2006-07-13 Franz Gisin Printed circuit boards and the like with improved signal integrity for differential signal pairs
US20060185890A1 (en) * 2005-02-22 2006-08-24 Litton Uk Limited Air void via tuning
EP1851833B1 (en) * 2005-02-22 2012-09-12 Molex Incorporated Differential signal connector with wafer-style construction
US20060237227A1 (en) 2005-04-26 2006-10-26 Shiyou Zhao Circuit board via structure for high speed signaling
CN100531511C (zh) * 2005-05-28 2009-08-19 鸿富锦精密工业（深圳）有限公司 具有改良差分过孔的印刷电路板
US7271681B2 (en) * 2005-07-08 2007-09-18 International Business Machines Corporation Clearance hole size adjustment for impedance control in multilayer electronic packaging and printed circuit boards
JP2007059803A (ja) * 2005-08-26 2007-03-08 Fuji Xerox Co Ltd プリント基板、電子基板及び電子機器
WO2007046271A1 (ja) * 2005-10-18 2007-04-26 Nec Corporation 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ
US20070230150A1 (en) * 2005-11-29 2007-10-04 International Business Machines Corporation Power supply structure for high power circuit packages
CN200969706Y (zh) * 2006-07-28 2007-10-31 鸿富锦精密工业（深圳）有限公司 设有过孔的印刷电路板
US20080067665A1 (en) * 2006-09-20 2008-03-20 Azniza Binti Abd Aziz Via structure
US7450396B2 (en) * 2006-09-28 2008-11-11 Intel Corporation Skew compensation by changing ground parasitic for traces
CN101282614A (zh) * 2007-04-04 2008-10-08 鸿富锦精密工业（深圳）有限公司 具有改良过孔的印刷电路板
CN101420818B (zh) * 2007-10-25 2011-03-30 鸿富锦精密工业（深圳）有限公司 差分布线架构
US20090201654A1 (en) * 2008-02-08 2009-08-13 Lambert Simonovich Method and system for improving electrical performance of vias for high data rate transmission
KR20090096174A (ko) * 2008-03-07 2009-09-10 주식회사 하이닉스반도체 회로 기판 및 이를 이용한 반도체 패키지
CN101960934B (zh) * 2008-03-28 2013-01-23 日本电气株式会社 多层印刷配线基板
TWI405314B (zh) * 2008-05-16 2013-08-11 矽品精密工業股份有限公司 具有無墊式導電跡線之封裝用基板
KR101031134B1 (ko) * 2008-09-11 2011-04-27 주식회사 동부하이텍 반도체 소자의 컨택 및 그 제조 방법
KR20100037387A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 메모리 모듈 및 회로 기판의 토폴로지
TWI393490B (zh) * 2008-12-31 2013-04-11 Ind Tech Res Inst 多組同軸導線於基材之單一通孔中之結構與其製作方法
CN101877935B (zh) * 2009-04-29 2012-06-20 鸿富锦精密工业（深圳）有限公司 主板布局布线方法及利用该方法布局布线的主板
JP2011034317A (ja) * 2009-07-31 2011-02-17 Toshiba Corp ストレージ装置
JP4982596B2 (ja) * 2009-09-08 2012-07-25 株式会社東芝 モジュールの接続構造
CN102065631B (zh) * 2009-11-13 2014-06-25 鸿富锦精密工业（深圳）有限公司 具有高速差分信号布线结构的印刷电路板
WO2012045000A1 (en) * 2010-09-30 2012-04-05 Aviat Networks, Inc. Systems and methods for improved chip device performance
TW201223347A (en) * 2010-11-23 2012-06-01 Hon Hai Prec Ind Co Ltd Printed circuit board with compound-via
TWI479956B (zh) * 2010-12-09 2015-04-01 Hon Hai Prec Ind Co Ltd 具有高速差分訊號佈線結構的印刷電路板
CN102573270B (zh) * 2010-12-10 2016-08-03 国网山东省电力公司烟台供电公司 具有高速差分信号布线结构的印刷电路板
US9159625B1 (en) * 2011-01-27 2015-10-13 Amkor Technology, Inc. Semiconductor device
US8654541B2 (en) * 2011-03-24 2014-02-18 Toyota Motor Engineering & Manufacturing North America, Inc. Three-dimensional power electronics packages
CN102711362A (zh) * 2011-03-28 2012-10-03 鸿富锦精密工业（深圳）有限公司 印刷电路板
US8541884B2 (en) * 2011-07-06 2013-09-24 Research Triangle Institute Through-substrate via having a strip-shaped through-hole signal conductor
US20130021739A1 (en) * 2011-07-20 2013-01-24 International Business Machines Corporation Multi-layer Printed Circuit Board With Power Plane Islands To Isolate Noise Coupling
CN102933022B (zh) * 2011-08-11 2017-04-05 诚亿电子（嘉兴）有限公司 具有高速差分信号布线结构的印刷电路板
US9035197B2 (en) 2011-11-04 2015-05-19 International Business Machines Corporation Circuit boards with vias exhibiting reduced via capacitance
US8918991B2 (en) * 2011-11-04 2014-12-30 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Process for providing electrical connections with reduced via capacitance on circuit boards
US9013891B2 (en) * 2012-03-09 2015-04-21 Finisar Corporation 3-D integrated package
US9185793B2 (en) * 2012-05-30 2015-11-10 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with through thickness coaxial structures
JP5655818B2 (ja) * 2012-06-12 2015-01-21 株式会社村田製作所 チップ部品構造体
EP2866532A4 (en) * 2012-09-07 2016-03-09 Fujikura Ltd CONNECTION TABLE
US9480141B1 (en) * 2012-09-20 2016-10-25 Junis Hamadeh Heat sink device or heat sink assembly
CN103050474A (zh) * 2012-12-05 2013-04-17 日月光半导体制造股份有限公司 具耦合线路的封装基板构造
US9860985B1 (en) * 2012-12-17 2018-01-02 Lockheed Martin Corporation System and method for improving isolation in high-density laminated printed circuit boards
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
CN103179782B (zh) * 2013-02-21 2016-04-13 广州兴森快捷电路科技有限公司 阻抗受控、低损耗的单端过孔结构
TWI484876B (zh) 2013-12-20 2015-05-11 Ind Tech Res Inst 具傳輸孔之電路板及其製造方法
TWI683603B (zh) 2014-02-17 2020-01-21 韓商Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
JP6190345B2 (ja) * 2014-09-22 2017-08-30 株式会社フジクラ プリント配線板
US9775231B2 (en) 2014-11-21 2017-09-26 Amphenol Corporation Mating backplane for high speed, high density electrical connector
US9571059B2 (en) * 2015-03-28 2017-02-14 Intel Corporation Parallel via to improve the impedance match for embedded common mode filter design
JP2017011093A (ja) * 2015-06-22 2017-01-12 イビデン株式会社 プリント配線板
US10249924B2 (en) 2015-06-26 2019-04-02 Intel Corporation Compact via structures and method of making same
TWI576026B (zh) * 2015-07-17 2017-03-21 財團法人工業技術研究院 電路結構
CN105578714A (zh) * 2015-12-11 2016-05-11 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种多层高速pcb的新型叠层结构及信号过孔优化方法
US9807867B2 (en) * 2016-02-04 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of manufacturing the same
US10201074B2 (en) 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
WO2017155997A1 (en) 2016-03-08 2017-09-14 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10405418B2 (en) * 2016-12-21 2019-09-03 Industrial Technology Research Institute Differential signal transmitting circuit board
US10091873B1 (en) * 2017-06-22 2018-10-02 Innovium, Inc. Printed circuit board and integrated circuit package
CN107318221A (zh) * 2017-08-25 2017-11-03 郑州云海信息技术有限公司 一种过孔及其制造方法和印制电路板
WO2019116468A1 (ja) * 2017-12-13 2019-06-20 株式会社日立製作所 配線基板及び電子機器
US10477672B2 (en) * 2018-01-29 2019-11-12 Hewlett Packard Enterprise Development Lp Single ended vias with shared voids
WO2019241107A1 (en) 2018-06-11 2019-12-19 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
TW202109986A (zh) 2019-05-20 2021-03-01 美商安芬諾股份有限公司 高密度高速電連接器
US10856408B1 (en) * 2019-07-03 2020-12-01 City University Of Hong Kong Substrate-integrated device and method for making the same
WO2021154823A1 (en) 2020-01-27 2021-08-05 Amphenol Corporation Electrical connector with high speed mounting interface
TW202147717A (zh) 2020-01-27 2021-12-16 美商安芬諾股份有限公司 具有高速安裝界面之電連接器
CN113573460A (zh) * 2020-04-29 2021-10-29 南宁富桂精密工业有限公司 差分过孔结构
CN114830841A (zh) * 2020-09-14 2022-07-29 鸿富锦精密工业(武汉)有限公司 基板上具有互补信号的导电图形
US11324119B1 (en) * 2020-10-23 2022-05-03 Achronix Semiconductor Corporation Capacitive compensation for vertical interconnect accesses

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294693A (ja) 1988-09-30 1990-04-05 Nec Corp 同軸形スルーホールを有するプリント配線板
JPH0462894A (ja) * 1990-06-25 1992-02-27 Hitachi Chem Co Ltd 多層印刷配線板とその製造方法
JPH0637416A (ja) 1992-07-14 1994-02-10 Fujitsu Ltd プリント配線板
JP2819523B2 (ja) * 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
JPH06216477A (ja) 1993-01-18 1994-08-05 Hitachi Ltd 配線基板及びこれを用いた電子回路装置
US5421083A (en) * 1994-04-01 1995-06-06 Motorola, Inc. Method of manufacturing a circuit carrying substrate having coaxial via holes
JPH1174644A (ja) 1997-06-24 1999-03-16 Advantest Corp 多層プリント配線基板及びその自動配線方法
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
JP3420126B2 (ja) * 1999-08-09 2003-06-23 株式会社エヌイーシー情報システムズ 両面プリント配線板

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274005A (ja) * 2003-01-15 2004-09-30 Kyocera Corp 配線基板
US7408120B2 (en) 2004-02-13 2008-08-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having axially parallel via holes
CN100444702C (zh) * 2004-02-13 2008-12-17 三星电机株式会社 具有轴向平行通孔的印刷电路板
US7317166B2 (en) 2004-05-10 2008-01-08 Fujitsu Limited Wiring base board, method of producing thereof, and electronic device
US7549222B2 (en) 2004-05-10 2009-06-23 Fujitsu Limited Method of producing wiring board
JP2007220849A (ja) * 2006-02-16 2007-08-30 Nec Corp 多層プリント基板
JP2007234715A (ja) * 2006-02-28 2007-09-13 Nec Corp 多層プリント回路基板
JP2011521439A (ja) * 2008-05-26 2011-07-21 日本電気株式会社 多層基板
US8604357B2 (en) 2008-07-15 2013-12-10 Nec Corporation Wiring board having via and method forming a via in a wiring board
JP2010027654A (ja) * 2008-07-15 2010-02-04 Nec Corp 配線基板、配線基板のビア形成方法、及び配線基板の製造方法
WO2011018938A1 (ja) * 2009-08-12 2011-02-17 日本電気株式会社 多層プリント配線板
JP2013513976A (ja) * 2009-12-14 2013-04-22 クアルコム，インコーポレイテッド 電子基板に組み込まれたビア構造
JP2011251415A (ja) * 2010-05-31 2011-12-15 Canon Inc インクジェット記録ヘッド、および該インクジェット記録ヘッドを備えたインクジェット記録装置
US8608276B2 (en) 2010-05-31 2013-12-17 Canon Kabushiki Kaisha Liquid discharge head and ink jet recording apparatus including liquid discharge head
KR101252999B1 (ko) 2011-12-01 2013-04-09 삼성전기주식회사 기생 커패시턴스가 감소된 내층 비아 구조를 구비하는 다층 인쇄 회로 기판
JP2014038972A (ja) * 2012-08-18 2014-02-27 Kyocer Slc Technologies Corp 配線基板
US9565750B2 (en) 2012-08-18 2017-02-07 Kyocera Corporation Wiring board for mounting a semiconductor element

Also Published As

Publication number Publication date
US20020179332A1 (en) 2002-12-05
US6787710B2 (en) 2004-09-07

Similar Documents

Publication Publication Date Title
JP2002353588A (ja) 配線基板及び配線基板の製造方法
JP5990828B2 (ja) 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
US10201085B2 (en) Methods of forming blind vias for printed circuit boards
KR101145038B1 (ko) 프린트 배선판
US7378601B2 (en) Signal transmission structure and circuit substrate thereof
EP1443811A2 (en) High speed circuit board and method for fabrication
US20080169125A1 (en) Novel interconnection structure for improving signal integrity
US20150229016A1 (en) Multi-layer transmission lines
JP4535995B2 (ja) 多層プリント回路基板のビア構造、それを有する帯域阻止フィルタ
US6802120B2 (en) Method of manufacturing a printed wiring board having a non-through mounting hole
JP4946150B2 (ja) 電磁界結合構造及び多層配線板
JP4921817B2 (ja) 多層プリント配線板
WO2019098011A1 (ja) 樹脂多層基板、電子部品およびその実装構造
US7754980B2 (en) Substrate with multilayer plated through hole and method for forming the multilayer plated through hole
JP3654095B2 (ja) 高周波プリント配線板及びその製造方法
JP2013135043A (ja) 高周波回路用フレックスリジッドプリント配線板の製造方法および屈曲プリント配線基板
JP2000261150A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
WO2022107389A1 (ja) 配線基板
JP2001102747A (ja) 多層基板とその製造方法および該多層基板への同軸コネクタ取り付け構造
JP2000068716A (ja) 多層伝送線路
JP2003198146A (ja) 多層配線基板およびこれを用いた電子装置
TWI815528B (zh) 電路板結構
JPS60124101A (ja) ブランチラインカツプラ
WO2017033434A1 (ja) 回路構造体
US11871510B2 (en) Circuit board having complementary signal conducting patterns

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070305

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070326

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070502