WO2017033434A1 - 回路構造体 - Google Patents

回路構造体 Download PDF

Info

Publication number
WO2017033434A1
WO2017033434A1 PCT/JP2016/003753 JP2016003753W WO2017033434A1 WO 2017033434 A1 WO2017033434 A1 WO 2017033434A1 JP 2016003753 W JP2016003753 W JP 2016003753W WO 2017033434 A1 WO2017033434 A1 WO 2017033434A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
circuit structure
interlayer connection
planar
multilayer substrate
Prior art date
Application number
PCT/JP2016/003753
Other languages
English (en)
French (fr)
Inventor
理 尼野
Original Assignee
Ｎｅｃスペーステクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｎｅｃスペーステクノロジー株式会社 filed Critical Ｎｅｃスペーステクノロジー株式会社
Priority to US15/746,876 priority Critical patent/US11018404B2/en
Priority to EP16838785.0A priority patent/EP3344019B1/en
Priority to CN201680048905.3A priority patent/CN107926112B/zh
Publication of WO2017033434A1 publication Critical patent/WO2017033434A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a circuit structure of a multilayer substrate constituting a high-frequency circuit, and more particularly to a circuit structure having a multi-layered triplate structure.
  • the triplate structure is often used in high frequency circuits. Further, many structures for forming a triplate line of a triplate structure using each layer of a multilayer substrate have been studied.
  • Patent Document 1 describes a triplate stripline type inter-substrate connection element that joins triplate structures to each other.
  • this triplate stripline inter-substrate connection element the strip conductors formed between the first layer-2 layer and the third layer-4 layer of the multilayer substrate composed of four layers are joined by through-hole plating (via). ing.
  • Patent Document 2 discloses a triplate line interlayer connector (structure) of a first triplate line and a second triplate line.
  • the triplate structure using a multilayer substrate is used in various high-frequency circuits.
  • triplate structure described in Patent Document 2 has a triplate structure of two or more layers, and does not disclose a structure and method for connecting the triplate lines to each other with a conductor.
  • Patent Document 1 does not assume this structural element in a through hole portion connecting a plurality of triplate lines. Further, Patent Document 2 does not disclose a structural portion that connects the triplate lines to each other with a conductor, and this structural element is not assumed.
  • the present invention has been made on the basis of the above assumption, and in a circuit structure having a plurality of triplate structure planar conductors on different layers of a multilayer substrate and connected by conductors, a good circuit with a small occupied area A circuit structure that maintains the characteristics is provided.
  • a circuit structure includes a multilayer substrate obtained by multilayering first to Nth triplate structures each including first to Nth (N is an integer of 2 or more) planar conductors.
  • FIG. 1 is an explanatory diagram showing a circuit structure according to an embodiment.
  • FIG. 1A is a perspective view showing a four-layer substrate having a two-layer triplate structure.
  • 1B to 1D are cross-sectional views in three directions.
  • a broadband line in a parallel plate transmission mode is formed on a two-layer triplate and four-layer substrate.
  • This line can be used as a power feeding circuit or a high frequency circuit for the antenna.
  • the multilayer substrate 1 which is a two-layer triplate structure, a planar conductor and a ground conductor surface constituting a triplate line (line) are formed in each layer.
  • a side ground conductor 2 is formed on the side surface (the back side surface in FIG. 1A).
  • the side surface ground conductor 2 provided on the multilayer substrate 1 is maintained in a substantially parallel relationship with an interlayer connection conductor 3 described later.
  • the side surface ground conductor 2 may be provided so as to cover the entire side surface, or may be provided only around the interlayer connection conductor 3. It is desirable that at least the side ground conductor 2 has an area that is large enough to cover that portion when the interlayer connection conductor 3 is projected onto the side surface.
  • a plurality of planar conductors 4 serving as triplate lines are provided on the inner layer of the multilayer substrate 1.
  • the planar conductors 4 of each layer are connected via an interlayer connection conductor 3.
  • planar conductor 4 above the drawing is called the upper triplate line conductor
  • planar conductor 4 below the drawing is called the lower triplate line conductor
  • interlayer connection conductor 3 is called the interlayer connection line.
  • the interlayer connection conductor 3 serves to connect the planar conductors 4 (upper triplate line conductor and lower triplate line conductor) formed in different layers of the multilayer substrate 1 while maintaining high frequency characteristics.
  • an interlayer connection conductor 3 portion is removed in a layer between the second and third layers of the multilayer substrate 1 (in a layer sandwiched between a plurality of planar conductors 4 serving as triplate line conductors).
  • Two ground conductor layers are provided. This ground conductor layer is shared by the upper triplate structure and the lower triplate structure as a ground conductor surface. For the sake of explanation, this shared ground conductor surface is referred to as an intermediate ground conductor surface. Instead of using the intermediate ground conductor surface, each triplate structure may have a separate upper and lower ground conductor surface to form a circuit structure portion.
  • the interlayer connection conductor 3 is formed as a planar conductor.
  • the interlayer connection conductor 3 is formed in a shape in which impedance matching is made with the planar conductor 4 serving as a triplate line.
  • the interlayer connection conductor 3 may be formed by attaching a conductive material, or may be formed by filling a conductive material such as a via.
  • the distance between the ground conductor 2 and the interlayer connection conductor 3 formed on the side surface of the multilayer substrate 1 is such that the intermediate ground conductor surface and the surface ground conductor surface (upper surface ground conductor and lower surface ground conductor) formed on the multilayer substrate 1 It is desirable to have an interval that is less than 1 ⁇ 2 of the interval. Preferably, an interval of about 3/4 of one layer is desirable. In other words, it is desirable that the distance between the triplate line forming the triplate structure and both grounded conductor surfaces be equal to or narrower.
  • a circuit structure having a plurality of triplate structure planar conductors on different layers of the multilayer substrate and connected by the conductors is formed.
  • the side ground conductor is arranged in a positional relationship in which the side ground conductor is formed on the side surface of the circuit board and the positional relationship with the interlayer connection conductor is optimized as a high frequency circuit.
  • a circuit structure having a plurality of triplate-structured planar conductors on different layers of a multilayer substrate and connected by conductors, a circuit structure that has a small occupied area and maintains good circuit characteristics. Can provide.
  • FIG. 2 is an explanatory view showing a circuit structure according to another embodiment.
  • FIG. 2A is a perspective view showing a four-layer substrate having a two-layer triplate structure.
  • FIG. 2B to FIG. 2D are cross-sectional views in three directions.
  • the circuit structure shown in FIG. 2 is different from the circuit structure shown in FIG. 1 in that the interlayer connection conductor 3 is formed of a through hole.
  • the interlayer connection conductor 3 is a circular (cylindrical) through hole as shown.
  • a circular (cylindrical) via may be formed in the inner layer of the multilayer substrate.
  • the multi-layer substrate 1 ′ is formed with a triplate line and a ground conductor surface in parallel plate mode in each layer, and a ground conductor 2 on the side surface (the back side surface in FIG. 2A). Is formed.
  • the ground conductor 2 has a substantially parallel relationship with the interlayer connection conductor 3.
  • a circuit structure having a plurality of triplate structure planar conductors on different layers of the multilayer substrate and connected by the conductors is formed.
  • the circuit structure is provided with a positional relationship in which the grounding conductor is formed on the side surface of the substrate and the positional relationship with the conductor connecting the triplate lines is optimized as a high frequency circuit.
  • it is possible to secure a path of a different triplate structure in a space-saving manner while maintaining a circuit function.
  • a circuit structure having a plurality of triplate-structured planar conductors on different layers of a multilayer substrate and connected by conductors, a circuit structure that has a small occupied area and maintains good circuit characteristics. Can provide.
  • FIG. 3 is an explanatory view showing one circuit structure to be compared with the present invention.
  • This interlayer connection circuit uses many through holes to connect the triplate lines to each other in the vicinity of the center of the substrate.
  • the circuit elements are connected to each other and surrounded by another through-hole to suppress connection between layers and energy loss. It can be incorporated into the structure.
  • the ground conductor provided on the wall surface of the multilayer substrate is formed in a structure that maintains a positional relationship that is substantially parallel to the interlayer connection conductor, thereby maintaining high frequency characteristics. Space saving can be achieved.
  • the circuit structures shown in FIGS. 1 and 2 and the circuit structure shown in FIG. 3 are formed in a multilayer substrate while maintaining equivalent high frequency characteristics, the circuit structures shown in FIGS.
  • the circuit structure can be designed to save space. It can also contribute to the reduction of the number of through holes.
  • FIG. 4 shows a retarder loss characteristic (a) and an insertion loss characteristic (b) simulating the characteristics of the circuit structure shown in FIG.
  • This characteristic diagram is a simulation result in which the thickness of each layer is set to 0.762 mm, and the distance between the interlayer connection conductor 3 and the side ground conductor 4 provided in the multilayer substrate is set to 0.765 mm. Thus, good characteristics can be maintained.
  • FIG. 5 shows a first modification of the circuit structure of the present invention.
  • the circuit structure of FIG. 5A is a mode in which a further multilayering is performed to form a three-layer triplate structure.
  • the circuit structure of FIG. 5B is an embodiment in which a four-layer triplate structure is formed.
  • a plurality of planar conductors each serving as a strip line are provided in three or four different layers of the multilayer substrate.
  • the interlayer connection conductor serving as the interlayer connection line connects the three-layer or four-layer planar conductors to each other.
  • Each element is formed in a shape in which impedance matching is performed in accordance with a desired branching direction or merging direction of a high-frequency signal.
  • the present invention is effective in reducing the size even when a further multilayer triplate structure is realized.
  • this structure is employable for the branching and confluence
  • FIG. 6 is a second modification of the circuit structure of the present invention.
  • this circuit structure two through-holes are formed on the side surface side of the interlayer connection conductor 3, each being grounded two by two.
  • a circuit structure in which a desired number of through holes grounded to the side surface ground conductor 2 may be disposed around the interlayer connection conductor 3.
  • a shape in which vias grounded instead of through holes are arranged around the side ground conductors 2 may be adopted.
  • FIG. 7 shows a third modification of the circuit structure of the present invention.
  • the planar conductor serving as the triplate line faces in a different direction for each layer.
  • a circuit structure may be formed in this way.
  • a circuit structure in which a plurality of triplate planar conductors are connected to different layers of a multilayer substrate and connected by conductors, a small area is occupied and good circuit characteristics are maintained.
  • a circuit structure can be provided.
  • the present invention can be satisfactorily applied to a multilayer substrate that requires space saving when forming a high-frequency circuit structure or a multilayer substrate having a large number of layers.

Abstract

回路構造体として、第１乃至第Ｎ（Ｎは２以上の整数）の平面導体をそれぞれ含む第１乃至第Ｎのトリプレート構造体を多層化してなる多層基板と、第１乃至第Ｎの平面導体相互を接続する層間接続導体と、層間接続導体に対して略並行でかつ近傍にある多層基板の側面に形成された側面接地導体とを含む形状に形成する。

Description

回路構造体
　本発明は、高周波回路を構成する多層基板の回路構造に関し、詳しくはトリプレート構造を多層に有する回路構造体に関する。
　トリプレート構造は、高周波回路で多く用いられている。また、多層基板の各層を用いてトリプレート構造のトリプレートラインを形成する構造が多く検討されている。
　トリプレート構造は、例えば特許文献１や特許文献２に記載されている。
　特許文献１は、トリプレート構造相互を接合するトリプレートストリップライン形基板間接続素子を記載している。このトリプレートストリップライン形基板間接続素子は、４層で構成される多層基板の１層－２層間と３層－４層間にそれぞれ形成されるストリップ導体相互をスルーホールメッキ（ビア）で接合している。
　また、特許文献２は、第１のトリプレート線路と、第２のトリプレート線路とのトリプレート線路層間接続器（構造）を開示している。
実開昭６３－１５８００４号公報 特開２０１３－０５２９６号公報
　多層基板を用いたトリプレート構造は、様々な高周波回路で用いられている。
　また、高周波回路に求められる要求も多岐にわたる。その中でも、例えば、マイクロストリップアンテナの広帯域化や高機能化のために、素子間隔を狭くする要求がより強まりつつある。昨今の要求では、従前のマイクロストリップアンテナに対する直列給電に加えて、並列給電にも対応する要求が高まりつつある。このことも、素子間隔を狭くする要求に繋がっている。また、例えば多層基板内で更なる多層化を図れば、異なる層のライン相互を接続するために、多くの接続用スペースが必要となる。結果、基板の多層化に伴い、設計や製造上の様々な制約がトリプレート構造周囲にも強く影響する。
　例えば、特許文献１に記載されたトリプレートストリップライン形基板間接続素子では、２層以上のトリプレート構造を均一に接合することが困難である。
　また、特許文献２に記載されたトリプレート構造は、２層以上のトリプレート構造を有して、トリプレートライン相互を導体で接続する構造及び手法を開示していない。
　また、トリプレート構造に関する構成要素として、エネルギー損失を抑える構造要素を適切に配置する必要がある場合がある。発明者は、複数のトリプレート構造を有する多層基板構造において 異なる層のトリプレートライン相互を導体で接続した回路構造にも、今後この構造要素が求められるものと想定する。
　特許文献１には、複数層のトリプレートラインを接続するスルーホール部分でのこの構造要素について想定されていない。また、特許文献２には、トリプレートライン相互を導体で接続する構造部分を開示しておらず、この構造要素について想定されていない。
　本発明は、上記想定に基づいて成されたものであり、多層基板の異なる層に複数のトリプレート構造の平面導体を有して且つ導体で接続した回路構造において、専有面積を少なく良好な回路特性を維持する回路構造体を提供する。
　本発明の一実施形態に係る回路構造体は、第１乃至第Ｎ（Ｎは２以上の整数）の平面導体をそれぞれ含む第１乃至第Ｎのトリプレート構造体を多層化してなる多層基板と、前記第１乃至第Ｎの平面導体相互を接続する層間接続導体と、前記層間接続導体に対して略並行でかつ近傍にある前記多層基板の側面に形成された側面接地導体と、を含む。
　本発明によれば、多層基板の異なる層に複数のトリプレート構造の平面導体を有して且つ導体で接続した回路構造において、専有面積を少なく良好な回路特性を維持する回路構造体を提供できる。
本発明の一実施形態の回路構造体を示した説明図である。 本発明の別の一実施形態の回路構造体を示した説明図である。 本発明と対比する一回路構造体を示した説明図である。 本発明の一回路構成体が示す特性を示した説明図である。 本発明の更に別の一実施形態の回路構造体を示した説明図である。 本発明の更に別の一実施形態の回路構造体を示した説明図である。 本発明の更に別の一実施形態の回路構造体を示した説明図である。
　本発明の実施形態を図面を参照しながら説明する。
　図１は、一実施形態の回路構造体を示した説明図である。図１（ａ）は、２層トリプレート構造を有する４層基板を示した斜視図である。図１（ｂ）から図１（ｄ）は、３方向の断面図である。
　本実施形態では、２層トリプレート４層基板に平行平板伝送モードの広帯域線路を形成している。この線路は、アンテナへの給電回路や高周波回路として用いることができる。
　２層のトリプレート構造体となる多層基板１には、各層にトリプレートライン（線路）を構成する平面導体と接地導体面とがそれぞれ形成されている。また、多層基板１には、側面（図１（ａ）の奥側面）に側面接地導体２が形成されている。
　この多層基板１に設けられる側面接地導体２は、後述する層間接続導体３と略並行な関係に維持される。側面接地導体２は、側面全体を覆うように設けられても良いし、層間接続導体３の周囲に限定して設けてもよい。少なくとも側面接地導体２は、層間接続導体３を側面に投影した際にその部分を覆う大きさの面積の大きさを有することが望ましい。
　多層基板１の内層には、トリプレートラインとなる複数の平面導体４が設けられている。各層の平面導体４は、層間接続導体３を介して接続されている。
　説明上、図面上方の平面導体４を上方トリプレートライン導体、図面下方の平面導体４を下方トリプレートライン導体、層間接続導体３を層間接続ラインと呼ぶ。
　層間接続導体３は、多層基板１の異なる層に形成される平面導体４相互（上方トリプレートライン導体と下方トリプレートライン導体）を高周波特性を維持しつつ接続する役割を果たしている。
　本実施形態では、多層基板１の２層目と３層目の間の層に（トリプレートライン導体となる複数の平面導体４に挟まれた層に）、層間接続導体３部分を抜いた１つの接地導体層が設けられている。この接地導体層は、上方のトリプレート構造と、下方のトリプレート構造で接地導体面として共用されている。説明上、この共用される接地導体面を中間接地導体面と呼ぶ。なお、中間接地導体面を用いずに、各々のトリプレート構造がそれぞれ上方と下方の接地導体面を別々に有して回路構造部分を形成してもよい。
　本実地形態では、層間接続導体３は、平面状導体として形成されている。層間接続導体３は、トリプレートラインとなる平面導体４とインピーダンスマッチングが成された形状で形成される。層間接続導体３は、導電性材料の取り付けで該当部分を形成してもよいし、ビアなどのように導電性材料を充填して形成してもよい。
　多層基板１の側面に形成された接地導体２と層間接続導体３との間隔は、多層基板１に形成される中間接地導体面と表面接地導体面（上方面接地導体と下方面接地導体）との間隔の１／２よりも少ない間隔を有することが望ましい。好ましくは、１層の３／４程度の間隔が望ましい。換言すれば、トリプレート構造を形成するトリプレートラインと両接地導体面との間隔よりも同等か狭いことが望ましい。
　このように、多層基板の異なる層に複数のトリプレート構造の平面導体を有して且つ導体で接続した回路構造を形成する。 
　この際に、回路構造体の各要素の関係を、基板側面に側面接地導体を形成し且つ層間接続導体との位置関係を高周波回路として最適化した位置関係にこの側面接地導体を配置する。このことで、回路機能を維持しつつ省スペースで異なるトリプレート構造の経路を確保できる。また、中間接地導体面に設ける切欠きの寸法を最適化設計することが可能になり、より省スペース化を図ることが可能となる。
　すなわち、本実施形態によれば、多層基板の異なる層に複数のトリプレート構造の平面導体を有して且つ導体で接続した回路構造において、専有面積を少なく良好な回路特性を維持する回路構造体を提供できる。
　次に、本発明の別の一態様を示す。本実施形態の説明では、先に説明した実施形態と同様の部分については記載を簡略化または省略する。
　図２は、別の一実施形態の回路構造体を示した説明図である。図２（ａ）は、２層トリプレート構造を有する４層基板を示した斜視図である。図２（ｂ）から図２（ｄ）は、３方向の断面図である。図２に示した回路構造体は、図１に示した回路構造体との違いとして、層間接続導体３をスルーホールで構成している点が異なっている。
　層間接続導体３は、図示したように円形（円柱）のスルーホールである。また、多層基板の内層に円形（円柱）のビアとして形成してもよい。
　多層基板１’には、先の実施形態と同様に、各層に平行平板モードとなるトリプレートラインと接地導体面とが形成され、側面（図２（ａ）の奥側面）に接地導体２が形成されている。この接地導体２は、層間接続導体３と略並行な関係になる。
　このように、多層基板の異なる層に複数のトリプレート構造の平面導体を有して且つ導体で接続した回路構造を形成する。この際に、基板側面に接地導体を形成し且つトリプレートライン相互を接続する導体との位置関係を高周波回路として最適化した位置関係を回路構造に持たせる。このことで、回路機能を維持しつつ省スペースで異なるトリプレート構造の経路を確保できる。また、中間接地導体面に設ける切欠きの寸法を最適化設計することが可能になり、より省スペース化を図ることが可能となる。
　すなわち、本実施形態によれば、多層基板の異なる層に複数のトリプレート構造の平面導体を有して且つ導体で接続した回路構造において、専有面積を少なく良好な回路特性を維持する回路構造体を提供できる。
　ここで、トリプレートライン相互をスルーホールで接合した２層トリプレート４層基板の一例を示し、本発明の優位点を説明する。
　図３は、本発明と対比する一回路構造体を示した説明図である。この層間接続回路は、スルーホールを多用して基板中央付近でトリプレートライン相互を層間接続している。
　図３に示したように、トリプレ-ト構造を多層化する際に、トリプレートライン相互を接続し、その周りを別のスルーホールで囲むことにより層間の接続及びエネルギー損失を抑える構造要素を回路構造に組み込むことが可能である。
　この回路構造では、スルーホールで囲む領域及び他の回路要素との適度な間隔も必要である上、多層化すればするほど、スルーホールの形成が困難になる問題を指摘できる。また、更なる多層化を実行した場合には、上下層に対して配線を這わせることが不可能となる制約が大きく設計に影響を与え得る。換言すれば、例え層数を増やしても、高周波特性を維持しつつ、狭い領域に各回路要素を配置することに対する効率上の問題を指摘できる。
　一方で、本願発明による回路構造では、多層基板の壁面に設けた接地導体を　層間接続導体との関係で略並行面となる位置関係を維持する構造で形成することで、高周波特性を維持しつつ省スペース化が図れる。換言すれば、図１や図２に示した回路構造と、図３に示した回路構造を同等の高周波特性を維持しつつ多層基板内に形成するとした場合に、図１や図２に示した回路構造の方が省スペースに設計できる。また、スルーホール数の低減にも寄与できる。
　以下は、同等特性を奏するであろうで図１及び図２に示した回路構造と図３に示した回路構造が必要とする寸法及びスルーホール数を対比して示した一例である。 
　・寸法： 
　　　図３回路構造：φ4.2mmスルーホール中心（最外径φ5mm） 
　　　図１回路構造：3mm（図１（ｂ）の縦方向）×1.5mm（図１（ｂ）の横方向） 
　　　図２回路構造：3mm×3mm
　・スルーホール数： 
　　　図３回路構造：　7本（スルーホール直径φ0.8ｍｍ） 
　　　図１回路構造：　0本　
　　　図２回路構造：　1本
　図４は、図１に示した回路構造体の特性をシミュレートしたリタ－ロス特性（ａ）ならびに挿入損失特性（ｂ）である。シミュレート条件は、回路寸法を15ｍｍ×20ｍｍ、ΔS＝0.02をに設定してある。
　この特性図は、各層の厚さを0.762ｍｍに設定し、多層基板内に設ける層間接続導体３と側面の接地導体４との間隔を0.765ｍｍに設定したシミュレート結果である。このように、良好な特性を維持できている。
　次に本発明の幾つかの取りえる態様を例示する。
　図５は、本発明の回路構造の変形例１である。 
　図５（ａ）の回路構造は、更なる多層化を実施して、３層トリプレート構造を形成した態様である。図５（ｂ）の回路構造は、４層トリプレート構造を形成した態様である。 
　各々ストリップラインとなる複数の平面導体は、多層基板の異なる３層又は４層に設けられている。また、層間接続ラインとなる層間接続導体は、３層又は４層の平面導体を相互に接続する。各要素は、所望する高周波信号の分岐方向や合流方向に合わせてインピーダンスマッチングされた形状に形成される。 
　このように更なる多層トリプレート構造を実現する際にも、本発明はサイズ低減に有効に働く。なお、本構造は、例えば、フェーズドアレーアンテナなどで使用可能な高周波伝送経路の分岐や合流に採用できる。
　図６は、本発明の回路構造の変形例２である。 
　本回路構造は、層間接続導体３の側面側に各々２つずつ接地されたスルーホールを形成している。このように、層間接続導体３の周囲に、側面接地導体２と接地された所望数のスルーホールを配設する回路構造を採用してもよい。 
　また、スルーホールに変えて接地されたビアを側面接地導体２と共に周囲に配設する形状を採用してもよい。
　図７は、本発明の回路構造の変形例３である。 
　本回路構造は、トリプレートラインとなる平面導体が層ごとに異なる方向を向いている。このように回路構造を形成してもよい。
　以上説明したように、本発明によれば、多層基板の異なる層に複数のトリプレート構造の平面導体を有して且つ導体で接続した回路構造において、専有面積を少なく良好な回路特性を維持する回路構造体を提供できる。
　なお、本発明の具体的な構成は前述の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更があってもこの発明に含まれる。例えば、各々説明した変形例は適宜組み合わせて回路構造に組み入れることが可能である。
　また、上記の実施形態の一部又は全部は、以下のようにも記載されうる。尚、以下の付記は本発明をなんら限定するものではない。　
［付記１］
　多層トリプレート構造体となる接地導体面とストリップ導体とを各層に有する多層基板と、
　異なる層の前記ストリップ導体相互を接続する層間接続ラインとなる層間接続導体と、
　前記層間接続導体に略並行面にあたる位置関係にある前記多層基板の近傍側面に形成された接地導体と、
を含む回路構造体。
［付記２］
　前記多層基板の前記複数のストリップ導体に挟まれた一層に、前記層間接続導体部分を抜いた接地導体面を有する、上記付記記載の回路構造体。
［付記３］
　前記多層基板の前記複数のストリップ導体に挟まれた一層に、前記層間接続導体部分を抜いた接地導体面を有する、上記付記記載の回路構造体。
［付記４］
　前記層間接続導体と前記多層基板の近傍側面に形成された前記接地導体との間が前記多層基板の基材と異なる誘電体で形成された、上記付記記載の回路構造体。
［付記５］
　前記層間接続導体と前記多層基板の近傍側面に形成された前記接地導体との間が前記多層基板の基材の誘電率よりもより高い誘電率を有する誘電体で形成された、上記付記記載の回路構造体。
［付記６］
　前記層間接続導体と前記多層基板の近傍側面に形成された前記接地導体との間が前記多層基板の基材の誘電率よりもより低い誘電率を有する誘電体で形成された、上記付記記載の回路構造体。
［付記７］
　前記層間接続導体と前記多層基板の近傍側面に形成された前記接地導体との間が前記多層基板の基材と異なる誘電体で形成されており、
　前記多層基板の側面に形成された前記接地導体と前記層間接続導体との間隔を、前記異なる誘電体の誘電率を係数として、前記多層基板に形成されるトリプレート構造のストリップ導体と接地導体との間隔とその間の誘電率に略一致する間隔に形成された、
上記付記記載の回路構造体。
　本発明は、高周波回路構造体を形成する際に、省スペース化が必要となる多層基板や、層数が多い多層基板に良好に採用できる。
　この出願は、２０１５年８月２６日に出願された日本出願特願２０１５－１６６９１２号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１，１’多層基板
２　　　側面接地導体
３　　　層間接続導体
４　　　複数の平面導体
 

 

Claims (8)

  1. 　第１乃至第Ｎ（Ｎは２以上の整数）の平面導体をそれぞれ含む第１乃至第Ｎのトリプレート構造体を多層化してなる多層基板と、
    　前記第１乃至第Ｎの平面導体相互を接続する層間接続導体と、
    　前記層間接続導体に対して略並行でかつ近傍にある前記多層基板の側面に形成された側面接地導体と、
    を含む回路構造体。
  2. 　第ｎ（１≦ｎ≦Ｎ）のトリプレート構造体は、第ｎの平面導体と、該第ｎの平面導体を挟む第ｎ及び第（ｎ＋１）の平面接地導体と、を含む第ｎのトリプレートラインから成る、請求項１に記載の回路構造体。
  3. 　前記第１乃至第Ｎの平面導体間にある、第ｍ（２≦ｍ≦Ｎ）の平面接地導体は、前記層間接続導体が通過する窓を持つ、請求項２に記載の回路構造体。
  4. 　前記層間接続導体は、平面導体で形成される、
    請求項１ないし３の何れか一項に記載の回路構造体。
  5. 　前記層間接続導体は、スルーホールで形成される、
    請求項１ないし４の何れか一項に記載の回路構造体。
  6. 　前記層間接続導体は、ストリップラインとなる前記平面導体とインピーダンスマッチングが成された形状で形成される、
    請求項１ないし５の何れか一項に記載の回路構造体。
  7. 　前記多層基板の側面に形成された前記接地導体と前記層間接続導体との間隔は、前記多層基板に形成される中間接地導体面と表面接地導体面との間隔の１／２よりも少ない間隔を有する、
    請求項１ないし６の何れか一項に記載の回路構造体。
  8. 　各々ストリップラインとなる前記複数の平面導体は、前記多層基板の異なる３層に設けられ、
    　層間接続ラインとなる前記層間接続導体は、前記３層の前記平面導体を相互に接続し、
    　前記複数の平面導体と前記層間接続導体は、高周波信号の分岐方向又は合流方向に合わせたインピーダンスマッチングされた相関関係にある
    ことを特徴とする請求項１ないし７の何れか一項に記載の回路構造体。
     
     

     
PCT/JP2016/003753 2015-08-26 2016-08-17 回路構造体 WO2017033434A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/746,876 US11018404B2 (en) 2015-08-26 2016-08-17 Circuit body structure, where planar conductors on different layers of a multilayer board are connected by an interlayers connection
EP16838785.0A EP3344019B1 (en) 2015-08-26 2016-08-17 Circuit structure
CN201680048905.3A CN107926112B (zh) 2015-08-26 2016-08-17 电路结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015166912A JP6222747B2 (ja) 2015-08-26 2015-08-26 回路構造体
JP2015-166912 2015-08-26

Publications (1)

Publication Number Publication Date
WO2017033434A1 true WO2017033434A1 (ja) 2017-03-02

Family

ID=58099735

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/003753 WO2017033434A1 (ja) 2015-08-26 2016-08-17 回路構造体

Country Status (5)

Country Link
US (1) US11018404B2 (ja)
EP (1) EP3344019B1 (ja)
JP (1) JP6222747B2 (ja)
CN (1) CN107926112B (ja)
WO (1) WO2017033434A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022128024A (ja) 2021-02-22 2022-09-01 株式会社東芝 基板、高周波回路、アンテナ装置、無線通信装置、および基板の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243281A (ja) * 1998-02-25 1999-09-07 Kyocera Corp 高周波回路基板
JP2001189609A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp マイクロストリップ線路接続体
JP2001313505A (ja) * 2000-05-01 2001-11-09 Mitsubishi Electric Corp 電力分配器
JP2003168903A (ja) * 2001-12-03 2003-06-13 Mitsubishi Electric Corp ストリップ線路の接続構造
JP2004087563A (ja) * 2002-08-23 2004-03-18 Nec Engineering Ltd 多層基板及び半導体装置
JP2010520652A (ja) * 2007-03-02 2010-06-10 日本電気株式会社 小型フィルタリング構造

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63158004U (ja) 1987-04-02 1988-10-17
JPH04802A (ja) * 1990-04-17 1992-01-06 Mitsubishi Electric Corp トリプレート線路形基板間接続素子
FR2747239B1 (fr) * 1996-04-04 1998-05-15 Alcatel Espace Module hyperfrequence compact
JP2002100901A (ja) 2000-09-25 2002-04-05 Mitsubishi Electric Corp 多層平面型導波路
JP2004259959A (ja) * 2003-02-26 2004-09-16 Kyocera Corp 配線基板
JP2006246189A (ja) * 2005-03-04 2006-09-14 Mitsubishi Electric Corp ストリップ線路の接続構造
JP2009111658A (ja) * 2007-10-30 2009-05-21 Kyocera Corp 多層配線基板
JP2013005296A (ja) 2011-06-17 2013-01-07 Hitachi Chem Co Ltd 線路層間接続器、線路層間接続器を有する平面アレーアンテナ、平面アレーアンテナモジュール
US9627736B1 (en) * 2013-10-23 2017-04-18 Mark W. Ingalls Multi-layer microwave crossover connected by vertical vias having partial arc shapes
KR20150095092A (ko) * 2014-02-12 2015-08-20 한국전자통신연구원 고속 신호 전달용 기판 조립체 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243281A (ja) * 1998-02-25 1999-09-07 Kyocera Corp 高周波回路基板
JP2001189609A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp マイクロストリップ線路接続体
JP2001313505A (ja) * 2000-05-01 2001-11-09 Mitsubishi Electric Corp 電力分配器
JP2003168903A (ja) * 2001-12-03 2003-06-13 Mitsubishi Electric Corp ストリップ線路の接続構造
JP2004087563A (ja) * 2002-08-23 2004-03-18 Nec Engineering Ltd 多層基板及び半導体装置
JP2010520652A (ja) * 2007-03-02 2010-06-10 日本電気株式会社 小型フィルタリング構造

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3344019A4 *

Also Published As

Publication number Publication date
US11018404B2 (en) 2021-05-25
JP6222747B2 (ja) 2017-11-01
EP3344019B1 (en) 2021-06-16
CN107926112B (zh) 2021-03-05
CN107926112A (zh) 2018-04-17
EP3344019A4 (en) 2019-04-17
EP3344019A1 (en) 2018-07-04
JP2017045847A (ja) 2017-03-02
US20200112076A1 (en) 2020-04-09

Similar Documents

Publication Publication Date Title
US7408120B2 (en) Printed circuit board having axially parallel via holes
KR101573959B1 (ko) 다층 배선 기판
JP5881400B2 (ja) 高周波伝送線路
JP2002353588A (ja) 配線基板及び配線基板の製造方法
JP6810001B2 (ja) 高周波伝送線路
US9204533B2 (en) Asymmetrical multilayer substrate, RF module, and method for manufacturing asymmetrical multilayer substrate
JP6447786B2 (ja) 多層基板
JP2008153542A (ja) 多層配線基板
US10045435B2 (en) Concentric vias and printed circuit board containing same
JP5323435B2 (ja) 差動伝送用多層配線基板
WO2013099286A1 (ja) 多層配線基板
JP2007243123A (ja) 電磁界結合構造及び多層配線板
KR101577370B1 (ko) 마이크로웨이브 필터
WO2017033434A1 (ja) 回路構造体
JP4834937B2 (ja) 高周波回路用多層配線板
JP2001144451A (ja) 積層配線板
JP2006270026A (ja) 配線構造、プリント配線板、集積回路および電子機器
JPS60214602A (ja) ブランチラインカツプラ
JP2000068716A (ja) 多層伝送線路
US11271309B2 (en) Systems and methods for interconnecting and isolating antenna system components
TWI533500B (zh) 信號傳輸線結構及其應用之電子裝置
JP4471281B2 (ja) 積層型高周波回路基板
JPS60124101A (ja) ブランチラインカツプラ
CN116937100A (zh) 金属悬置线结构
JP2000031709A (ja) 多層伝送線路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16838785

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE