JP2007243123A - 電磁界結合構造及び多層配線板 - Google Patents

電磁界結合構造及び多層配線板 Download PDF

Info

Publication number
JP2007243123A
JP2007243123A JP2006119742A JP2006119742A JP2007243123A JP 2007243123 A JP2007243123 A JP 2007243123A JP 2006119742 A JP2006119742 A JP 2006119742A JP 2006119742 A JP2006119742 A JP 2006119742A JP 2007243123 A JP2007243123 A JP 2007243123A
Authority
JP
Japan
Prior art keywords
slot
wiring board
transmission line
multilayer wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006119742A
Other languages
English (en)
Other versions
JP4946150B2 (ja
Inventor
Yuichi Shimayama
裕一 島山
Yasushi Shimada
靖 島田
Masahiko Ota
雅彦 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2006119742A priority Critical patent/JP4946150B2/ja
Publication of JP2007243123A publication Critical patent/JP2007243123A/ja
Application granted granted Critical
Publication of JP4946150B2 publication Critical patent/JP4946150B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】スロット結合構造における伝送損失を低減し、特に配線層数が4層以上の多層配線板でも良好な電磁界結合構造及びそれを用いた多層配線板を提供する。
【解決手段】スロット結合型層間接続構造100は、第1の伝送線路2Aと、第1の誘電体1Aと、スロット4Aを有する第1の地導体3Aと、第2の誘電体1Bと、スロット3Aに対応する位置にスロット3B有する第2の地導体3Bと、第3の誘電体1Cと、第2の伝送線路2Bとがこの順に積層されて形成され、一対のスロット4A,4Bを介して第1の地導体3Aと第2の地導体3Bとを電磁界的に接続することにより、第1の伝送線路2Aと第2の伝送線路2Bとが電気的に接続される。第1の地導体3A及び第2の地導体3Bのそれぞれは、そのスロットの周囲に周期的に形成したビアホール群5により電気的に接続される。
【選択図】図1

Description

本発明は、多層電気回路基板における層間の電気的接続構造、特に、マイクロ波帯からミリ波帯の高い周波数帯で使用されるスロット結合を有する電磁界結合構造に関する。また、その電磁界結合構造を用いた多層配線板に関する。
多層電気回路基板の層間の電気的接続方法としては、低い周波数帯ではスルーホールやビアホールが用いられるのが一般的である。これに対し、マイクロ波帯からミリ波帯の高い周波数帯では、新しい層間接続方法として、電磁界結合を用いた方式が提案されている。電磁界結合を用いた具体的な構造は幾つか考えられるが、その中でも特に、いわゆる「スロット結合」と呼ばれる構造が実用性が高いことで知られている。一般的なスロット結合に関しては、例えばIEEE1993 International Microwave Symposium、pp.1321−1324、“Slot−Coupled Double−Sided Microstrip Interconnects And couplers”等で述べられている。
図3は、従来技術によるスロット結合の典型的な構造の模式図である。図3(a)は多層基板を横から見た断面図、図3(b)は多層基板の各層上の金属パターンを別々に取り出して並べた平面図である。図に於いて、1Aと1Bは、セラミックなどの絶縁材料から成る基板である。1Aと1Bが計2層積層されて多層基板が構成される。2Aと2Bは、電気的に接続されるべき高周波伝送線路である。3は、多層基板内部のベタパターンであり、グランド層として働く地導体である。4は、グランド層3aの中に開けられたスロット状の開口部であり、この開口部を通じて高周波伝送線路2Aと2Bが電磁界結合する。6Aと6Bは、高周波伝送線路2Aと2Bの先端の開放端である。スロット4から開放端6Aと6Bまでの距離はおおむね線路実効波長λの1/4程度である。
本明細書に於いては、実際に基板を試作し、マイクロ波帯(20〜30GHz)で測定したスロット結合の測定結果のグラフを幾つか示す。なお、スロット結合は基板の表と裏の両面に配線が別れているために、そのままではウェハプローバ等を使って高周波測定をすることが困難である。そのため、図4の模式図に示すように、2個のスロット結合を直列に2個接続することでプロービングによる測定を可能にした。そのため、後出のグラフに示す特性は全てスロット結合2個分の特性である。本来のスロット結合1個分の損失は、後出のグラフの損失の概ね半分である。なお、測定結果のグラフには、測定したパターンで使用したマイクロストリップライン長と同じ長さで、層間接続が無いマイクロストリップラインの損失も併せて示した。これにより、スロット結合部の伝送損失が算出できるようにした。
また、スロット結合構造における挿入損失を低減すること、特に3層積層以上の多層基板でも良好な電磁界結合を得ることを目的に、高周波電気回路を構成する多層基板の層間を電気的に接続する手段としてスロット結合型の電磁界結合方式を用い、スロットの形状としてリング形状のスロットを用いた電磁界結合構造に於いて、あるリング状のスロットの内側に別のリング状のスロットが配置された複数のリング形状のスロットを採用し、全体が入れ子状に配置されている電磁界結合構造が開示されている(例えば、特許文献1参照)。
IEEE1993 International Microwave Symposium、pp.1321−1324、"Slot−Coupled Double−Sided Microstrip Interconnects And Couplers" 特許第3512668号公報
しかしながら、従来技術のスロット構造では伝送損失が大きく、更なる改善が望まれていた。特に、配線層数が4層以上といった多層配線板でスロット結合を設計する場合、従来技術のスロット結合では、伝送損失の悪化が顕著であった。
図5は、従来技術によるスロット結合を、前記説明のように4層構造の多層配線板に適用した場合の典型的な構造の模式図である。図5(a)は、多層基板を横から見た断面図、図5(b)は、多層基板の各層上のメタルパターンを別々に取り出して並べた平面図である。図において、3Aと3Bは多層基板内部に隠れたグランド層たる地導体であり、4Aと4Bは、そのグランド層に設けられたスロット状の開口部である。図6は、4層構造のスロット結合の伝送損失を測定するために、実際に試作した基板の断面図(図6(a))および各層の金属パターンを示す図(図6(b))である。図6に示した基板の伝送損失(S21パラメータ)を測定した結果を図7に示す。同図には、スロット結合の伝送損失を算出するために、測定したスロット結合パターンと同じ長さのマイクロストリップ線路の伝送損失を併せて示した。また、スロット結合は24GHz帯を中心に設計した。図7から、スロット結合1個当たりの伝送損失は24GHz時で約3.7dBであることがわかる。
図7の実験における、図6の構造の設計値を説明する。基板材料としては、1GHz時の比誘電率が3.6のガラスエポキシ系プリント配線板材料を用い、1層当たり0.5mmの厚みとした。配線層数は4層である。伝送線路2A、2B、2Cは、特性インピーダンスが50Ωとなるようにライン幅を1.1mmとしたマイクロストリップ線路である。スロット4Aと4Bの寸法は、3.8mm×1.1mmである。
このように、従来技術のスロット結合では、配線層数が4層以上の多層配線板で伝送損失が大きく悪化してしまう。この原因としては伝送線路2Aと2Bの間の電磁界結合が弱まることにある。電磁界結合が弱まる理由は2つある。まず、第1は伝送線路2Aと2Bの間の距離が多層基板の厚みの分だけ遠くなるためである。第2に、図5の構造では「鏡像」関係を利用して電磁界結合を強める設計法が取れないためである。即ち、図3のような通常のスロット結合では、伝送線路2Aと2Bの上の電磁界モードが、地導体(グランド層)3を挟んで鏡像の関係にあることによって安定し、強いモード結合を得ている。それに対し、図5の構造では伝送線路2Aと2Bの鏡像関係の中心の位置(多層基板の厚み方向の中央)には地導体(グランド層)がないために鏡像原理によってモード結合を強めることができないためである。
本発明の目的は、上記のようなスロット結合構造における伝送損失を低減することにあり、特に配線層数が4層以上の多層配線板でも良好な電磁界結合構造、及びそれを用いた多層配線板を得ることにある。
請求項1に記載の電磁界結合構造は、誘電体層を挟む一対の導体層において、各導体層は少なくとも1つのスロットを有し、前記一対の導体層のスロットの少なくとも一対を介して、前記一対の導体層を電磁界的に接続する電磁界結合構造であって、前記一対の導体層のそれぞれは、そのスロットの周囲に周期的に形成したビアホール群により電気的に接続されていることを要旨とする。
請求項2に記載の多層配線板は、第1の伝送線路と、第1の誘電体層と、少なくとも1つのスロットを有する第1の導体層と、第2の誘電体層と、前記少なくとも1つのスロットに対応する位置にスロットを有する第2の導体層と、第3の誘電体層と、第2の伝送線路とがこの順に積層されて形成され、少なくとも一対のスロットを介して前記第1の導体層と前記第2の導体層とを電気的に接続することにより、前記第1の伝送線路と前記第2の伝送線路とが電磁界的に接続される多層配線板であって、前記第1の導体層及び前記第2の導体層のそれぞれは、そのスロットの周囲に周期的に形成したビアホール群により電気的に接続されていることを要旨とする。
請求項3に記載の多層配線板は、請求項2に記載の多層配線板において、前記ビアホール群の各ビアホール間の間隔を、前記多層配線板で使用する周波数に対応する線路実効波長の4分の1以下としたことを要旨とする。
本発明によれば、配線層が例えば4層以上の多層配線板の基板表裏の伝送線路をスロット結合する場合において、各中間層に形成したスロットの周囲にビアホールを形成し、異なる層のスロット間を接続することで、擬似的に1つのスロットと等価な構造となり、伝送損失の低減が図れる。本発明によれば、更に電磁波のパラレルプレート成分を抑制することが出来、より低損失な層間接続が可能となる。本発明によれば、マイクロ波からミリ波帯の高周波信号を低損失で層間接続できる多層配線板を得ることが可能となる。
以下、図面に基づいて、本発明における電磁界結合構造の実施の形態を詳細に説明する。
図1は、本発明におけるスロット結合型層間接続構造(電磁界結合構造)の実施形態についての概略構成を示す分解斜視図である。本発明の実施形態に係るスロット結合型層間接続構造100は、図1に示すように、第1の伝送線路2A、第1の誘電体1A、第1の地導体3A、第2の誘電体1B、第2の地導体3B、第3の誘電体1C、第2の伝送線路2Bが、この順に上から積層されて構成されている。ここで、第1の地導体3A及び第2の地導体3Bには、それぞれ第1の伝送線路2A及び第2の伝送線路2Bの終端部から線路実効波長λの概略1/4程度の位置にスロット4A及びスロット4Bが形成される。このスロットの長手方向の大きさは、線路実効波長λの概略1/2程度である。
また、第1の地導体3Aと第2の地導体3Bとは、スロット4Aとスロット4Bの周囲に形成した周期構造ビアホール5によって電気的に接続されている。このとき、周期構造ビアホール5の周期構造形状は、特に規定するものではないが、その位置は、スロット4Aとスロット4Bの近傍に形成するのが好ましい。また、周期構造ビアホールのピッチ(間隔)は、線路実効波長λの1/4以下とすることが好ましい。
本発明のスロット結合型層間接続構造(電磁界結合構造)を実現するための材料の仕様としては、一般的な多層配線板材料であれば特に問題はなく、セラミック系や有機系の配線板材料を用いることができる。また、伝送損失を抑制するためには、低誘電率かつ低誘電正接の配線板材料が好ましい。このような材料として、例えば、低誘電正接高耐熱多層材料として市販されているMCL−LX−67Y(日立化成工業株式会社製、商品名)やGEA−LX−67Y(日立化成工業株式会社製、商品名)がある。また、多層配線板を作製する際に用いる銅箔に関しても特に規定はなく、一般的なものを用いることができるが、伝送損失を抑制するためには銅箔の粗化形状はできるだけ平坦なものが好ましい。このような材料として、例えば3EC−VLP−12(三井金属鉱業株式会社製、商品名)がある。
以下、本発明のスロット結合型層間接続構造(電磁界結合構造)の実施例について説明する。
まず、板厚0.5mm及び銅箔厚さ12μmの銅張り積層板(日立化成工業株式会社製、商品名MCL−LX−67Y)に、後にエッチングにより形成するスロットの周囲に周期構造ビアホール5の穴あけをし、無電解めっきを施す。そして1.1mm×3.8mmのスロット6a及び6bをエッチングによりパターニングして内層回路板(3A、1B、3B)を作製する(ステップS1)。
次に、上から12μm銅箔(三井金属鉱業株式会社製、商品名3EC−VLP−12)、プリプレグ(日立化成工業株式会社製、商品名GEA−LX−67Y)、ステップS1で得られた内層回路板、プリプレグ(日立化成工業株式会社製、商品名GEA−LX−67Y)、12μm銅箔(三井金属鉱業株式会社製、商品名3EC−VLP−12)の順にそれらを重ね、温度230℃、圧力3MPa、時間60分の条件で積層一体化した多層回路板(2A、1A、3A、1B、3B、1C、2B)を作製する(ステップS2)。
最後に、ステップS2で得られた多層回路板に対し、内層回路板に形成したスロットと対応する位置に、幅1.1mmの伝送線路をエッチングによりパターニングしてスロット結合型層間接続構造100を得る。作製したスロット結合型層間接続構造100の断面構造および各層のメタルパターンを図8に示す。
(比較例1)
まず、板厚0.5mm及び銅箔厚さ12μmの銅張り積層板(日立化成工業株式会社製、商品名MCL−LX−67Yに対して、1.1mm×3.8mmのスロット6a及び6bをエッチングによりパターニングして内層回路板(3A、1B、3B)を作製する(ステップS1´)。図2に比較例のスロット結合型層間接続構造の概略構成である分解斜視図を示す。
次に、上から12μm銅箔(三井金属鉱業株式会社製、商品名3EC−VLP−12)、プリプレグ(日立化成工業株式会社製、商品名GEA−LX−67Y)、ステップS1´で得られた内層回路板、プリプレグ(日立化成工業株式会社製、商品名GEA−LX−67Y)、12μm銅箔(三井金属鉱業株式会社製、商品名3EC−VLP−12)の順にそれらを重ね、温度230℃、圧力3MPa、時間60分の条件で積層一体化した多層回路板(2A、1A、3A、1B、3B、1C、2B)を作製する(ステップS2´)。
最後に、ステップS2´で得られた多層回路板に対し、内層回路板に形成したスロットと対応する位置に、幅1.1mmの伝送線路をエッチングによりパターニングしてスロット結合型層間接続構造1000を得る。作製したスロット結合型層間接続構造1000の断面構造および各層のメタルパターンを図6に示す。
以上のように作製した24GHz帯スロット結合型層間接続構造100と1000に対して、伝送線路2Aと伝送線路2Bに、高周波プローブ(Cascade製、商品名ACP−GSG500)を接触させ、同軸ケーブル(SUHNER製、商品名SUCOFLEX100)を介して接続されたネットワークアナライザ(Agilent Technologies製、商品名E8364B)から電力を供給すると共に、伝送線路2Aから伝送線路2Bの端面に電力が通過する際の伝送損失を測定した。伝送損失を測定した結果を図9に示す。また、各スロット結合型層間接続構造の24GHz時の特性をまとめて下記表1に示す。なお下記表1中の構造100は、実施例1で作製したスロット結合型層間接続構造100を、構造1000は、比較例1で作製したスロット結合型層間接続構造1000を表す。
Figure 2007243123
図9及び表1から、スロット結合型層間接続構造100(実施例1)は、スロット結合型層間接続構造1000(比較例1)よりも24GHz近傍での伝送損失が小さいことがわかる。
本発明によるスロット結合型層間接続構造の実施形態の概略構成を示す分解斜視図である。 比較例のスロット結合型層間接続構造の概略構成を示す分解斜視図である。 従来技術によるスロット結合の典型的な構造の模式図であり、(a)は多層基板を横から見た断面図、(b)は多層基板の各層上の金属パターンを別々に取り出して並べた平面図である。 スロット結合の模式図であり、(a)は多層基板を横から見た断面図、(b)は多層基板の各層上の金属パターンを別々に取り出して並べた平面図である 従来技術によるスロット結合の典型的な構造の模式図であり、(a)は、多層基板を横から見た断面図、(b)は、多層基板の各層上のメタルパターンを別々に取り出して並べた平面図である。 従来技術のスロット結合型層間接続構造の断面図及び各層のメタルパターンである。 基板の伝送損失(S21パラメータ)を測定したグラフである。 本発明によるスロット結合型層間接続構造の断面図(a)及び各層のメタルパターン(b)である。 スロット結合型層間接続構造の伝送損失を測定したグラフである。
符号の説明
100 本発明によるスロット結合型層間接続構造
1000 従来技術によるスロット結合型層間接続構造
1A、1B、1C 有機材料などの絶縁材料
2A、2B、2C 伝送線路(マイクロストリップ線路)
3、3A、3B 地導体
4A、4B、4C、4D スロット
5、5A、5B 周期構造ビアホール
6A、6B 伝送線路の開放端

Claims (3)

  1. 誘電体層を挟む一対の導体層において、各導体層は少なくとも1つのスロットを有し、前記一対の導体層のスロットの少なくとも一対を介して、前記一対の導体層を電磁界的に接続する電磁界結合構造であって、
    前記一対の導体層のそれぞれは、そのスロットの周囲に周期的に形成したビアホール群により電気的に接続されていることを特徴とする電磁界結合構造。
  2. 第1の伝送線路と、第1の誘電体層と、少なくとも1つのスロットを有する第1の導体層と、第2の誘電体層と、前記少なくとも1つのスロットに対応する位置にスロットを有する第2の導体層と、第3の誘電体層と、第2の伝送線路とがこの順に積層されて形成され、少なくとも一対のスロットを介して前記第1の導体層と前記第2の導体層とを電気的に接続することにより、前記第1の伝送線路と前記第2の伝送線路とが電磁界的に接続される多層配線板であって、
    前記第1の導体層及び前記第2の導体層のそれぞれは、そのスロットの周囲に周期的に形成したビアホール群により電気的に接続されていることを特徴とする多層配線板。
  3. 前記ビアホール群の各ビアホール間の間隔を、前記多層配線板で使用する周波数に対応する線路実効波長の4分の1以下としたことを特徴とする請求項2に記載の多層配線板。
JP2006119742A 2006-02-08 2006-04-24 電磁界結合構造及び多層配線板 Expired - Fee Related JP4946150B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006119742A JP4946150B2 (ja) 2006-02-08 2006-04-24 電磁界結合構造及び多層配線板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006030883 2006-02-08
JP2006030883 2006-02-08
JP2006119742A JP4946150B2 (ja) 2006-02-08 2006-04-24 電磁界結合構造及び多層配線板

Publications (2)

Publication Number Publication Date
JP2007243123A true JP2007243123A (ja) 2007-09-20
JP4946150B2 JP4946150B2 (ja) 2012-06-06

Family

ID=38588322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006119742A Expired - Fee Related JP4946150B2 (ja) 2006-02-08 2006-04-24 電磁界結合構造及び多層配線板

Country Status (1)

Country Link
JP (1) JP4946150B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074794A (ja) * 2008-09-22 2010-04-02 Murata Mfg Co Ltd カプラ及び通信装置
WO2011111605A1 (ja) 2010-03-09 2011-09-15 日立化成工業株式会社 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
JP2012028498A (ja) * 2010-07-22 2012-02-09 Nec Corp ノイズ抑制構造を有する回路基板
JP2012182782A (ja) * 2011-02-08 2012-09-20 Hitachi Chem Co Ltd 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
JP2014057313A (ja) * 2013-09-17 2014-03-27 Sony Corp 伝送装置とその製造方法及び伝送方法
US9088352B2 (en) 2008-09-25 2015-07-21 Sony Corporation Wave dielectric transmission device, manufacturing method thereof, and in-millimeter wave dielectric transmission
JP2019532563A (ja) * 2016-09-01 2019-11-07 ウェハー エルエルシーWafer Llc 多層ソフトウェアデファインドアンテナ及びその製造方法
WO2023070271A1 (en) * 2021-10-25 2023-05-04 Nokia Shanghai Bell Co., Ltd. Coupler and related method, module and device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291536A (ja) * 1993-04-07 1994-10-18 A T R Koudenpa Tsushin Kenkyusho:Kk スロット結合型マイクロストリップアンテナ及び平面回路装置
JP2000269708A (ja) * 1999-03-15 2000-09-29 Sharp Corp 電磁界結合構造およびそれを用いた電気回路装置
JP2002185222A (ja) * 2000-12-15 2002-06-28 Kyocera Corp 配線基板
JP2003017909A (ja) * 2001-04-27 2003-01-17 Nec Corp 高周波回路基板とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291536A (ja) * 1993-04-07 1994-10-18 A T R Koudenpa Tsushin Kenkyusho:Kk スロット結合型マイクロストリップアンテナ及び平面回路装置
JP2000269708A (ja) * 1999-03-15 2000-09-29 Sharp Corp 電磁界結合構造およびそれを用いた電気回路装置
JP2002185222A (ja) * 2000-12-15 2002-06-28 Kyocera Corp 配線基板
JP2003017909A (ja) * 2001-04-27 2003-01-17 Nec Corp 高周波回路基板とその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074794A (ja) * 2008-09-22 2010-04-02 Murata Mfg Co Ltd カプラ及び通信装置
US9344197B2 (en) 2008-09-25 2016-05-17 Sony Corporation Wave dielectric transmission device, manufacturing method thereof, and in-millimeter wave dielectric transmission method
US9647311B2 (en) 2008-09-25 2017-05-09 Sony Corporation Wave dielectric transmission device, manufacturing method thereof, and in-millimeter wave dielectric transmission method
US9088352B2 (en) 2008-09-25 2015-07-21 Sony Corporation Wave dielectric transmission device, manufacturing method thereof, and in-millimeter wave dielectric transmission
WO2011111605A1 (ja) 2010-03-09 2011-09-15 日立化成工業株式会社 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
JP2011211170A (ja) * 2010-03-09 2011-10-20 Hitachi Chem Co Ltd 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
CN102783259A (zh) * 2010-03-09 2012-11-14 日立化成工业株式会社 电磁耦合构造、多层传送线路板、电磁耦合构造的制造方法、及多层传送线路板的制造方法
JP2012028498A (ja) * 2010-07-22 2012-02-09 Nec Corp ノイズ抑制構造を有する回路基板
US9397381B2 (en) 2011-02-08 2016-07-19 Hitachi Chemical Company, Ltd. Electromagnetic coupling structure, multilayered transmission line plate, method for producing electromagnetic coupling structure, and method for producing multilayered transmission line plate
JP2012182782A (ja) * 2011-02-08 2012-09-20 Hitachi Chem Co Ltd 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
JP2014057313A (ja) * 2013-09-17 2014-03-27 Sony Corp 伝送装置とその製造方法及び伝送方法
JP2019532563A (ja) * 2016-09-01 2019-11-07 ウェハー エルエルシーWafer Llc 多層ソフトウェアデファインドアンテナ及びその製造方法
JP7045085B2 (ja) 2016-09-01 2022-03-31 ウェハー エルエルシー 多層ソフトウェアデファインドアンテナ及びその製造方法
WO2023070271A1 (en) * 2021-10-25 2023-05-04 Nokia Shanghai Bell Co., Ltd. Coupler and related method, module and device

Also Published As

Publication number Publication date
JP4946150B2 (ja) 2012-06-06

Similar Documents

Publication Publication Date Title
TWI710163B (zh) 射頻連接設置
JP5990828B2 (ja) 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
JP4946150B2 (ja) 電磁界結合構造及び多層配線板
US8547187B2 (en) Printed circuit board impedance matching step for microwave (millimeter wave) devices
JP5831096B2 (ja) 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
JP2006024618A (ja) 配線基板
WO2007132161A1 (en) An antenna system
US20150171816A1 (en) Balun
JP2005051331A (ja) マイクロストリップ線路と誘電体導波管との結合構造
US20150145745A1 (en) Balun
US9408306B2 (en) Antenna array feeding structure having circuit boards connected by at least one solderable pin
JPH10135714A (ja) 積層型導波管線路の結合構造
JPH10135713A (ja) 積層型導波管線路
JP6035673B2 (ja) 電磁結合構造を有する多層伝送線路板及びアンテナモジュール
KR20100005616A (ko) 손실 개선을 위한 rf 전송 선로
JP4867359B2 (ja) 伝送線路層間接続構造
JP2013058887A (ja) 電磁結合構造を有する多層伝送線路板、該多層伝送線路板を有する電磁結合モジュール、アンテナモジュール
KR101887356B1 (ko) 도파관-전송선로 천이장치
WO2016128766A2 (en) RADIO FREQUENCY CONNECTION ARRANGEMENt
JP2006140933A (ja) 伝送線路層間接続器
JP4377725B2 (ja) 高周波用配線基板
JP2001088097A (ja) ミリ波多層基板モジュール及びその製造方法
JP2002325004A (ja) 高周波用配線基板
JP2004259960A (ja) 配線基板
JP2005347924A (ja) 高周波信号伝送線路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees