JP2012028498A - ノイズ抑制構造を有する回路基板 - Google Patents

Abstract

【課題】基板表面に部品を実装することなくノイズを抑制できる回路基板を提供する。
【解決手段】本発明の回路基板１１では、第１の配線層１に信号配線１２を配置し、第２の配線層２にグランドプレーンを配置し、第３の配線層３に金属板（共振板）１３を配置する。第２の配線層２にはスリット１７を設け、スリット１７で分割された一方のグランドプレーン１４´の端と金属板１３の端とがビア１６で接続され、金属板１３の他方の端は、グランドプレーン１４にビア１５で接続（短絡）される。この構成により、金属板１３とグランドプレーン１４とで並行平板伝送路を構成する。スリット１７がこの並行平板伝送路の入力部となり他端が短絡終端されることにより、スリット１７から短絡端側をみた入力インピーダンスは金属板１３の長さｄがλ／４となる周波数において非常に大きな値となる。この回路基板の構造により特定の周波数のノイズを抑制する。
【選択図】図１

Description

本発明は、携帯電話や無線搭載パソコン、さらには携帯型情報端末などのような無線利用機器を含む電子・電気機器に適用可能なプリント配線基板等の回路基板のノイズ抑制構造に関する。

回路基板上にＬＳＩ等の半導体素子が多数実装される電子機器において、各部品が生じさせる電磁ノイズが他の部品に影響を及ぼし、誤動作を生じさせるという問題がある。このノイズの伝搬経路としては、電源分配系を経由して影響を及ぼす場合と、信号配線に直接影響する場合とがある。

電源分配系が原因となるノイズの一例を図１９に示す。回路基板１００１上にＬＳＩ１００２〜１００５が実装されており、ＬＳＩ１００２からＬＳＩ１００３へ、またＬＳＩ１００４からＬＳＩ１００５にそれぞれ信号配線１００６、１００７を経由して高速信号が伝送されている。また、基板上にはバイパスコンデンサ１００８が実装されている。基板表面においてこれらの部品の周囲にはグランドプレーンが形成されており、基板の内層には電源プレーンが形成されている。そして、基板上には電源１００９が実装されており、電源プレーンとグランドプレーンに接続されている。

この図１９に示す回路基板の動作を図２０を参照して説明する。図２０はバイパスコンデンサが実装されていない場合のブロック図である。ＬＳＩ１００２から１００３に信号が流れると、トランジスタのＯｎ／Ｏｆｆのスイッチング動作に伴い電源１００９から電源またはグランドプレーンを充放電電流が伝搬する。このとき、電源プレーンまたはグランドプレーン上に寄生するインダクタンス成分により、ＬＳＩ１００２、１００４の電源電圧は低下し、ＬＳＩ１００４には電源ノイズとして影響が現れてしまう。

このような電圧降下を抑制するために、ＬＳＩの近傍にバイパスコンデンサを実装することが行われてきた。図２１はバイパスコンデンサが実装される場合のブロック図である。それぞれのＬＳＩの電源端子とグランド端子の間にコンデンサ１００８が挿入されている。ＬＳＩ１００２からＬＳＩ１００３に信号が流れた際、充放電電流は、まず、バイパスコンデンサ１００８から供給される。このため、ＬＳＩ１００２とコンデンサとで形成されるループの外側には高周波電流は流れないため、他のＬＳＩへの影響を低減することができる。

次に、信号配線が直接ノイズを受ける例を図２２に示す。図１９の例と同様に、ＬＳＩ１００２からＬＳＩ１００３へ、またＬＳＩ１００４からＬＳＩ１００５にそれぞれ信号配線１００６、１００７を経由して高速信号が伝送されている。ここで、高速信号が信号配線１００６を伝搬する際、それによる電磁界が空間や基板を伝搬して信号配線１００７に結合することがある。すると、これがノイズとなってＬＳＩ１００４から出力された高速信号を劣化させてしまう。

このような信号配線に結合されるノイズを除去するために、信号配線にフィルタを挿入することが行われる。一例として、図２２では信号配線に直列にチップインダクタ１０１０を、並列にチップコンデンサ１１００を挿入し、Ｔ型のフィルタを形成している。このフィルタは高周波を除去するＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）として機能するので、高周波のノイズを除去することができる。インダクタとコンデンサを用いたＬＰＦの例としては、図２３に示すように、図（Ａ）インダクタを信号配線に直列に挿入、図（Ｂ）コンデンサを信号配線とグランドの間に並列に挿入、図（Ｃ）インダクタを直列に、コンデンサを並列にＬ字型に挿入、図（Ｄ）インダクタとコンデンサをＴ型に挿入、図（Ｅ）インダクタとコンデンサをπ型に挿入、などが挙げられる。これらを図２４に示す回路の点線部分に挿入することによって、信号配線に結合する高周波ノイズを除去することができる。

また、コンデンサやフィルタを基板上に実装する以外のノイズ抑制方法として、基板内に磁性体などのノイズ抑制層を設ける方法がある。例えば、第１、第２の導体層の間に絶縁層上に金属材料を蒸着させたノイズ抑制層を挿入する。

なお、関連する回路基板装置及び設計支援装置がある（特許文献１を参照）。この特許文献１に記載の回路基板装置は、回路基板の電源・グランド層の形状が複雑となる場合でも、少ない数の終端素子で電源・グランド層に起因する不要放射を抑制することを目的としている。

また、関連するプリント配線基板がある（特許文献２を参照）。この特許文献２に記載のプリント配線基板は、１ＧＨｚ以上の高周波帯域での複数の電源系間の干渉度を抑制できるようにし、高周波帯域を利用する高密度実装機器を可能にすることを目的にしている。

特開２００１−３３２８２５号公報 特開２００９−２５２９１９号公報

しかしながら、上記のノイズを除去する手法にはインダクタやコンデンサを基板上に実装する必要がある。このため、基板上に部品を実装する領域が必要になり、基板の大型化を招く。また、部品のコストに加えて、部品の管理コスト、実装にかかる作業工数やリードタイムが増加してしまう。さらに、信号配線にフィルタを挿入する場合には個々の配線に対して割り当てていかなければならないので、設計工数が増大してしまう。装置によっては１つの基板にコンデンサ、インダクタを数十〜数百個も実装することもあるため、これらの面積、コスト、設計・製造時間の増大は無視できないほど大きくなる。

また、ノイズ抑制層を基板内に設ける手法は、通常の基板製造プロセスに別のプロセスを追加する必要がある。そのため、信頼性や歩留まりの低下、リードタイムの増加、製造コストの上昇を招く。同時に、基板厚みが厚くなり、装置の薄型化を阻害してしまう。

本発明は上述の課題を解決するノイズ抑制構造を有する回路基板を提供することにある。

本発明は上記課題を解決するためになされたものであり、第１の配線層、第２の配線層、第３の配線層の順に順次積層された３層以上の配線層を有する回路基板であって、第３の配線層に金属板が形成され、かつ第１の配線層と第２の配線層に導体が対向して形成されて伝送線路を構成し、第２の配線層に形成された導体は伝送線路の進行方向に交差する方向に形成されたスリットによって少なくとも２つ以上に分断されており、分断されたそれぞれの導体が第３の配線層に形成された金属板と１つ以上の層間接続ビアによって接続されて構成されることを特徴とする。

また、本発明のノイズ抑制構造を有する回路基板は、第１の配線層、第２の配線層、第３の配線層の順に順次積層された３層以上の配線層を有する回路基板において、第３の配線層に金属板が形成され、かつ第１の配線層と第２の配線層のそれぞれに形成された導体が対向して配置されて伝送線路を構成し、その伝送線路に交差する開口部が第２の配線層の導体に設けられ、前記開口部の前記伝送線路の進行方向に沿う方向の両側に前記第２の配線層の導体と前記第３の配線層の金属板と層間接続するビアが１つ以上配置されて構成されることを特徴とする。

本発明のノイズ抑制構造を有する回路基板においては、第２の配線層の導体、例えばグランドプレーンにはスリットが設けられており、スリットで分割されたグランドプレーンのそれぞれは金属板とビアで接続される。このようにして、金属板とグランドプレーンとで並行平板伝送路を構成する。この並行平板伝送路はスリットが入力部となり、並行平板伝送路のもう一方の端は短絡終端されている。このため、スリットから並行平板伝送路の短絡端側をみた入力インピーダンスは金属板の長さがλ／４となる周波数において非常に大きい値となる。従って、金属板の長さをノイズの周波数に合わせて調整することにより、伝送線路を伝搬してきたノイズを減衰させることができる。このように本発明のノイズ抑制構造を有する回路基板では、基板上に部品を追加したり特別な製造プロセスを追加したりすることなく、電源分配系や信号配線を伝搬するノイズを除去でき、かつ小型化が可能となる。さらに、本発明のノイズ抑制構造では、グランドプレーンを信号配線または電源プレーンに隣接した配線層に配置することができ、間に別の配線層を挿入する必要がない。このため、層構成の設計自由度が高く、また信号配線または電源プレーンとグランドプレーンとの結合を強化でき、信号特性を良好に保つことができる。

また、本発明のノイズ抑制構造を有する回路基板においては、第２の配線層の導体、例えばグランドプレーンには開口部が設けられており、開口部の伝送線路の進行方向に沿う方向の両側を第３の配線層の金属板と層間接続する。このようにして、金属板とグランドプレーンとで並行平板伝送路を構成する。この並行平板伝送路は開口部が入力部となり、並行平板伝送路もう一方の端は短絡終端されている。このため、開口部から並行平板伝送路の短絡端側をみた入力インピーダンスは金属板の長さがλ／４となる周波数において非常に大きい値となる。従って、金属板の長さをノイズの周波数に合わせて調整することにより、伝送線路を伝搬してきたノイズを減衰させることができる。なお、この開口部を有する回路基板においては、グランドプレーン上に幅の広いスリットを設ける必要がないため、より設計自由度が高く、適用範囲が広い利点がある。

本発明の第１の実施形態に係わる回路基板の構造を示す図である。 図１に示す回路基板の信号配線に関する等価回路を示す図である。 第１の実施形態の変形例を示す図である。 第１の実施形態の回路基板を適用した電子機器の例を示す図である。 図４に示す電子機器における信号配線３７の伝送特性の電磁界解析を行った結果を示す図である。 金属板の長さｄを変化させた時のＳパラメータのうちの挿入損失を表すＳ２１の周波数特性を示す図である。 金属板とグランドプレーンとで挟まれた並行平板の特性インピーダンスＺｇを変化させた時のＳ２１の周波数特性を示す図である。 本発明の第２の実施形態に係わる回路基板の構造を示す図である。 本発明の第３の実施形態に係わる回路基板の構造を示す図である。 図９に示す回路基板の等価回路を示す図である。 図９に示す回路基板におけるバイパス配線の影響を示す図である。 本発明の第４の実施形態に係わる回路基板の構造を示す図である。 本発明の第５の実施形態に係わる回路基板の構造を示す図である。 本発明の第６の実施形態に係わる回路基板の構造を示す図である。 第６の実施形態の変形例を示す図である。 本発明の第７の実施形態に係わる回路基板の構造を示す図である。 本発明の第８の実施形態に係わる回路基板の構造を示す図である。 本発明の第９の実施形態に係わる回路基板の構造を示す図である。 電源分配系が原因となるノイズの一例を示す図である。 図１９に示す回路基板のバイパスコンデンサが実装されていない場合のブロック図である。 図１９に示す回路基板のバイパスコンデンサが実装されている場合のブロック図である。 信号配線が直接ノイズを受ける例を示す図である。 インダクタとコンデンサを用いたＬＰＦの例を示す図である。 ＬＰＦの挿入箇所の例を示す図である。

次に、本発明の第１の実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は、本発明の第１の実施形態に係わる回路基板の構造を示す図である。図１（Ａ）は断面図、図１（Ｂ）は各配線層の展開図である。図１を参照して、まず、第１の実施形態の回路基板の構造について説明する。

図１に示す３つの配線層を有する回路基板１１において、第１の配線層１に信号配線１２が形成され、第２の配線層２にグランドプレーン１４とグランドプレーン１４´が形成され、第３の配線層３に金属板１３が形成されている。グランドプレーン１４とグランドプレーン１４´との間には信号配線１２に交差する方向（横方向：図１（Ｂ）上のＹ方向）に所定の幅を持つスリット１７が設けられ、両者は分断されている。そして、金属板１３は左端に直線状に配置された層間接続ビア（単に「ビア」とも呼ぶ）１５によってグランドプレーン１４に短絡され、同様に右端に配置された層間接続ビア１６によってグランドプレーン１４´に短絡されている。

図１に示す例では、ビア１６により、グランドプレーン１４´の端部（スリット１７側の端部）と、金属板１３の一方の端部とが同じ位置で重なるようにして接続される。また、金属板１３の他方の端部は、ビア１５により、スリット１７から所定距離離れた位置において、グランドプレーン１４に接続される。すなわち、スリット１７の一端が、金属板１３を短絡する一方のビア１６の直近に位置するように配置される。ここで、第２の配線層２に設けられたスリットまたは開口部から、第２の配線層２の導体と第３の配線層３の金属板とを接続するビアまでの距離が、減衰するノイズの周波数における波長の１／４に設定されている。

次に、図１に示す回路基板の機能について説明する。図２は、図１に示す回路基板の信号配線に関する等価回路である。図中の円筒２１〜２４は伝送線路を表す回路モデルであり、円筒の中心から左右に伸ばされている端子が信号配線、円筒の下から出ている端子が信号のリファレンス端子を表している。図中の円筒同士を接続する線は回路モデル同士の接続を表し、配線長などの電気的な意味は持たない。

伝送線路モデル（伝送線路）２１は、図１において信号配線１２とグランドプレーン１４とで構成されるスリット１７より左側の領域のマイクロストリップラインを表している。同様に、信号配線１２とグランドプレーン１４´とで構成される伝送線路モデル（伝送線路）２２はスリット１７より右側の領域のマイクロストリップラインを表している。そして、並行平板伝送路（伝送線路）２３は金属板１３とグランドプレーン１４とで構成される並行平板型の伝送線路を表している。ここで、並行平板伝送路２３が、右側の２つの端子が伝送線路２２と２３のリファレンス端子に接続されており、左側の２つの端子が短絡していることが特徴である。

金属板１３の開放端Ａ−Ａ‘から短絡部を見た入力インピーダンスＺｉｎは、並行平板伝送路２３の特性インピーダンスをＺｇ、金属板のビア間の距離をｄとすると式（１）よって表される。なお、βは伝送路の波数である。

「ｄ=λ／４」となる周波数においては式（２）のようになり、入力インピーダンスが無限大になる。

従ってこの周波数においては金属板１３とグランドプレーン１４で挟まれた領域が共振器として機能し、リターン電流の伝搬を阻害する。このようにして、本実施形態のノイズ抑制構造は、マイクロストリップラインを伝搬してきた信号のうち「ｄ=λ／４」となる周波数の奇数倍の周波数の信号を帯域除去することができる。

ここで、並行平板伝送路の特性インピーダンスＺｇは式（３）で求めることができる。

ただし、μ_ｒは回路基板の比透磁率、ε_ｒは回路基板の比誘電率、ｂは金属板１３とグランドプレーン１４との間隔、aは金属板１３の幅である。この金属板１３の幅ａと基板の厚みｂを変化させることにより特性インピーダンスＺｇを変化させることができ、それにより共振器の入力インピーダンスＺｉｎを調整して帯域除去する帯域幅と減衰量を制御することができる。
なお、共振板の長さｄは、ノイズの周波数をｆ、光速をｃとすると式（４）から求めることができる。

次に、回路基板の製造方法について説明する。本実施形態の回路基板には一般的に用いられている回路基板を使用する。例えば、有機材料（エポキシ、ポリイミド、フッ素樹脂、ＰＰＥ樹脂、フェノール樹脂等）を使用した基板や、セラミック、ガラス、シリコン、コンポジット材などの絶縁材料を用いた基板を用いることができる。各層のパターンニングの形成はエッチングや印刷等の技術を用いる。また層間接続ビアは、絶縁材料にレーザー照射やドリル加工によって穴を形成し、金属ペースト充填やめっき等によって導通させることによって形成する。

なお、本実施形態では３層基板を用いたが、本発明の適用はこれに限るものではなく、３層より多い配線層を有する回路基板に用いることができる。すなわち、４層以上の配線層を有する基板において、そのうちの３つの配線層に本発明の構造を適用することによってノイズ除去の効果を得ることができる。

また、図１に示す例においては、スリット１７の左右にビア１５，１６のそれぞれが複数本配置されていたが、本発明の適用はこの限りではなく、図３の変形例に示すように、ビア１５，１６のそれぞれが１本だけであっても良い。さらに、図１に示す例においては、１つのスリット１７によりグランドプレーンが２つに分断される例について説明したが、２つ以上のスリットによってグランドプレーンを３つ以上に分断し、それぞれのスリットに対応して、図１に示す金属板１３とビア１５，１６とで構成される共振構造を配置するようにもできる。

また、図４は、第１の実施形態の回路基板を適用した電子機器の例を示す図である。
図４において、回路基板３１上にＬＳＩ３２〜３５が実装されており、ＬＳＩ３２とＬＳＩ３３との間に信号配線が形成され、また、ＬＳＩ３４とＬＳＩ３５との間に信号配線が形成されている。ＬＳＩ３２からＬＳＩ３３には１．８ＧＨｚの周波数成分を有するクロック信号が伝送され、ＬＳＩ３４からＬＳＩ３５へは信号配線３７を通じて５００ＭｂｐＳのデジタル信号が伝送されている。そして、ＬＳＩ３２の出力信号の一部が信号配線３７にノイズとして結合している。

回路基板３１の点線Ｂで示した領域には、図１に示した共振構造が形成されている。回路基板３１は「比誘電率ε_r＝４．４」の３層基板であり、第１と第２の配線層間の絶縁層の基板厚みは６０μｍ、第２と第３の配線層間の絶縁層の基板厚みｂは１５０μｍ、金属板の厚みは２０μｍ、金属板の幅ａは５ｍｍ、ビア間の長さｄは１８ｍｍである。また、信号配線３７の全体の長さは３０ｍｍで、金属板の右端とＬＳＩ３５との間が６ｍｍ、左端からＬＳＩ３４までの距離が６ｍｍである。金属板の長さは１８ｍｍであるが、スリットの長さが０．５ｍｍなので、金属板１３とグランドプレーン１４とが向かい合う部分の長さは１７．５ｍｍとなる。マイクロストリップラインの特性インピーダンスは約５０Ωとなるよう、信号配線の幅は０．１ｍｍとしている。

信号配線３７の伝送特性を３次元電磁界シミュレータで電磁界解析を行った結果を図５に示す。この図は信号配線のＳパラメータのうち挿入損失を表すＳ２１であり、ＬＳＩ３４から出力された信号に対するＬＳＩ３５に到達する信号の振幅の割合を示す。２．０ＧＨｚとその奇数倍の周波数においてＳ２１が著しく小さくなるが、その他の周波数ではＳ２１はほぼ０ｄBに近い値になっている。これは、特定の周波数においては信号が著しく減衰するがその他の周波数の信号は透過する帯域除去フィルタのような振舞いをすることを意味する。従って、信号配線３７は図１に示した共振構造を途中に有することにより、ＬＳＩ３４から出力された５００ＭｂｐＳの信号はＬＳＩ３５に到達するが、ＬＳＩ３２から到来する２．０ＧＨｚのノイズは除去され、良好な信号伝送を行うことができる。

図５には電磁界解析の結果に併せて等価回路による計算結果も示している。等価回路における各パラメータの値は、信号配線３７のマイクロストリップラインの特性インピーダンスＺ_０はＺ１=５１．６Ωであり、金属板とグランドプレーンとで挟まれた並行平板の特性インピーダンスＺｇは式(３)より５．４Ωであった。３次元電磁界解析の結果と等価回路による計算結果とが良く一致している。

この等価回路を用いて金属板の設計手法について説明する。図６は金属板の長さｄを変化させた時のＳ２１の周波数特性である。長さが「ｄ=２１ｍｍ、１７.５ｍｍ、１２ｍｍ」と変化するに従い、減衰が最大となる周波数が１.７５ＧＨｚ、２.０ＧＨｚ、３.０ＧＨｚと変化している。これらの周波数はそれぞれの金属板がλ／４となる周波数である。従って、除去すべきノイズの周波数に応じて、金属板の長さをその周波数における基板内の波長λの１／４とすることにより、帯域除去する周波数を制御することができる。

図７は、金属板１３とグランドプレーン１４とで挟まれた並行平板伝送路の特性インピーダンスＺｇを変化させた時のＳ２１の周波数特性である。特性インピーダンスがＺｇ＝１Ω、１５Ω、５０Ωと大きくなるに従って、減衰の最大値が１７ｄＢ、4１ｄＢ、５１ｄＢと大きくなり、また減衰帯域も広がっている。これは、式（１）で示される通り並行平板の入り口から見た入力インピーダンスＺｉｎがＺｇに比例するため、Ｚｇが大きいほど基板内の波長がλ／４に近くなる周波数において入力インピーダンスが大きくなるからである。このように、本発明のノイズ抑制機構はその減衰量と帯域を並行平板の特性インピーダンスＺｇによって制御できるが、特性インピーダンスは並行平板の間隔ｂと幅ａの比ｂ／ａに比例するので、金属板の幅と基板厚みを制御することによって減衰量と帯域を制御できる。

［第２の実施形態］
次に、本発明の第２の実施形態について図面を参照して説明する。
図８は、本発明の第２の実施形態に係わる回路基板の構造を示す図であり、図８（Ａ）が断面図、図８（Ｂ）が各配線層の展開図である。以下、図８を参照して、第２の実施形態の回路基板の構造について説明する。

図８に示す３つの配線層を有する回路基板７１において、第１の配線層１に電源プレーン７２が、第２の配線層２にグランドプレーン７４とグランドプレーン７４´が、第３の配線層３に金属板７３が形成されている。グランドプレーン７４とグランドプレーン７４´との間には横方向（Ｙ方向）に所定の幅を持つスリット７７が設けられ、両者は分断されている。そして、金属板７３は左端に直線状に配置された層間接続ビア７５によってグランドプレーン７４に短絡され、同様に右端に配置された層間接続ビア７６によってグランドプレーン７４´に短絡されている。

次に、図８に示す回路基板７１の機能について説明する。電源プレーン７２を信号配線とみなすと、電源プレーン７２とグランドプレーン７４から成る電源分配系は一種の伝送線路と考えることができる。信号の伝搬方向が図８の左右の方向（図上でＸ方向）であるとすると、この電源分配系の等価回路は第１の実施形態と同じく図２で表現できる。本実施形態の場合は、図２の伝送線路モデル（伝送線路）２１は図８においてスリット７７より左側の電源プレーン７２とグランドプレーン７４で構成される並行平板伝送路を表す。同様に、伝送線路モデル（伝送線路）２２はスリット７７より右側において電源プレーン７２とグランドプレーン７４´で構成される並行平板伝送路を表す。また、伝送線路モデル（伝送線路）２３は金属板７３とグランドプレーン７４とで構成される並行平板伝送路を表している。

本実施形態の特徴は、伝送線路２１と２２のそれぞれのリファレンス端子のみが並行平板伝送路（伝送線路）２３に接続されていることと、並行平板伝送路（伝送線路）２３の他方の端子が短絡していることにある。この並行平板伝送路２３の長さ、すなわち金属板７３の長さｄが波長の１／４となる周波数においてはこの部分の入力インピーダンスが無限大になり、電源分配系全体の信号の減衰が大きくなる。従って、本実施形態の回路基板７１は全体として、金属板７３の長さｄが波長の１／４となる周波数の奇数倍の周波数を減衰帯域の中心とする帯域除去フィルタとして振舞う。この減衰の大きさや減衰の帯域幅は並行平板伝送路（伝送線路）２３の特性インピーダンスで制御できる。実際の基板の設計においては、減衰帯域の中心周波数は金属板の長さｄで、減衰の大きさや帯域幅は金属板の幅ａと基板の厚みｂで制御する。

［第３の実施形態］
次に、本発明の第３の実施形態について図面を参照して説明する。
図９は、本発明の第３の実施形態に係わる回路基板の構造を示す図であり、図９（Ａ）が断面図、図９（Ｂ）が各配線層の展開図である。図９を参照して、第３の実施形態の回路基板の構造について説明する。

図９に示す第３の実施形態の回路基板では、図１に示した第１の実施形態と同様に、第１の配線層１に信号配線１２が、第２の配線層２にグランドプレーン１４と１４´が、第３の配線層３に金属板１３が形成されており、金属板１３の両端がグランドプレーン１４，１４´に短絡されている。この図９に示す第３の実施形態の回路基板が、図１に示した第１の実施形態の回路基板と異なる点は、スリット１７で分断されたグランドプレーン１４と１４´とが、バイパス配線（配線パターン）１８で接続されている点である。他の構成は図１に示す回路基板と同様である。

次に、図９に示す回路基板の機能について説明する。この回路基板の等価回路を図１０に示す。図２に示した第１の実施形態の等価回路と同様、金属板１３とグランドプレーン１４とで並行平板伝送路（伝送線路）２３が構成され、その左側（図面上で左側）が短絡終端されている。そして、並行平板伝送路（伝送線路）２３の右側の端子がマイクロストリップライン（伝送線路）２１と２２のリファレンス端子に接続されている。第１の実施の形態と異なる点は、マイクロストリップライン（伝送線路）２１，２２のリファレンス端子同士がインダクタ９１によって表されるバイパス配線（配線パターン）１８で接続されている点である。

このバイパス配線１８の影響を図１１を参照して説明する。まず、並行平板伝送路（伝送線路）２３の入力端子Ｃ−Ｃ‘から見た入力アドミタンスYｉｎ´は式（５）で表される。

ここで、Ｚｇは並行平板伝送路の特性インピーダンス、βは伝送路の波数、ｄは金属板の長さである。ｄ=λ／４となる周波数においてはｔａｎβｄ＝∞となり、入力アドミタンスが０、すなわち入力インピーダンスが無限大になる。

マイクロストリップラインのリファレンス端子との接続点Ｂ−Ｂ´から見た入力アドミタンスは、インダクタ９１のインダクタンス値をＬとすると、式（６）で表される。

このＹｉｎが０の時、マイクロストリップラインを伝搬する信号が減衰される。

第１の実施形態（図１を参照）の回路構成はバイパス配線１８がないため「Ｌ＝∞」に相当し、図１１に示す「ｄ=λ／４」となる式（７）で示す周波数ｆにおいてはＹｉｎ＝０となる。

バイパス配線があるとLが有限の値をとり、Lが小さいほどYｉｎのグラフが下に移動する。例えば「L１＞L２」の時、「Ｌ＝L２」のグラフが下側に移動する。信号の伝搬が抑制されるのは「Yｉｎ=０」となる時であり、Ｌが小さくなるとその周波数が高域に移動する。バイパス配線が太くなるとLが小さくなるため、ノイズの伝搬が抑制される周波数が高域になる。さらにＬが小さくなって「Ｌ→０」となると、「Yｉｎ=０」となる周波数は

となり、さらに高くなるが、これより高い周波数には移動しない。

このように、グランドプレーン１４と１４´とをバイパス配線１８で接続することにより、等価的にインダクタで短絡することになり、ノイズを減衰させる周波数を高域に移動させることができる。

［第４の実施形態］
次に、本発明の第４の実施形態について図面を参照して説明する。
図１２は、本発明の第４の実施形態に係わる回路基板の構造を示す図である。図１２（Ａ）は断面図、図１２（Ｂ）は各配線層の展開図である。
図１２に示す回路基板では、図１に示した第１の実施の形態と同様に、第１の配線層１に信号配線１２が、第２の配線層２にグランドプレーン１４と１４´が、第３の配線層３に金属板１３が形成されており、金属板１３の両端がグランドプレーンに短絡されている。図１２に示す第４の実施形態の回路基板が、図１に示した第１の実施形態の回路基板と異なる点は、基板上にチップインダクタ１１１が実装され、チップインダクタ１１１の２つの端子それぞれがスリット１７で分断されたグランドプレーン１４と１４´とに接続されている点である。他の構成は図１に示す回路基板と同様である。

この回路基板の等価回路は第３の実施の形態と同様に図１０になり、マイクロストリップラインのリファレンス端子間に挿入されたインダクタ９１によって減衰する周波数が高域に移動する。従って、減衰する周波数は、金属板１３がショートされるビア間距離ｄだけでなく、並行平板の特性インピーダンス、すなわち金属板１３の幅ａと基板厚みｂと、チップインダクタ１１１のインダクタンス値とで制御することができる。

［第５の実施形態］
次に、本発明の第５の実施形態について図面を参照して説明する。
図１３は、本発明の第５の実施形態に係わる回路基板の構造を示す図である。図１３（Ａ）は断面図、図１３（Ｂ）は各配線層の展開図である。図１３を参照して、第５の実施形態の回路基板の構造について説明する。

図１３に示す回路基板は、図１に示した第１の実施形態と同様に、第１の配線層１に信号配線１２が、第２の配線層２にグランドプレーン１４が、第３の配線層３に金属板１３が形成されており、金属板１３の両端がグランドプレーン１４に短絡されている。この第５の実施形態の回路基板が、図１に示した第１の実施形態の回路基板と異なる点は、グランドプレーン１４に開口部１２１が設けられている点である。他の構成は図１に示す回路基板と同様である。

この開口部１２１は、金属板１３を短絡する一方のビア１６の直近に配置される。この構成により、金属板１３とグランドプレーン１４とで並行平板伝送路（伝送線路）を構成し、この伝送線路は開口部１２１が伝送線路の入力部となり伝送線路のもう一方の端は短絡終端される。このように、金属板１３とグランドプレーン１４とで伝送線路を構成することにより、開口部１２１から伝送線路の短絡端側をみた入力インピーダンスは金属板の長さがλ／４となる周波数において非常に大きい値となる。従って、金属板１３の長さをノイズの周波数に合わせて調整することにより、伝送線路を伝搬してきたノイズを減衰させることができる。

この第５の実施形態の回路基板の等価回路は、第３の実施の形態と同様に図１０になる。この第５の実施形態の場合、マイクロストリップラインのリターン電流が、点線１２２で示すように開口部１２１の周囲を迂回して流れるが、開口部１２１が小さいほど迂回して流れるリターン電流１２２が多くなり、インダクタ９１のインダクタンス値は小さい値になる。その結果、ノイズが減衰する周波数は高域に移動する。この第５の実施形態の回路基板では第１乃至第４の実施の形態のようにグランドプレーン上に幅の広いスリットを設ける必要が無いため、より設計自由度が高く、適用範囲が広い利点がある。

［第６の実施形態］
次に、本発明の第６の実施形態について図面を参照して説明する。
図１４は、本発明の第６の実施形態に係わる回路基板の構造を示す図である。図１４（Ａ）は断面図、図１４（Ｂ）は各配線層の展開図である。図１４を参照して、第６の実施形態の回路基板の構造について説明する。

図１４に示す回路基板は、図１３に示した第５の実施形態の回路基板と同様に、第１の配線層１に信号配線１２が、第２の配線層２にグランドプレーン１４が、第３の配線層３に金属板１３が形成されており、金属板１３の両端がグランドプレーン１４に短絡されている。図１4に示す第６の実施形態の回路基板が、図１３に示す第５の実施形態の回路基板と異なる点は、グランドプレーン１４に設けられた開口部１３１に、開口部１３１の端部（図（Ｂ）上のＹ方向の端部）から信号の伝搬方向（Ｘ方向）に所定の幅と長さを持って延伸する溝状に形成される開口部１３１ａ，１３１ｂが追加されている点である。他の構成は図１３に示す回路基板と同様である。

この第６の実施形態の回路基板の等価回路は、第５の実施形態と同様に図１０になる。この実施形態の場合、リターン電流の流れる経路は点線１３２に示すように、大きく迂回する。そのため、電流が流れにくくなり、インダクタ９１のインダクタンス値は大きな値となる。その結果、ノイズが減衰する周波数の高域への移動量は少なくなり、「ｄ=λ／４」となる周波数の近傍で「Yｉｎ=０」となる。

このように、第６の実施形態の回路基板は、グランドプレーン上に大きな開口部を設ける必要が無いため設計の自由度が高く、同時に低周波に減衰周波数を設定できることが利点である。また、図１４に示す例では、縦方向（Ｘ方向）の溝が金属板１３から遠ざかる方向に設けられているが、本発明の適用はこれに限るものではない。例えば、図１５に示すように、縦方向（Ｘ方向）の溝を金属板１３側に設けることもできる。

［第７の実施形態］
次に、本発明の第７の実施形態について図面を参照して説明する。
図１６は本発明の第７の実施形態に係わる回路基板の構造を示す図である。図１６（Ａ）は断面図、図１６（Ｂ）は各配線層の展開図である。図１６を参照して、第７の実施形態の回路基板の構造について説明する。

図１６に示す回路基板は、第１の配線層１に複数の信号配線１５１と１５２が、第２の配線層２にグランドプレーン１４が、第３の配線層３に金属板１３が形成されている。グランドプレーン１４には開口部１５４が設けられている。そして、信号の伝搬方向に交差する方向（Ｙ方向）にならんだビア１５によって金属板１３の左端がグランドプレーン１４に短絡され、同様に金属板１３の右端がビア１６で短絡されている。この第７の実施形態が図１５に示した第６の実施形態と異なる点は、信号配線１５１，１５２が複数ある点と、開口部１５４の中央部に縦方向（Ｘ方向）のスリットが追加されて信号配線１５１，１５２のリターン電流が分離され、金属板１３とグランドプレーン１４で構成される並行平板伝送路が独立している点である。他の構成は図１５に示す回路基板と同様である。

本発明の回路基板では、グランドプレーン１４上を流れるリターン電流が並行平板伝送路に流れ込むことが特徴であるが、第７の実施形態のように並行平板を縦方向のスリットによって仕切ることにより、複数配線のリターン電流がそれぞれ異なる並行平板伝送路に流れ込むことになる。すなわち、それぞれの信号配線が独立した減衰器を有することになるので、信号のリターン電流が他の信号に影響を及ぼすことなく、低クロストーク特性を維持できる。

［第８の実施形態］
次に、本発明の第８の実施形態について図面を参照して説明する。先の実施の形態、例えば、図１に示した第１の実施形態ではスリットが金属板を短絡する一方のビアの直近に配置されていたが、スリットをビアから離して配置することにより、任意の異なる２つの周波数でノイズを減衰させることができる。

図１７は、本発明の第８の実施形態に係わる回路基板の構造を示す図である。図１７（Ａ）は断面図、図１７（Ｂ）は各配線層の展開図である。図１７を参照して、第８の実施形態の回路基板の構造について説明する。

図１７に示す第８の実施形態の回路基板は、第１の実施形態と同様、第１の配線層１に信号配線１２が、第２の配線層２にグランドプレーン１４と１４´が形成され、第３の配線層３に金属板１３が形成されている。そして、金属板１３の両端がビア１５と１６によりグランドプレーン１４，１４´に短絡されている。グランドプレーン１４と１４´の間にはスリット１７が設けられている。本実施の形態の特徴は、左端のビア１５からスリット１７までの距離がｄ１、右端のビア１６からスリット１７までの距離がｄ２となっている点である。他の構成は図１に示す回路基板と同様である。

このスリット１７を境にした左右の領域が、第１の実施の形態で説明した原理によってそれぞれ独立してノイズの減衰を行う。すなわち、スリット１７より左側の領域は「λ／４＝ｄ１」となる周波数でノイズを減衰し、スリット１７より右側の領域は「λ／４＝ｄ２」となる周波数でノイズを減衰する。距離ｄ１とｄ２はそれぞれ独立して設計することができるので、任意の２つの周波数の信号を減衰させることができる。

［第９の実施形態］
次に、本発明の第９の実施形態について図面を参照して説明する。上述した第１乃至第８の実施の形態では、信号配線（または電源プレーン）から片側の隣接配線層のみにグランドプレーンと金属板からなるノイズ抑制機構が配置されていたが、信号配線の両側の配線層にノイズ抑制機構を設けても良い。

図１８は、本発明の第９の実施形態に係わる回路基板の構造を示す図である。図１８（Ａ）は断面図、図１８（Ｂ）は各配線層の展開図である。図１８を参照して、第９の実施形態の回路基板の構造について説明する。

図１８に示す第９の実施形態の回路基板は、５つの配線層を有する回路基板１７０において第１の配線層１に信号配線１７２が形成され、第２の配線層２にスリット１７Ａによって分断されたグランドプレーン１７３と１７３´が形成される。また、第４の配線層４にスリット１７Ｂによって分断されたグランドプレーン１７４と１７４´が形成され、第３の配線層３と第５の配線層５にそれぞれ金属板１７５と１７６が形成されている。そして、金属板１７５は左端がビア１７７でグランドプレーン１７３に、右端がビア１７８でグランドプレーン１７３´に短絡されている。同様に、金属板１７６は左端がビア１７９でグランドプレーン１７４に、右端がビア１７１でグランドプレーン１７４´に短絡されている。

金属板１７５のビア間の距離はｄ３、金属板１７６のビア間の距離はｄ４であり、それぞれが第１の実施形態で説明した原理によって独立してノイズの減衰を行う。すなわち、金属板１７５とグランドプレーン１７３で構成される並行平板伝送路が「λ／４＝ｄ３」となる周波数でノイズの減衰を行い、同様に金属板１７６とグランドプレーン１７４とで構成される並行平板伝送路が「λ／４＝ｄ４」となる周波数でノイズの減衰を行う。
このように、第９の実施形態では、信号配線の上下の配線層それぞれにノイズ抑制機構を設けることにより、任意の２つの周波数でノイズを減衰させることができる。

以上、本発明の実施形態について説明したが、ここで本発明と上記実施形態の対応関係について補足して説明しておく。
上記実施形態において、本発明における第１の配線層は配線層１が、第２の配線層は配線層２が、第３の配線層は配線層３が、第４の配線層は配線層４が、第５の配線層は配線層５がそれぞれ対応する。また、本発明におけるスリットは、例えば図１に示すスリット１７が対応する。また、本発明における開口部は、例えば図１３に示す開口部１２１が対応する。また、本発明における金属板は、例えば図１に示す金属板１３が対応し、本発明における層間接続ビアは、例えば、図１に示すビア１５，１６が対応する。

（１）そして、上記実施形態においては、図１の第１の実施形態の回路基板１１に示すように、第１の配線層１、第２の配線層２、第３の配線層３の順に順次積層された３層以上の配線層を有する回路基板において、第３の配線層３に金属板１３が形成され、かつ第１の配線層１と第２の配線層２に導体（信号配線１２とグランドプレーン１４，１４´）が対向して形成されて伝送線路を構成し、第２の配線層に形成された導体（グランドプレーン）は伝送線路の進行方向に交差する方向（Ｙ方向）に形成されたスリット１７によって２つに分断されており、それぞれの導体（グランドプレーン１４，１４´）が第３の配線層３に形成された金属板１３と１つ以上の層間接続ビア１５，１６によって接続されて構成される。
このような構成の回路基板では、金属板１３とグランドプレーン１４とで並行平板伝送路を構成する。この並行平板伝送路は、スリット１７が入力部となり端部が短絡終端されている。このため、スリット１７から並行平板伝送路の短絡端側をみた入力インピーダンスは金属板１３の長さがλ／４となる周波数において非常に大きい値となる。第１の配線層１の信号配線１２上を電流が流れる際、そのリターン電流がグランドプレーン１４，１４´上を流れるが、そのリターン電流の伝搬が並行平板伝送路のノイズ抑制構造によって減衰される。従って、金属板１３の長さをノイズの周波数に合わせて調整することにより、伝送線路を伝搬してきたノイズを減衰させることができる。このように本実施形態の回路基板では、基板上に部品を追加したり特別な製造プロセスを追加したりすることなく、電源分配系や信号配線を伝搬するノイズを除去でき、かつ小型化が可能となる。さらに、グランドプレーン１４を信号配線１２または電源プレーンに隣接した配線層に配置することができ、間に別の配線層を挿入する必要がない。このため、層構成の設計自由度が高く、また信号配線または電源プレーンとグランドプレーンとの結合を強化でき、信号特性を良好に保つことができる。

（２）また、上記実施形態において、図１２の第４の実施形態に示すように、スリット１７により２つ以上に分断された第２の配線層２の導体１４，１４´同士がインダクタンス素子（例えば、チップインダクタ１１１）で接続されて構成される。
これにより、ノイズを減衰させる周波数を高域に移動させることができるとともに、並行平板伝送路の特性インピーダンスを、金属板１３の幅と基板厚みと、インダクタンス素子のインダクタンス値とで制御することができる。

（３）また、上記実施形態において、図９の第３の実施形態に示すように、インダクタンス素子が回路基板の配線層に形成される導体の配線パターン１８で構成される。
このような構成の回路基板では、スリット１７で分断されたグランドプレーン１４と１４´とが、バイパス配線１８で接続されている。このように、グランドプレーン１４と１４´とをバイパス配線１８で接続することにより、等価的にインダクタで短絡することになり、ノイズを減衰させる周波数を高域に移動させることができる。

（４）また、上記実施形態において、図１２の第４の実施形態に示すように、インダクタンス素子が、回路基板に表面実装または内蔵されたチップインダクタ１１１で構成される。これにより、ノイズを減衰させる周波数を高域に移動させることができるとともに、並行平板伝送路の特性インピーダンスを、金属板１３の幅と基板厚みと、チップインダクタ１１１のインダクタンス値とで制御することができる。

（５）また、上記実施形態において、図１３の第５の実施形態に示すように、第１の配線層１、第２の配線層２、第３の配線層３の順に順次積層された３層以上の配線層を有する回路基板において、第３の配線層３に金属板１３が形成され、かつ第１の配線層１と第２の配線層２のそれぞれに形成された導体（信号配線１２とグランドプレーン１４）が対向して配置されて伝送線路を構成し、その伝送線路に交差する開口部１２１が第２の配線層２の導体（グランドプレーン１４）に設けられ、開口部１２１の伝送線路の進行方向に沿う方向の両側に第２の配線層２の導体（グランドプレーン１４）と第３の配線層３の金属板１３と層間接続するビア１５，１６が１つ以上配置されて構成される。
このような構成の回路基板では、金属板１３とグランドプレーン１４とで並行平板伝送路を構成する。この並行平板伝送路は開口部１２１が入力部となり、伝送線路のもう一方の端は短絡終端されている。このため、開口部１２１から並行平板伝送路の短絡端側をみた入力インピーダンスは金属板１３の長さがλ／４となる周波数において非常に大きい値となる。従って、金属板１３の長さをノイズの周波数に合わせて調整することにより、伝送線路を伝搬してきたノイズを減衰させることができる。なお、この開口部１２１を有する回路基板においては、グランドプレーン１４上に幅の広いスリットを設ける必要がないため、より設計自由度が高く、適用範囲が広い利点がある。

（６）また、上記実施形態においては、図１４の第６の実施形態に示すように、開口部１２１が第２の配線層２の導体の幅方向全体をまたがることなく一部に設けられており、かつその開口部１２１の伝送線路に交差する方向（Ｙ方向）の両端側のそれぞれには、伝送線路の進行方向（図上でＸ方向）に平行に所定の幅と長さを持って延伸する溝状の開口部１３１ａ，１３１ｂがさらに接続されて構成される。
このような構成の回路基板では、グランドプレーン１４に設けられた開口部１３１に、信号の伝搬方向（Ｘ方向）に溝状に形成される開口部１３１ａ，１３１ｂが追加されている。この構成の場合、リターン電流の流れる経路は点線１３２に示すように、大きく迂回する。そのため、電流が流れにくくなり、インダクタ９１のインダクタンス値は大きな値となる。その結果、ノイズが減衰する周波数の高域への移動量は少なくなる。このように、本実施形態の回路基板は、グランドプレーン上に大きな開口部を設ける必要が無いため設計の自由度が高く、同時に低周波に減衰周波数を設定できる利点がある。

（７）また、上記実施形態において、図１、図３、図９等の実施形態に示すように、第１の配線層１に形成された導体が信号配線１２であるように構成される。
これにより、信号配線１２に流れるノイズ電流を低減することができる。

（８）また、上記実施形態において、図８の第２の実施形態に示すように、第１の配線層１に形成された導体が面状であるように構成される。
これにより、第１の配線層１に形成された電源プレーン等に流れるノイズ電流を低減することができる。

（９）また、上記実施形態において、図１６の第７の実施形態に示すように、第１の配線層１に複数の信号配線１５１と１５２が、第２の配線層２にグランドプレーン１４が、第３の配線層３に金属板１３が形成され、グランドプレーン１４の開口部１５４の中央部に縦方向（Ｘ方向）のスリットが追加されて信号配線１５１，１５２のリターン電流が分離され、金属板１３とグランドプレーン１４で構成される並行平板伝送路が独立している。
これにより、グランドプレーン上を流れるリターン電流が並行平板伝送路に流れ込むとともに、並行平板を縦方向のスリットによって仕切ることにより、複数配線のリターン電流がそれぞれ異なる並行平板伝送路に流れ込むことになる。すなわち、それぞれの信号配線が独立した減衰器を有することになるので、信号のリターン電流が他の信号に影響を及ぼすことなく、低クロストーク特性を維持できる。

（１０）また、上記実施形態において、図１８の第９の実施形態に示すように、第１の配線層１の下層に第２の配線層２と第３の配線層３が順次積層されるとともに、第１の配線層の上層に、第２の配線層と同様の第４の配線層４、及び第３の配線層と同様の第５の配線層５が順次積層されて構成される。
このような構成の回路基板では、図１８に示すように、５つの配線層を有する回路基板１７０において第１の配線層１に信号配線１７２が形成され、第２の配線層２にスリット１７Ａによって分断されたグランドプレーン１７３と１７３´が形成される。また、第４の配線層４にスリット１７Ｂによって分断されたグランドプレーン１７４と１７４´が形成され、第３の配線層３と第５の配線層５にそれぞれ金属板１７５と１７６が形成されている。そして、金属板１７５は左端（図上のＸ方向で左側）がビア１７７でグランドプレーン１７３に、右端がビア１７８でグランドプレーン１７３´に短絡されている。同様に、金属板１７６は左端がビア１７９でグランドプレーン１７４に、右端がビア１７１でグランドプレーン１７４´に短絡されている。このように、信号配線１７２の上下の配線層それぞれにノイズ抑制機構を設けることにより、任意の２つの周波数でノイズを減衰させることができる。

以上、本発明の実施形態について説明したが、本発明の回路基板は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。また、本発明は、携帯電話や無線搭載パソコン、さらには携帯型情報端末などのような無線利用機器を含む電子・電気機器に適用可能なプリント基板等の回路基板のノイズ抑制構造に有効である。

１・・・第１の配線層、２・・・第２の配線層、３・・・第３の配線層、４・・・第４の配線層、５・・・第５の配線層、１１・・・回路基板、１２・・・信号配線、１３・・・金属板、１４，１４´・・・グランドプレーン、１５，１６・・・層間接続ビア、１７，１７Ａ，１７Ｂ・・・スリット、１８・・・バイパス配線（配線パターン）、２１，２２・・・伝送線路（マイクロストリップライン）、２３・・・並行平板伝送路（伝送線路）、３１・・・回路基板、３７・・・信号配線、７１・・・回路基板、７２・・・電源プレーン、７３・・・金属板、７４・・・グランドプレーン、７５，７６・・・層間接続ビア、７７・・・スリット、９１・・・インダクタ、１１１・・・チップインダクタ、１２１・・・開口部、１３１，１３１ａ，１３１ｂ・・・開口部、１５１，１５２・・・信号配線、１５３・・・層間接続ビア、１７０・・・回路基板、１７１・・・層間接続ビア、１７２・・・信号配線、１７３，１７３´、１７４，１７４´・・・グランドプレーン、１７５，１７６・・・金属板、１７７，１７８，１７９・・・層間接続ビア

Claims (10)

1. 第１の配線層、第２の配線層、第３の配線層の順に順次積層された３層以上の配線層を有する回路基板であって、第３の配線層に金属板が形成され、かつ第１の配線層と第２の配線層に導体が対向して形成されて伝送線路を構成し、第２の配線層に形成された導体は伝送線路の進行方向に交差する方向に形成されたスリットによって少なくとも２つ以上に分断されており、分断されたそれぞれの導体が第３の配線層に形成された金属板と１つ以上の層間接続ビアによって接続されて構成されることを特徴とするノイズ抑制構造を有する回路基板。
2. 前記２つ以上に分断された第２の配線層の導体同士がインダクタンス素子で接続されて構成されることを特徴とする請求項１に記載のノイズ抑制構造を有する回路基板。
3. 前記インダクタンス素子が回路基板の配線層に形成される導体の配線パターンで構成されることを特徴とする請求項２に記載のノイズ抑制構造を有する回路基板。
4. 前記インダクタンス素子が、回路基板に表面実装または内蔵されたインダクタンス部品で構成されることを特徴とする請求項２に記載のノイズ抑制構造を有する回路基板。
5. 第１の配線層、第２の配線層、第３の配線層の順に順次積層された３層以上の配線層を有する回路基板であって、第３の配線層に金属板が形成され、かつ第１の配線層と第２の配線層のそれぞれに形成された導体が対向して配置されて伝送線路を構成し、その伝送線路に交差する開口部が第２の配線層の導体に設けられ、前記開口部の前記伝送線路の進行方向に沿う方向の両側に前記第２の配線層の導体と前記第３の配線層の金属板と層間接続するビアが１つ以上配置されて構成されることを特徴とするノイズ抑制構造を有する回路基板。
6. 前記開口部が第２の配線層の導体の幅方向全体をまたがることなく一部に設けられており、かつその開口部の前記伝送線路に交差する方向の両端側のそれぞれまたは中央部には前記伝送線路の進行方向に平行に所定の幅と長さを持って延伸する溝状の開口部がさらに接続されて構成されることを特徴とする請求項５に記載のノイズ抑制構造を有する回路基板。
7. 前記第１の配線層に形成された導体が信号配線であることを特徴とする請求項１から６のいずれかに記載のノイズ抑制構造を有する回路基板。
8. 前記第１の配線層に形成された導体が面状であることを特徴とする請求項１から６のいずれかに記載のノイズ抑制構造を有する回路基板。
9. 前記第１の配線層の下層に第２の配線層と第３の配線層が順次積層されるとともに、前記第１の配線層の上層に、前記第２の配線層と同様の第４の配線層、及び前記第３の配線層と同等の第５の配線層が順次積層されることを特徴とする請求項１から８のいずれかに記載のノイズ抑制構造を有する回路基板。
10. 前記第２の配線層に設けられたスリットまたは開口部から、前記第２の配線層の導体と前記第３の配線層の金属板とを接続するビアまでの距離が、減衰するノイズの周波数における波長の１／４に設定されていることを特徴とする、前記請求項１から８のいずれかに記載のノイズ抑制構造を有する回路基板。

Images