JP2012028498A - ノイズ抑制構造を有する回路基板 - Google Patents
ノイズ抑制構造を有する回路基板 Download PDFInfo
- Publication number
- JP2012028498A JP2012028498A JP2010164797A JP2010164797A JP2012028498A JP 2012028498 A JP2012028498 A JP 2012028498A JP 2010164797 A JP2010164797 A JP 2010164797A JP 2010164797 A JP2010164797 A JP 2010164797A JP 2012028498 A JP2012028498 A JP 2012028498A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- circuit board
- wiring
- metal plate
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】本発明の回路基板11では、第1の配線層1に信号配線12を配置し、第2の配線層2にグランドプレーンを配置し、第3の配線層3に金属板(共振板)13を配置する。第2の配線層2にはスリット17を設け、スリット17で分割された一方のグランドプレーン14´の端と金属板13の端とがビア16で接続され、金属板13の他方の端は、グランドプレーン14にビア15で接続(短絡)される。この構成により、金属板13とグランドプレーン14とで並行平板伝送路を構成する。スリット17がこの並行平板伝送路の入力部となり他端が短絡終端されることにより、スリット17から短絡端側をみた入力インピーダンスは金属板13の長さdがλ/4となる周波数において非常に大きな値となる。この回路基板の構造により特定の周波数のノイズを抑制する。
【選択図】図1
Description
[第1の実施の形態]
図1は、本発明の第1の実施形態に係わる回路基板の構造を示す図である。図1(A)は断面図、図1(B)は各配線層の展開図である。図1を参照して、まず、第1の実施形態の回路基板の構造について説明する。
なお、共振板の長さdは、ノイズの周波数をf、光速をcとすると式(4)から求めることができる。
図4において、回路基板31上にLSI32〜35が実装されており、LSI32とLSI33との間に信号配線が形成され、また、LSI34とLSI35との間に信号配線が形成されている。LSI32からLSI33には1.8GHzの周波数成分を有するクロック信号が伝送され、LSI34からLSI35へは信号配線37を通じて500MbpSのデジタル信号が伝送されている。そして、LSI32の出力信号の一部が信号配線37にノイズとして結合している。
次に、本発明の第2の実施形態について図面を参照して説明する。
図8は、本発明の第2の実施形態に係わる回路基板の構造を示す図であり、図8(A)が断面図、図8(B)が各配線層の展開図である。以下、図8を参照して、第2の実施形態の回路基板の構造について説明する。
次に、本発明の第3の実施形態について図面を参照して説明する。
図9は、本発明の第3の実施形態に係わる回路基板の構造を示す図であり、図9(A)が断面図、図9(B)が各配線層の展開図である。図9を参照して、第3の実施形態の回路基板の構造について説明する。
次に、本発明の第4の実施形態について図面を参照して説明する。
図12は、本発明の第4の実施形態に係わる回路基板の構造を示す図である。図12(A)は断面図、図12(B)は各配線層の展開図である。
図12に示す回路基板では、図1に示した第1の実施の形態と同様に、第1の配線層1に信号配線12が、第2の配線層2にグランドプレーン14と14´が、第3の配線層3に金属板13が形成されており、金属板13の両端がグランドプレーンに短絡されている。図12に示す第4の実施形態の回路基板が、図1に示した第1の実施形態の回路基板と異なる点は、基板上にチップインダクタ111が実装され、チップインダクタ111の2つの端子それぞれがスリット17で分断されたグランドプレーン14と14´とに接続されている点である。他の構成は図1に示す回路基板と同様である。
次に、本発明の第5の実施形態について図面を参照して説明する。
図13は、本発明の第5の実施形態に係わる回路基板の構造を示す図である。図13(A)は断面図、図13(B)は各配線層の展開図である。図13を参照して、第5の実施形態の回路基板の構造について説明する。
次に、本発明の第6の実施形態について図面を参照して説明する。
図14は、本発明の第6の実施形態に係わる回路基板の構造を示す図である。図14(A)は断面図、図14(B)は各配線層の展開図である。図14を参照して、第6の実施形態の回路基板の構造について説明する。
次に、本発明の第7の実施形態について図面を参照して説明する。
図16は本発明の第7の実施形態に係わる回路基板の構造を示す図である。図16(A)は断面図、図16(B)は各配線層の展開図である。図16を参照して、第7の実施形態の回路基板の構造について説明する。
次に、本発明の第8の実施形態について図面を参照して説明する。先の実施の形態、例えば、図1に示した第1の実施形態ではスリットが金属板を短絡する一方のビアの直近に配置されていたが、スリットをビアから離して配置することにより、任意の異なる2つの周波数でノイズを減衰させることができる。
次に、本発明の第9の実施形態について図面を参照して説明する。上述した第1乃至第8の実施の形態では、信号配線(または電源プレーン)から片側の隣接配線層のみにグランドプレーンと金属板からなるノイズ抑制機構が配置されていたが、信号配線の両側の配線層にノイズ抑制機構を設けても良い。
このように、第9の実施形態では、信号配線の上下の配線層それぞれにノイズ抑制機構を設けることにより、任意の2つの周波数でノイズを減衰させることができる。
上記実施形態において、本発明における第1の配線層は配線層1が、第2の配線層は配線層2が、第3の配線層は配線層3が、第4の配線層は配線層4が、第5の配線層は配線層5がそれぞれ対応する。また、本発明におけるスリットは、例えば図1に示すスリット17が対応する。また、本発明における開口部は、例えば図13に示す開口部121が対応する。また、本発明における金属板は、例えば図1に示す金属板13が対応し、本発明における層間接続ビアは、例えば、図1に示すビア15,16が対応する。
このような構成の回路基板では、金属板13とグランドプレーン14とで並行平板伝送路を構成する。この並行平板伝送路は、スリット17が入力部となり端部が短絡終端されている。このため、スリット17から並行平板伝送路の短絡端側をみた入力インピーダンスは金属板13の長さがλ/4となる周波数において非常に大きい値となる。第1の配線層1の信号配線12上を電流が流れる際、そのリターン電流がグランドプレーン14,14´上を流れるが、そのリターン電流の伝搬が並行平板伝送路のノイズ抑制構造によって減衰される。従って、金属板13の長さをノイズの周波数に合わせて調整することにより、伝送線路を伝搬してきたノイズを減衰させることができる。このように本実施形態の回路基板では、基板上に部品を追加したり特別な製造プロセスを追加したりすることなく、電源分配系や信号配線を伝搬するノイズを除去でき、かつ小型化が可能となる。さらに、グランドプレーン14を信号配線12または電源プレーンに隣接した配線層に配置することができ、間に別の配線層を挿入する必要がない。このため、層構成の設計自由度が高く、また信号配線または電源プレーンとグランドプレーンとの結合を強化でき、信号特性を良好に保つことができる。
これにより、ノイズを減衰させる周波数を高域に移動させることができるとともに、並行平板伝送路の特性インピーダンスを、金属板13の幅と基板厚みと、インダクタンス素子のインダクタンス値とで制御することができる。
このような構成の回路基板では、スリット17で分断されたグランドプレーン14と14´とが、バイパス配線18で接続されている。このように、グランドプレーン14と14´とをバイパス配線18で接続することにより、等価的にインダクタで短絡することになり、ノイズを減衰させる周波数を高域に移動させることができる。
このような構成の回路基板では、金属板13とグランドプレーン14とで並行平板伝送路を構成する。この並行平板伝送路は開口部121が入力部となり、伝送線路のもう一方の端は短絡終端されている。このため、開口部121から並行平板伝送路の短絡端側をみた入力インピーダンスは金属板13の長さがλ/4となる周波数において非常に大きい値となる。従って、金属板13の長さをノイズの周波数に合わせて調整することにより、伝送線路を伝搬してきたノイズを減衰させることができる。なお、この開口部121を有する回路基板においては、グランドプレーン14上に幅の広いスリットを設ける必要がないため、より設計自由度が高く、適用範囲が広い利点がある。
このような構成の回路基板では、グランドプレーン14に設けられた開口部131に、信号の伝搬方向(X方向)に溝状に形成される開口部131a,131bが追加されている。この構成の場合、リターン電流の流れる経路は点線132に示すように、大きく迂回する。そのため、電流が流れにくくなり、インダクタ91のインダクタンス値は大きな値となる。その結果、ノイズが減衰する周波数の高域への移動量は少なくなる。このように、本実施形態の回路基板は、グランドプレーン上に大きな開口部を設ける必要が無いため設計の自由度が高く、同時に低周波に減衰周波数を設定できる利点がある。
これにより、信号配線12に流れるノイズ電流を低減することができる。
これにより、第1の配線層1に形成された電源プレーン等に流れるノイズ電流を低減することができる。
これにより、グランドプレーン上を流れるリターン電流が並行平板伝送路に流れ込むとともに、並行平板を縦方向のスリットによって仕切ることにより、複数配線のリターン電流がそれぞれ異なる並行平板伝送路に流れ込むことになる。すなわち、それぞれの信号配線が独立した減衰器を有することになるので、信号のリターン電流が他の信号に影響を及ぼすことなく、低クロストーク特性を維持できる。
このような構成の回路基板では、図18に示すように、5つの配線層を有する回路基板170において第1の配線層1に信号配線172が形成され、第2の配線層2にスリット17Aによって分断されたグランドプレーン173と173´が形成される。また、第4の配線層4にスリット17Bによって分断されたグランドプレーン174と174´が形成され、第3の配線層3と第5の配線層5にそれぞれ金属板175と176が形成されている。そして、金属板175は左端(図上のX方向で左側)がビア177でグランドプレーン173に、右端がビア178でグランドプレーン173´に短絡されている。同様に、金属板176は左端がビア179でグランドプレーン174に、右端がビア171でグランドプレーン174´に短絡されている。このように、信号配線172の上下の配線層それぞれにノイズ抑制機構を設けることにより、任意の2つの周波数でノイズを減衰させることができる。
Claims (10)
- 第1の配線層、第2の配線層、第3の配線層の順に順次積層された3層以上の配線層を有する回路基板であって、第3の配線層に金属板が形成され、かつ第1の配線層と第2の配線層に導体が対向して形成されて伝送線路を構成し、第2の配線層に形成された導体は伝送線路の進行方向に交差する方向に形成されたスリットによって少なくとも2つ以上に分断されており、分断されたそれぞれの導体が第3の配線層に形成された金属板と1つ以上の層間接続ビアによって接続されて構成されることを特徴とするノイズ抑制構造を有する回路基板。
- 前記2つ以上に分断された第2の配線層の導体同士がインダクタンス素子で接続されて構成されることを特徴とする請求項1に記載のノイズ抑制構造を有する回路基板。
- 前記インダクタンス素子が回路基板の配線層に形成される導体の配線パターンで構成されることを特徴とする請求項2に記載のノイズ抑制構造を有する回路基板。
- 前記インダクタンス素子が、回路基板に表面実装または内蔵されたインダクタンス部品で構成されることを特徴とする請求項2に記載のノイズ抑制構造を有する回路基板。
- 第1の配線層、第2の配線層、第3の配線層の順に順次積層された3層以上の配線層を有する回路基板であって、第3の配線層に金属板が形成され、かつ第1の配線層と第2の配線層のそれぞれに形成された導体が対向して配置されて伝送線路を構成し、その伝送線路に交差する開口部が第2の配線層の導体に設けられ、前記開口部の前記伝送線路の進行方向に沿う方向の両側に前記第2の配線層の導体と前記第3の配線層の金属板と層間接続するビアが1つ以上配置されて構成されることを特徴とするノイズ抑制構造を有する回路基板。
- 前記開口部が第2の配線層の導体の幅方向全体をまたがることなく一部に設けられており、かつその開口部の前記伝送線路に交差する方向の両端側のそれぞれまたは中央部には前記伝送線路の進行方向に平行に所定の幅と長さを持って延伸する溝状の開口部がさらに接続されて構成されることを特徴とする請求項5に記載のノイズ抑制構造を有する回路基板。
- 前記第1の配線層に形成された導体が信号配線であることを特徴とする請求項1から6のいずれかに記載のノイズ抑制構造を有する回路基板。
- 前記第1の配線層に形成された導体が面状であることを特徴とする請求項1から6のいずれかに記載のノイズ抑制構造を有する回路基板。
- 前記第1の配線層の下層に第2の配線層と第3の配線層が順次積層されるとともに、前記第1の配線層の上層に、前記第2の配線層と同様の第4の配線層、及び前記第3の配線層と同等の第5の配線層が順次積層されることを特徴とする請求項1から8のいずれかに記載のノイズ抑制構造を有する回路基板。
- 前記第2の配線層に設けられたスリットまたは開口部から、前記第2の配線層の導体と前記第3の配線層の金属板とを接続するビアまでの距離が、減衰するノイズの周波数における波長の1/4に設定されていることを特徴とする、前記請求項1から8のいずれかに記載のノイズ抑制構造を有する回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010164797A JP5674363B2 (ja) | 2010-07-22 | 2010-07-22 | ノイズ抑制構造を有する回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010164797A JP5674363B2 (ja) | 2010-07-22 | 2010-07-22 | ノイズ抑制構造を有する回路基板 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014256881A Division JP2015057865A (ja) | 2014-12-19 | 2014-12-19 | ノイズ抑制構造を有する回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012028498A true JP2012028498A (ja) | 2012-02-09 |
JP5674363B2 JP5674363B2 (ja) | 2015-02-25 |
Family
ID=45781093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010164797A Expired - Fee Related JP5674363B2 (ja) | 2010-07-22 | 2010-07-22 | ノイズ抑制構造を有する回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5674363B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014053742A (ja) * | 2012-09-06 | 2014-03-20 | Seiko Epson Corp | スイッチング回路及び医療機器 |
JP2019213403A (ja) * | 2018-06-07 | 2019-12-12 | 株式会社デンソー | ブラシレスモータ制御装置 |
JP2019220876A (ja) * | 2018-06-21 | 2019-12-26 | 株式会社デンソー | ブラシレスモータ制御装置 |
CN117528914A (zh) * | 2024-01-05 | 2024-02-06 | 无棣源通电子科技有限公司 | 一种用于pcb板中的接地滤波结构 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013035888A1 (ja) * | 2011-09-09 | 2015-03-23 | 日本電気株式会社 | 配線基板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11111890A (ja) * | 1997-09-30 | 1999-04-23 | Kyocera Corp | 高周波配線基板 |
JPH11340630A (ja) * | 1998-05-28 | 1999-12-10 | Mitsubishi Electric Corp | プリント配線基板 |
JP2003163467A (ja) * | 2001-05-14 | 2003-06-06 | Fuji Xerox Co Ltd | プリント配線基板及びプリント配線基板設計支援装置 |
JP2007243123A (ja) * | 2006-02-08 | 2007-09-20 | Hitachi Chem Co Ltd | 電磁界結合構造及び多層配線板 |
JP2010004248A (ja) * | 2008-06-19 | 2010-01-07 | Panasonic Corp | 差動伝送線路 |
-
2010
- 2010-07-22 JP JP2010164797A patent/JP5674363B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11111890A (ja) * | 1997-09-30 | 1999-04-23 | Kyocera Corp | 高周波配線基板 |
JPH11340630A (ja) * | 1998-05-28 | 1999-12-10 | Mitsubishi Electric Corp | プリント配線基板 |
JP2003163467A (ja) * | 2001-05-14 | 2003-06-06 | Fuji Xerox Co Ltd | プリント配線基板及びプリント配線基板設計支援装置 |
JP2007243123A (ja) * | 2006-02-08 | 2007-09-20 | Hitachi Chem Co Ltd | 電磁界結合構造及び多層配線板 |
JP2010004248A (ja) * | 2008-06-19 | 2010-01-07 | Panasonic Corp | 差動伝送線路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014053742A (ja) * | 2012-09-06 | 2014-03-20 | Seiko Epson Corp | スイッチング回路及び医療機器 |
JP2019213403A (ja) * | 2018-06-07 | 2019-12-12 | 株式会社デンソー | ブラシレスモータ制御装置 |
JP2019220876A (ja) * | 2018-06-21 | 2019-12-26 | 株式会社デンソー | ブラシレスモータ制御装置 |
JP7010154B2 (ja) | 2018-06-21 | 2022-01-26 | 株式会社デンソー | ブラシレスモータ制御装置 |
CN117528914A (zh) * | 2024-01-05 | 2024-02-06 | 无棣源通电子科技有限公司 | 一种用于pcb板中的接地滤波结构 |
Also Published As
Publication number | Publication date |
---|---|
JP5674363B2 (ja) | 2015-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8994470B2 (en) | Circuit substrate having noise suppression structure | |
JP4579198B2 (ja) | 多層帯域通過フィルタ | |
JP5670251B2 (ja) | コモンモードノイズ抑制回路 | |
KR100867150B1 (ko) | 칩 캐패시터가 내장된 인쇄회로기판 및 칩 캐패시터의 내장방법 | |
US8385748B2 (en) | Printed circuit board and optical transmission device | |
US8970327B2 (en) | Filter based on a combined via structure | |
WO2005104149A1 (en) | Systems and methods for blocking microwave propagation in parallel plate structures utilizing cluster vias | |
JP4535995B2 (ja) | 多層プリント回路基板のビア構造、それを有する帯域阻止フィルタ | |
US9362603B2 (en) | Via structures and compact three-dimensional filters with the extended low noise out-of-band area | |
JP5674363B2 (ja) | ノイズ抑制構造を有する回路基板 | |
JP6125274B2 (ja) | 電子回路および電子機器 | |
US20050224912A1 (en) | Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice | |
WO2014045792A1 (ja) | 回路基板及び電子機器 | |
JP6176242B2 (ja) | Ebg特性を有する導波路構造 | |
JP2015012169A (ja) | プリント回路板 | |
JP2014003090A (ja) | 回路基板 | |
JP2013030528A (ja) | 形成キャパシタ内蔵型多層プリント配線板 | |
US9674942B2 (en) | Structure, wiring board and electronic device | |
JP5454222B2 (ja) | 低域通過フィルタ | |
KR100969660B1 (ko) | 비아 홀 주위에 이중 적층 전자기 밴드갭 구조를 가지는반도체 패키지 기판 | |
JP6278117B2 (ja) | 高周波モジュール | |
JP2015057865A (ja) | ノイズ抑制構造を有する回路基板 | |
WO2011105193A1 (ja) | ノイズ抑制構造を有する回路基板 | |
US20140209367A1 (en) | Wiring board | |
JP4303207B2 (ja) | 高周波差動信号用フィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140811 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5674363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |