JP5454222B2 - 低域通過フィルタ - Google Patents
低域通過フィルタ Download PDFInfo
- Publication number
- JP5454222B2 JP5454222B2 JP2010040157A JP2010040157A JP5454222B2 JP 5454222 B2 JP5454222 B2 JP 5454222B2 JP 2010040157 A JP2010040157 A JP 2010040157A JP 2010040157 A JP2010040157 A JP 2010040157A JP 5454222 B2 JP5454222 B2 JP 5454222B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- sub
- ground conductor
- end side
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims description 249
- 239000004020 conductor Substances 0.000 claims description 199
- 239000000758 substrate Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 description 22
- 238000003780 insertion Methods 0.000 description 20
- 230000037431 insertion Effects 0.000 description 20
- 230000006866 deterioration Effects 0.000 description 13
- 230000008878 coupling Effects 0.000 description 11
- 238000010168 coupling process Methods 0.000 description 11
- 238000005859 coupling reaction Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 230000001629 suppression Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005672 electromagnetic field Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 208000032370 Secondary transmission Diseases 0.000 description 1
- 238000009412 basement excavation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
上記の問題点を解決する構成として、特許文献3、非特許文献1が開示されている。本構成では、並列容量を構成する分布定数線路の途中に抵抗素子を接続することで、直列伝送線路部が共振しスプリアス応答が発生する周波数において、同共振のQ値を低下させることができるため、効果的にスプリアス応答の振幅を低減し、広い帯域に亘って良好な阻止特性を得ることができる。しかしながら、本構成では、主線路を構成する分布定数線路部に損失性材料である抵抗素子を配置しているため、通過帯域の損失劣化が大きい点が課題である。非特許文献1によれば、抵抗素子有無による挿入損失はシミュレーション値で-0.2dBから-0.6dBへ、実測値で-0.37dBから-0.87dBへそれぞれ劣化しており、スプリアス応答を改善するため、通過帯域の挿入損失を犠牲にしなければならないという問題点がある。
実施の形態1に係わる低域通過フィルタは、分布定数線路を用いた低域通過フィルタを構成する直列伝送線路と、この直列伝送線路と電磁界結合する一端接地の副伝送線路群とを備え、副伝送線路群に損失性材料を挿入接続する構成である。
図1は、本発明の実施の形態1に係わる低域通過フィルタの構造を例示する構成説明図であり、図1(a)は上面図、図1(b)は図1(a)におけるA1−A1’面についての断面図である。
図1に示すように、誘電体基板10の下層には接地導体11が全面に設けられており、誘電体基板10の上層には入出力端子を形成する入出力伝送線路用信号線導体21、22、直列伝送線路用信号線導体31、並列伝送線路用信号線導体41、42が形成され、3段のマイクロストリップ線路型のフィルタを構成している場合を例示する。また、誘電体基板10の上層には、直列伝送線路用信号線導体31と電磁界結合する副伝送線路用信号線導体51、52が形成されており、副伝送線路用信号線導体51の一端は柱状導体61を介して接地導体11と電気的に接続され、副伝送線路用信号線導体51の他端と副伝送線路用信号線導体52の一端は損失性シート71を介して電気的に接続され、副伝送線路用信号線導体52の他端は開放されている。上記副伝送線路用信号線導体51、52、柱状導体61、損失性シート71、および接地導体11により副伝送線路群81を構成している。
図3(b)において、所望通過帯域(NormalizedFreq=1)における挿入損失は、副伝送線路群81を適用した回路は、副伝送線路群81が無い回路に比べて0.05dB程劣化するが、非特許文献1において開示されている抵抗有無による挿入損失劣化量0.4dB(△:-0.2dB、▲:-0.6dB)に比べて十分小さく、図1、図2に示した回路は、従来スプリアス特性改善のために犠牲にされていた挿入損失劣化の低減が可能であることが確認できる。
図3(b)に示したように、通過帯域においては副伝送線路群81への電磁結合は小さいものの微弱に結合した電流が損失性シート71に流れることから挿入損失が若干劣化する。この影響を小さく抑えるためには、損失性シート71の配置位置を損失性シート71に流れる電流値が小さくなるために損失が低下する副伝送線路群81の開放端に近い領域にすることが望ましく、図1に示したL1とL2の関係を、L1>L2に設定することで、挿入損失劣化量をさらに低減する効果が得られる。当然のことながら、図1において、L2=0すなわち副伝送線路用信号線導体52を削除した構成を採用しても構わない。
実施の形態2に係わる低域通過フィルタは、分布定数線路を用いた低域通過フィルタを構成する直列伝送線路と、この直列伝送線路と電磁界結合する両端開放の副伝送線路群とを備え、副伝送線路群に損失性材料を挿入接続する構成である。
図4は、本発明の実施の形態2に係わる低域通過フィルタの構造を例示する構成説明図であり、図4(a)は上面図、図4(b)は図4(a)におけるA1−A1’面についての断面図である。
実施の形態2に係わる低域通過フィルタは、図1で示した柱状導体61による副伝送線路群81の接地を要せずに低域通過フィルタを構成した場合であり、副伝送線路群81の構成以外は図1の低域通過フィルタと同様の構成とした構造を例示して説明する。
ここで、誘電体基板10の下層には接地導体11が全面に設けられており、誘電体基板10の上層には入出力端子を形成する入出力伝送線路用信号線導体21、22、直列伝送線路用信号線導体31、並列伝送線路用信号線導体41、42が形成され、3段のマイクロストリップ線路型のフィルタを構成している場合を例示する。また、誘電体基板10の上層には、直列伝送線路用信号線導体31と電磁界結合する副伝送線路用信号線導体51、52が形成されており、副伝送線路用信号線導体51の一端と副伝送線路用信号線導体52の一端は損失性シート71を介して電気的に接続され、副伝送線路用信号線導体51の他端と副伝送線路用信号線導体52の他端はそれぞれ開放されている。上記副伝送線路用信号線導体51、52、損失性シート71、および接地導体11により副伝送線路群81を構成している。
また、図4においては、損失性シート71を1箇所のみに配置しているが、損失性シート71を2箇所以上に配置しても良く、副伝送線路群81の両端の開放端近傍に2箇所配置しても良い。
図5は、本発明の実施の形態3に係わる低域通過フィルタの構造を例示する構成説明図であり、図5(a)は上面図、図5(b)は図5(a)におけるA1−A1’面についての断面図、図5(c)は図5(a)におけるB1−B1’面についての断面図である。
ここで、実施の形態3に係わる低域通過フィルタは、図1または図4で示した副伝送線路群81を接地導体11を除去した誘電体基板10の下層に設け、金属キャリア91を有する低域通過フィルタを構成した場合であり、図5では副伝送線路群81が副伝送線路用信号線導体51、52、損失性シート71で構成され、副伝送線路用信号線導体51の一端が接地された低域通過フィルタの構成とした構造を例示して説明する。
Claims (16)
- 入力端子と、出力端子と、前記入力端子から前記出力端子に至る経路に延在する伝送線路と、前記伝送線路に所定の間隔で設けられた複数の並列容量素子と、前記複数の並列容量素子それぞれの前記伝送線路への接続部位を境として区切られた前記伝送線路の一区間で成る直列伝送線路の少なくとも一つに対して設けられ、対応する前記直列伝送線路と電磁的に結合するよう配置した一つ以上の伝送線路が第1端から第2端に至る経路に延在する副伝送線路群と、を備えた分布定数線路を用いた低域通過フィルタであって、前記副伝送線路群は、前記第1端側の端部に第1の副伝送線路、前記第2端側の端部に第2の副伝送線路を有し、前記第1の副伝送線路から前記第2の副伝送線路への経路の少なくとも一箇所に損失性材料が挿入接続され、前記第1の副伝送線路の前記第1端側の端部が接地され、前記第2の副伝送線路の前記第2端側の端部が開放され、
前記直列伝送線路は、互いに表裏を成す第1面と第2面を有する誘電体層の前記第1面に形成したストリップ導体と、前記第2面に形成した接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の少なくとも一つの伝送線路は、前記第2面の前記接地導体が除かれている部位に形成したストリップ導体と、前記第2面に対向して設けられ、前記接地導体が除かれている部位に対面する凹部空間を有する接地導体となる導体層から構成した分布定数線路で形成されていることを特徴とする低域通過フィルタ。 - 入力端子と、出力端子と、前記入力端子から前記出力端子に至る経路に延在する伝送線路と、前記伝送線路に所定の間隔で設けられた複数の並列容量素子と、前記複数の並列容量素子それぞれの前記伝送線路への接続部位を境として区切られた前記伝送線路の一区間で成る直列伝送線路の少なくとも一つに対して設けられ、対応する前記直列伝送線路と電磁的に結合するよう配置した一つ以上の伝送線路が第1端から第2端に至る経路に延在する副伝送線路群と、を備えた分布定数線路を用いた低域通過フィルタであって、前記副伝送線路群は、前記第1端側の端部に第1の副伝送線路、前記第2端側の端部に第2の副伝送線路を有し、前記第1の副伝送線路から前記第2の副伝送線路への経路の少なくとも一箇所に損失性材料が挿入接続され、前記第1の副伝送線路の前記第1端側の端部が開放され、前記第2の副伝送線路の前記第2端側の端部が開放され、
前記直列伝送線路は、互いに表裏を成す第1面と第2面を有する誘電体層の前記第1面に形成したストリップ導体と、前記第2面に形成した接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の少なくとも一つの伝送線路は、前記第2面の前記接地導体が除かれている部位に形成したストリップ導体と、前記第2面に対向して設けられ、前記接地導体が除かれている部位に対面する凹部空間を有する接地導体となる導体層から構成した分布定数線路で形成されていることを特徴とする低域通過フィルタ。 - 入力端子と、出力端子と、前記入力端子から前記出力端子に至る経路に延在する伝送線路と、前記伝送線路に所定の間隔で設けられた複数の並列容量素子と、前記複数の並列容量素子それぞれの前記伝送線路への接続部位を境として区切られた前記伝送線路の一区間で成る直列伝送線路の少なくとも一つに対して設けられ、対応する前記直列伝送線路と電磁的に結合するよう配置した一つ以上の伝送線路が第1端から第2端に至る経路に延在する副伝送線路群と、を備えた分布定数線路を用いた低域通過フィルタであって、前記副伝送線路群は、前記第1端側の端部に第1の副伝送線路、前記第2端側の端部に前記第1の副伝送線路の線路長より短い線路長の第2の副伝送線路を有し、前記第1の副伝送線路の前記第1端側の端部が接地され、前記第2の副伝送線路の前記第2端側の端部が開放され、前記第1の副伝送線路から前記第2の副伝送線路への経路の少なくとも一箇所に損失性材料が挿入接続され、
前記直列伝送線路は、互いに表裏を成す第1面と第2面を有する誘電体層の前記第1面に形成したストリップ導体と、前記第2面に形成した接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の少なくとも一つの伝送線路は、前記第2面の前記接地導体が除かれている部位に形成したストリップ導体と、前記第2面に対向して設けられ、前記接地導体が除かれている部位に対面する凹部空間を有する接地導体となる導体層から構成した分布定数線路で形成されていることを特徴とする低域通過フィルタ。 - 入力端子と、出力端子と、前記入力端子から前記出力端子に至る経路に延在する伝送線路と、前記伝送線路に所定の間隔で設けられた複数の並列容量素子と、前記複数の並列容量素子それぞれの前記伝送線路への接続部位を境として区切られた前記伝送線路の一区間で成る直列伝送線路の少なくとも一つに対して設けられ、対応する前記直列伝送線路と電磁的に結合するよう配置した一つ以上の伝送線路が第1端から第2端に至る経路に延在する副伝送線路群と、を備えた分布定数線路を用いた低域通過フィルタであって、前記副伝送線路群は、前記第1端側の端部に第1の副伝送線路、前記第2端側の端部に前記第1の副伝送線路の線路長より短い線路長の第2の副伝送線路を有し、前記第1の副伝送線路の前記第1端側の端部が開放され、前記第2の副伝送線路の前記第2端側の端部が開放され、前記第1の副伝送線路から前記第2の副伝送線路への経路の少なくとも一箇所に損失性材料が挿入接続され、前記第1端から前記第2端までの経路の中点から最短の位置に接続された前記損失性材料の前記中点までの距離が前記第2の副伝送線路の線路長よりも長く、前記直列伝送線路は、互いに表裏を成す第1面と第2面を有する誘電体層の前記第1面に形成したストリップ導体と、前記第2面に形成した接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の少なくとも一つの伝送線路は、前記第2面の前記接地導体が除かれている部位に形成したストリップ導体と、前記第2面に対向して設けられ、前記接地導体が除かれている部位に対面する凹部空間を有する接地導体となる導体層から構成した分布定数線路で形成されていることを特徴とする低域通過フィルタ。
- 入力端子と、出力端子と、前記入力端子から前記出力端子に至る経路に延在する伝送線路と、前記伝送線路に所定の間隔で設けられた複数の並列容量素子と、前記複数の並列容量素子それぞれの前記伝送線路への接続部位を境として区切られた前記伝送線路の一区間で成る直列伝送線路の少なくとも一つに対して設けられ、対応する前記直列伝送線路と電磁的に結合するよう配置した一つ以上の伝送線路が第1端から第2端に至る経路に延在する副伝送線路群と、を備えた分布定数線路を用いた低域通過フィルタであって、前記副伝送線路群は、前記第1端側の端部に第1の副伝送線路を有し、前記第1の副伝送線路から前記第2端側の端部への経路の前記第2端側の端部を含む少なくとも一箇所に損失性材料が接続され、前記第1の副伝送線路の前記第1端側の端部が接地され、前記第2端側の端部が開放され、
前記直列伝送線路は、互いに表裏を成す第1面と第2面を有する誘電体層の前記第1面に形成したストリップ導体と、前記第2面に形成した接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の少なくとも一つの伝送線路は、前記第2面の前記接地導体が除かれている部位に形成したストリップ導体と、前記第2面に対向して設けられ、前記接地導体が除かれている部位に対面する凹部空間を有する接地導体となる導体層から構成した分布定数線路で形成されていることを特徴とする低域通過フィルタ。 - 入力端子と、出力端子と、前記入力端子から前記出力端子に至る経路に延在する伝送線路と、前記伝送線路に所定の間隔で設けられた複数の並列容量素子と、前記複数の並列容量素子それぞれの前記伝送線路への接続部位を境として区切られた前記伝送線路の一区間で成る直列伝送線路の少なくとも一つに対して設けられ、対応する前記直列伝送線路と電磁的に結合するよう配置した一つ以上の伝送線路が第1端から第2端に至る経路に延在する副伝送線路群と、を備えた分布定数線路を用いた低域通過フィルタであって、前記副伝送線路群は、前記第1端側の端部に第1の副伝送線路を有し、前記第1の副伝送線路から前記第2端側の端部への経路の前記第2端側の端部を含む少なくとも一箇所に損失性材料が接続され、前記第1の副伝送線路の前記第1端側の端部が開放され、前記第2端側の端部が開放され、
前記直列伝送線路は、互いに表裏を成す第1面と第2面を有する誘電体層の前記第1面に形成したストリップ導体と、前記第2面に形成した接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の少なくとも一つの伝送線路は、前記第2面の前記接地導体が除かれている部位に形成したストリップ導体と、前記第2面に対向して設けられ、前記接地導体が除かれている部位に対面する凹部空間を有する接地導体となる導体層から構成した分布定数線路で形成されていることを特徴とする低域通過フィルタ。 - 入力端子と、出力端子と、前記入力端子から前記出力端子に至る経路に延在する伝送線路と、前記伝送線路に所定の間隔で設けられた複数の並列容量素子と、前記複数の並列容量素子それぞれの前記伝送線路への接続部位を境として区切られた前記伝送線路の一区間で成る直列伝送線路の少なくとも一つに対して設けられ、対応する前記直列伝送線路と電磁的に結合するよう配置した一つ以上の伝送線路が第1端から第2端に至る経路に延在する副伝送線路群と、を備えた分布定数線路を用いた低域通過フィルタであって、前記副伝送線路群は、前記第1端から前記第2端への経路に少なくとも第1の副伝送線路を有し、前記第1端から前記第2端への経路の前記第1端側の端部と前記第2端側の端部を含む少なくとも二箇所に損失性材料が接続され、前記第1端側の端部が開放され、前記第2端側の端部が開放され、
前記直列伝送線路は、互いに表裏を成す第1面と第2面を有する誘電体層の前記第1面に形成したストリップ導体と、前記第2面に形成した接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の少なくとも一つの伝送線路は、前記第2面の前記接地導体が除かれている部位に形成したストリップ導体と、前記第2面に対向して設けられ、前記接地導体が除かれている部位に対面する凹部空間を有する接地導体となる導体層から構成した分布定数線路で形成されていることを特徴とする低域通過フィルタ。 - 入力端子と、出力端子と、前記入力端子から前記出力端子に至る経路に延在する伝送線路と、前記伝送線路に所定の間隔で設けられた複数の並列容量素子と、前記複数の並列容量素子それぞれの前記伝送線路への接続部位を境として区切られた前記伝送線路の一区間で成る直列伝送線路の少なくとも一つに対して設けられ、対応する前記直列伝送線路と電磁的に結合するよう配置した一つ以上の伝送線路が第1端から第2端に至る経路に延在する副伝送線路群と、を備えた分布定数線路を用いた低域通過フィルタであって、前記副伝送線路群は、前記第1端側の端部に第1の副伝送線路を有し、前記第1の副伝送線路から前記第2端側の端部への経路の少なくとも一箇所に損失性材料が接続され、前記第1の副伝送線路の前記第1端側の端部が接地され、前記第2端側の端部が開放され、前記第1端から前記第2端までの線路長が前記対応する直列伝送線路の線路長の半分以下であり、
前記直列伝送線路は、互いに表裏を成す第1面と第2面を有する誘電体層の前記第1面に形成したストリップ導体と、前記第2面に形成した接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の少なくとも一つの伝送線路は、前記第2面の前記接地導体が除かれている部位に形成したストリップ導体と、前記第2面に対向して設けられ、前記接地導体が除かれている部位に対面する凹部空間を有する接地導体となる導体層から構成した分布定数線路で形成されていることを特徴とする低域通過フィルタ。 - 入力端子と、出力端子と、前記入力端子から前記出力端子に至る経路に延在する伝送線路と、前記伝送線路に所定の間隔で設けられた複数の並列容量素子と、前記複数の並列容量素子それぞれの前記伝送線路への接続部位を境として区切られた前記伝送線路の一区間で成る直列伝送線路の少なくとも一つに対して設けられ、対応する前記直列伝送線路と電磁的に結合するよう配置した一つ以上の伝送線路が第1端から第2端に至る経路に延在する副伝送線路群と、を備えた分布定数線路を用いた低域通過フィルタであって、前記副伝送線路群は、前記第1端側の端部に第1の副伝送線路を有し、前記第1の副伝送線路から前記第2端側の端部への経路の少なくとも一箇所に損失性材料が接続され、前記第1の副伝送線路の前記第1端側の端部が開放され、前記第2端側の端部が開放され、前記第1端から前記第2端までの線路長が前記対応する直列伝送線路の線路長以下であり、
前記直列伝送線路は、互いに表裏を成す第1面と第2面を有する誘電体層の前記第1面に形成したストリップ導体と、前記第2面に形成した接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の少なくとも一つの伝送線路は、前記第2面の前記接地導体が除かれている部位に形成したストリップ導体と、前記第2面に対向して設けられ、前記接地導体が除かれている部位に対面する凹部空間を有する接地導体となる導体層から構成した分布定数線路で形成されていることを特徴とする低域通過フィルタ。 - 前記第1端から前記第2端までの線路長が前記対応する前記直列伝送線路の線路長以下であることを特徴とする請求項7記載の低域通過フィルタ。
- 入力端子と、出力端子と、前記入力端子から前記出力端子に至る経路に延在する伝送線路と、前記伝送線路に所定の間隔で設けられた複数の並列容量素子と、前記複数の並列容量素子それぞれの前記伝送線路への接続部位を境として区切られた前記伝送線路の一区間で成る直列伝送線路の少なくとも一つに対して設けられ、対応する前記直列伝送線路と電磁的に結合するよう配置した一つ以上の伝送線路が第1端から第2端に至る経路に延在する副伝送線路群と、を備えた分布定数線路を用いた低域通過フィルタであって、前記副伝送線路群は、前記第1端側の端部に第1の副伝送線路、前記第2端側の端部に第2の副伝送線路を有し、前記第1の副伝送線路から前記第2の副伝送線路への経路の少なくとも一箇所に損失性材料が挿入接続され、前記第1の副伝送線路の前記第1端側の端部が接地され、前記第2の副伝送線路の前記第2端側の端部が開放され、
前記直列伝送線路は、互いに表裏を成す第1面と第2面を有する誘電体層の前記第1面に形成したストリップ導体と、前記第2面に形成した接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の少なくとも第1の副伝送線路は、前記第2面の前記接地導体が除かれている部位に形成したストリップ導体と、前記第2面に対向して設けられ、前記接地導体が除かれている部位に対面する凹部空間を有する接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の前記第1の副伝送線路を形成するストリップ導体の前記第1端側の端部が前記第2面に形成した接地導体となる導体層に接続されていることを特徴とする低域通過フィルタ。 - 入力端子と、出力端子と、前記入力端子から前記出力端子に至る経路に延在する伝送線路と、前記伝送線路に所定の間隔で設けられた複数の並列容量素子と、前記複数の並列容量素子それぞれの前記伝送線路への接続部位を境として区切られた前記伝送線路の一区間で成る直列伝送線路の少なくとも一つに対して設けられ、対応する前記直列伝送線路と電磁的に結合するよう配置した一つ以上の伝送線路が第1端から第2端に至る経路に延在する副伝送線路群と、を備えた分布定数線路を用いた低域通過フィルタであって、前記副伝送線路群は、前記第1端側の端部に第1の副伝送線路、前記第2端側の端部に前記第1の副伝送線路の線路長より短い長さの線路長の第2の副伝送線路を有し、前記第1の副伝送線路の前記第1端側の端部が接地され、前記第2の副伝送線路の前記第2端側の端部が開放され、前記第1の副伝送線路から前記第2の副伝送線路への経路の少なくとも一箇所に損失性材料が挿入接続され、
前記直列伝送線路は、互いに表裏を成す第1面と第2面を有する誘電体層の前記第1面に形成したストリップ導体と、前記第2面に形成した接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の少なくとも第1の副伝送線路は、前記第2面の前記接地導体が除かれている部位に形成したストリップ導体と、前記第2面に対向して設けられ、前記接地導体が除かれている部位に対面する凹部空間を有する接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の前記第1の副伝送線路を形成するストリップ導体の前記第1端側の端部が前記第2面に形成した接地導体となる導体層に接続されていることを特徴とする低域通過フィルタ。 - 入力端子と、出力端子と、前記入力端子から前記出力端子に至る経路に延在する伝送線路と、前記伝送線路に所定の間隔で設けられた複数の並列容量素子と、前記複数の並列容量素子それぞれの前記伝送線路への接続部位を境として区切られた前記伝送線路の一区間で成る直列伝送線路の少なくとも一つに対して設けられ、対応する前記直列伝送線路と電磁的に結合するよう配置した一つ以上の伝送線路が第1端から第2端に至る経路に延在する副伝送線路群と、を備えた分布定数線路を用いた低域通過フィルタであって、前記副伝送線路群は、前記第1端側の端部に第1の副伝送線路を有し、前記第1の副伝送線路から前記第2端側の端部への経路の前記第2端側の端部を含む少なくとも一箇所に損失性材料が接続され、前記第1の副伝送線路の前記第1端側の端部が接地され、前記第2端側の端部が開放され、
前記直列伝送線路は、互いに表裏を成す第1面と第2面を有する誘電体層の前記第1面に形成したストリップ導体と、前記第2面に形成した接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の少なくとも第1の副伝送線路は、前記第2面の前記接地導体が除かれている部位に形成したストリップ導体と、前記第2面に対向して設けられ、前記接地導体が除かれている部位に対面する凹部空間を有する接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の前記第1の副伝送線路を形成するストリップ導体の前記第1端側の端部が前記第2面に形成した接地導体となる導体層に接続されていることを特徴とする低域通過フィルタ。 - 入力端子と、出力端子と、前記入力端子から前記出力端子に至る経路に延在する伝送線路と、前記伝送線路に所定の間隔で設けられた複数の並列容量素子と、前記複数の並列容量素子それぞれの前記伝送線路への接続部位を境として区切られた前記伝送線路の一区間で成る直列伝送線路の少なくとも一つに対して設けられ、対応する前記直列伝送線路と電磁的に結合するよう配置した一つ以上の伝送線路が第1端から第2端に至る経路に延在する副伝送線路群と、を備えた分布定数線路を用いた低域通過フィルタであって、前記副伝送線路群は、前記第1端側の端部に第1の副伝送線路を有し、前記第1の副伝送線路から前記第2端側の端部への経路の少なくとも一箇所に損失性材料が接続され、前記第1の副伝送線路の前記第1端側の端部が接地され、前記第2端側の端部が開放され、前記第1端から前記第2端までの線路長が前記対応する直列伝送線路の線路長の半分以下であり、
前記直列伝送線路は、互いに表裏を成す第1面と第2面を有する誘電体層の前記第1面に形成したストリップ導体と、前記第2面に形成した接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の少なくとも第1の副伝送線路は、前記第2面の前記接地導体が除かれている部位に形成したストリップ導体と、前記第2面に対向して設けられ、前記接地導体が除かれている部位に対面する凹部空間を有する接地導体となる導体層から構成した分布定数線路で形成され、前記副伝送線路群の前記第1の副伝送線路を形成するストリップ導体の前記第1端側の端部が前記第2面に形成した接地導体となる導体層に接続されていることを特徴とする低域通過フィルタ。 - 前記第2面に対向して設けられ、前記接地導体が除かれている部位に対面する凹部空間を有する接地導体となる導体層が金属キャリアであることを特徴とする請求項1乃至14のいずれか1項に記載の低域通過フィルタ。
- 前記互いに表裏を成す第1面と第2面を有する誘電体層と前記第2面に対向して設けられる導体層を含む多層基板で形成したことを特徴とする請求項1乃至14のいずれか1項に記載の低域通過フィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040157A JP5454222B2 (ja) | 2010-02-25 | 2010-02-25 | 低域通過フィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040157A JP5454222B2 (ja) | 2010-02-25 | 2010-02-25 | 低域通過フィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011176694A JP2011176694A (ja) | 2011-09-08 |
JP5454222B2 true JP5454222B2 (ja) | 2014-03-26 |
Family
ID=44689123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010040157A Active JP5454222B2 (ja) | 2010-02-25 | 2010-02-25 | 低域通過フィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5454222B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105356018B (zh) * | 2014-08-19 | 2020-03-17 | 德昌电机(深圳)有限公司 | 微波滤波器及应用该微波滤波器的电机 |
JP6674684B2 (ja) * | 2016-03-31 | 2020-04-01 | 学校法人 龍谷大学 | 低域通過フィルタ |
CN115513619B (zh) * | 2022-09-23 | 2023-10-03 | 中国科学院物理研究所 | 一种微带图形层、其制备方法及其极宽阻带低通滤波器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0444702U (ja) * | 1990-08-22 | 1992-04-16 | ||
JP3201947B2 (ja) * | 1996-03-01 | 2001-08-27 | 三菱電機株式会社 | 高周波発振器 |
JPH09266401A (ja) * | 1996-03-28 | 1997-10-07 | Mitsubishi Electric Corp | 吸収型高調波フィルタ |
JP2002217619A (ja) * | 2001-01-16 | 2002-08-02 | Mitsubishi Electric Corp | イコライザ |
-
2010
- 2010-02-25 JP JP2010040157A patent/JP5454222B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011176694A (ja) | 2011-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5670251B2 (ja) | コモンモードノイズ抑制回路 | |
JP5393786B2 (ja) | コモンモードフィルタ | |
JP5386586B2 (ja) | コモンモードフィルタ | |
KR100892024B1 (ko) | 밴드패스 필터 | |
JP6625226B2 (ja) | 周波数選択リミッタ | |
KR101735957B1 (ko) | 차동 전송 라인에 기초한 공통-모드 억제기 | |
US7855614B2 (en) | Integrated circuit transmission lines, methods for designing integrated circuits using the same and methods to improve return loss | |
JP4815535B2 (ja) | 伝送線路 | |
CN108123196B (zh) | 基于竖直双面平行带线的宽带滤波集成立体巴伦 | |
JP5674363B2 (ja) | ノイズ抑制構造を有する回路基板 | |
JP5454222B2 (ja) | 低域通過フィルタ | |
JP5297432B2 (ja) | 伝送線路および伝送装置 | |
US20070056764A1 (en) | Transmission line apparatus | |
US9325051B1 (en) | Resonance-inhibiting transmission-line networks and junction | |
JP2018531560A6 (ja) | フィルタリング装置およびフィルタ | |
JP2018531560A (ja) | フィルタリング装置およびフィルタ | |
WO2010140320A1 (ja) | ストリップ線路 | |
JP4009281B2 (ja) | Ic設計用の垂直スタック型コプレーナ伝送線路構造 | |
JP5578440B2 (ja) | 差動伝送線路 | |
JP5550489B2 (ja) | 無反射終端抵抗回路 | |
JP3863674B2 (ja) | コモンモードフィルタ | |
JP4508037B2 (ja) | 減衰器 | |
US20090002101A1 (en) | High-pass filter | |
JP6452332B2 (ja) | プリント回路板 | |
TWI851086B (zh) | 共模濾波器及訊號傳輸電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131223 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5454222 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |