JP4508037B2 - 減衰器 - Google Patents

減衰器 Download PDF

Info

Publication number
JP4508037B2
JP4508037B2 JP2005240915A JP2005240915A JP4508037B2 JP 4508037 B2 JP4508037 B2 JP 4508037B2 JP 2005240915 A JP2005240915 A JP 2005240915A JP 2005240915 A JP2005240915 A JP 2005240915A JP 4508037 B2 JP4508037 B2 JP 4508037B2
Authority
JP
Japan
Prior art keywords
pattern
ground
resistor
resistor pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005240915A
Other languages
English (en)
Other versions
JP2007060084A (ja
Inventor
伊藤  渉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2005240915A priority Critical patent/JP4508037B2/ja
Publication of JP2007060084A publication Critical patent/JP2007060084A/ja
Application granted granted Critical
Publication of JP4508037B2 publication Critical patent/JP4508037B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguide Connection Structure (AREA)
  • Non-Reversible Transmitting Devices (AREA)
  • Attenuators (AREA)

Description

本発明は、グランドに電気的に接続され基板上に形成された抵抗体パターンと、この抵抗体パターンを介して互いに直列接続された一対の導体パターンとを有する減衰器に関し、詳しくは、周波数に対する減衰特性の改善を図った減衰器に関するものである。
図7は、入力信号の周波数が数[GHz]になる高周波帯域やマイクロ波帯域で使用される従来の減衰器の構成を示した図である(例えば、特許文献1参照)。図7(a)は、斜視図であり、図7(b)は上面図である。図7において、基板10は、例えば、アルミナ等の絶縁基板である。
裏面電極11は、基板10の裏面全体に形成される。抵抗体パターン12は、薄膜または厚膜の所定の抵抗値を持ったパターンであり、基板10の表面に概矩形状に形成される。スルーホール13は、抵抗体パターン12の長手方向の両端に設けられ、裏面電極11と抵抗体パターン12とを電気的に接続する。
一対のマイクロストリップライン14a、14bは、導体パターンであり、信号を伝送する伝送経路であり、抵抗体パターン12の長手方向のほぼ中央に設けられる。そして、マイクロストリップライン14a、14bの一端が、抵抗体パターン12に接続され、抵抗体パターン12を介して互いに直列接続されている。従って、抵抗体パターン12とマイクロストリップライン14a、14bとで、概十字を形成している。
このような装置の動作を説明する。
マイクロストリップライン14aの他端に入力した高周波な入力信号が、ライン14aによって伝送される。そして、ライン14aによって伝送された高周波信号が、抵抗体パターン12により減衰される。さらに、減衰された信号が、ライン14bに伝送され、ライン14bの他端から後段の回路に伝送される。
特開平9−83215号公報
図7に示すように、基板10上にパターン12、14a、14bで減衰器を形成する場合、入力信号の入力レベルが大きく、減衰量も大きいと、抵抗体パターン12での発熱量が大きくなる。例えば、入力信号の入力レベルが1[W]であり、減衰量が20〜30[dB]であれば、抵抗体パターン12の発熱量は、ほぼ1[W]になる。もちろん、減衰量が小さくとも、入力レベルが大きいほど、発熱量が増える。
そのため、基板10裏面の裏面電極11を、減衰器を収納する金属ケース(図示せず)に密着させ、金属ケースへの放熱パスを確保している。なお、裏面電極11は、金属ケースに電気的にも接続され、電位的にグランド(接地または筐体接地)になる。そして、放熱パスの確保と熱密度の低減とを目的として分布型のパターン設計を行なう。
具体的には、入力レベルが小さければ、抵抗体パターン12での発熱量が小さいため、パターンサイズを小型化できる。一方、入力レベルが大きければ、発熱量も大きくなり、パターンサイズが大型化される。
ここで、図8は、図7に示す抵抗体パターン12の高周波における等価回路であり、理想的には、π型の減衰器の等価回路で表現される。図8(a)は、パターンサイズが小さい場合であり、図8(b)は、パターンサイズが大きい場合である。
図8(a)において、マイクロストリップライン14a、14bを接続するライン上に直列抵抗R1、この直列抵抗R1の両端それぞれに一端が接続され他端がグランドに接続される並列抵抗R2、R3、この並列抵抗R2,R3と対称に並列抵抗R4,R5が接続される。一方、図8(b)において、並列抵抗R2〜R5それぞれに寄生インダクタンスLがある。なお、他にも寄生インダクタンス、寄生容量が発生するが、図示を省略している。
図8(a)に示すように、パターンサイズが小さければ、寄生インダクタンスや寄生容量の影響は小さく、ほぼ理想的な集中乗数モデルであらわされる。
しかしながら、図8(b)に示すように、パターンサイズが大きい場合、高周波信号では寄生インダクタンスや寄生容量(図示せず)が無視できぬ値となる。このため、特に並列抵抗R2〜R5につく寄生インダクタンスLの影響で、周波数が高くなるほど減衰量が小さくなり、周波数に対する減衰特性が悪化するという問題があった。
そこで本発明の目的は、周波数に対する減衰特性の改善を図った減衰器を実現することにある。
請求項1記載の発明は、
グランドに電気的に接続され基板上に形成された抵抗体パターンと、この抵抗体パターンを介して互いに直列接続された一対の導体パターンとを有する減衰器において、
一端が前記グランドに電気的に接続され、前記抵抗体パターンに沿って形成されるグランドパターンを設けたことを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明において、
前記抵抗体パターンの一端または両端と前記基板裏面のグランドとを電気的に接続するスルーホールを設けたことを特徴とするものである。
請求項3記載の発明は、請求項1記載の発明において、
前記基板表面上に前記抵抗体パターンの長手方向に対して垂直に設けられるサイドパターンと、
このサイドパターンと前記基板裏面のグランドとを電気的に接続するスルーホールと
を設けたことを特徴とするものである。
請求項4記載の発明は、請求項1記載の発明において、
前記基板表面上に前記抵抗体パターンの長手方向に対して垂直に設けられるサイドパターンと、
前記基板側面に前記サイドパターンと前記基板裏面のグランドとを電気的に接続する側面のパターンと
を設けたことを特徴とするものである。
請求項記載の発明は、請求項1〜4のいずれかに記載の発明において、
グランドパターンは、他端が開放端であることを特徴とするものである。
請求項記載の発明は、請求項1〜5のいずれかに記載の発明において、
抵抗体パターンは、両端が前記グランドに接続され、
前記抵抗体パターンと前記導体パターンとで、概十字を形成していることを特徴とするものである。
請求項記載の発明は、請求項1〜5のいずれかに記載の発明において、
抵抗体パターンは、一端が前記グランドに接続され、他端が前記導体パターンと接続され、
前記抵抗体パターンと前記導体パターンとで、概T字を形成していることを特徴とするものである。
請求項記載の発明は、請求項1〜7のいずれかに記載の発明において、
高周波信号の信号処理を行なう信号処理装置に用いたことを特徴とするものである。
本発明によれば、以下のような効果がある。
請求項1〜8によれば、一端をグランドに電気的に接続したグランドパターンが、抵抗体パターンに沿って形成されるので、入力される信号の周波数が高くなるほど、グランドパターンがインピーダンスの低いバイパスとして機能する。これにより、抵抗体パターンのパターンサイズが大きくても、抵抗体パターンで発生する寄生インダクタンスの影響を減少することができ、周波数に対する減衰特性の改善を図ることができる。
以下図面を用いて本発明の実施の形態を説明する。
[第1の実施例]
図1は、本発明の第1の実施例を示した構成図である。ここで、図7と同一のものには同一符号を付し、説明を省略する。また、斜視図も省略する。図1において、抵抗体パターン12が形成されるのと同じ面の基板10上に、グランドパターン15が新たに形成される。
グランドパターン15は、スルーホール13からマイクロストリップライン14a、14b側に向けて、抵抗体パターン12の長手方向に沿ってほぼ平行に形成される。なお、グランドパターン15は、一端がスルーホール13に電気的に接続され、他端がライン14a、14bに接続されず開放端である。つまり、グランドパターン15は、いわゆる、スタブである。また、グランドパターン15は、スルーホール13それぞれに、抵抗体パターン12の両脇に形成され、合計4個形成される。離間Sは、グランドパターン15と抵抗体パターン12の距離である。
このような装置の動作を説明する。
マイクロストリップライン14aの他端に入力した入力信号が、ライン14aによって伝送される。そして、ライン14aによって伝送された入力信号が、抵抗体パターン12により減衰される。さらに、減衰された信号が、ライン14bに伝送され、ライン14bの他端から後段の回路に伝送される。
次に、周波数による寄生インダクタンス、寄生容量の説明をする。ここで、図2は、図1に示す抵抗体パターン12、グランドパターン15の等価回路の一例を示した図である。ここで、図8と同一のものは同一符号を付し、説明を省略する。
直流〜低周波(数[GHz]以下)の入力信号では、パターンサイズによらず、図8(a)に示すような、寄生インダクタンスや寄生容量の影響が小さく、ほぼ理想的な集中乗数モデルであらわされる。なお、抵抗体パターン12からグランドパターン15には、離間Sによって、ほとんど信号が伝送されない。
高周波(例えば、4[GHz]以上)の入力信号では、図2に示すように、並列抵抗R2〜R5につく寄生インダクタンスLの影響が発生するが、抵抗体パターン12に沿って追加したグランドパターン15と抵抗体パターン15間が、周波数が高くなるほどコンデンサとして動作する。そして、抵抗体パターン12への経路が、高い周波数ほどインピーダンスの低いバイパスとなる。従って、寄生インダクタンスLの影響が減少する。
図3を用いて説明する。図3は、高周波な信号の伝送を模式的に示した図である。高周波信号(矢印A1)のうち所定パワー分の信号が、抵抗体パターン12によってスルーホール13に伝送される(矢印A2)。しかし、信号の周波数が高くなるほどグランドパターン15をバイパスして伝送され(矢印A3)、寄生インダクタンスLの影響が減少する。
図4は、図1に示す装置の電磁界解析によるシミュレーションの結果を示した図である。図4において、横軸は入力信号の周波数であり、縦軸は減衰量である。図4中、菱形は、グランドパターン15がない場合であり、丸印は、離間Sが30[μm]の場合であり、三角は、離間Sが100[μm]の場合である。
図4に示すように、グランドパターン15がない場合、12[GHz]において、減衰量の傾きは1.5[dB]程度の右肩あがりだが、グランドパターン15を設け、離間Sを30[μm]とすると、約0.6[dB]程度の右肩上がりになり、減衰特性が改善されている。
また、図4に示すように、離間Sを調整することにより、右肩上がりの傾向、すなわち減衰特性を連続的に変化させることもできる。
このように、一端をグランドに電気的に接続したグランドパターン15が、抵抗体パターン12の長手方向に沿って形成されるので、入力される信号の周波数が高くなるほど、グランドパターン15はインピーダンスの低いバイパスとして機能する。これにより、抵抗体パターン12のパターンサイズが大きくても、抵抗体パターン12で発生する寄生インダクタンスLの影響が減少することができ、周波数に対する減衰特性の改善を図ることができる。
また、抵抗体パターン12とグランドパターン15との離間Sを調整することにより、減衰特性の傾きを調整することができるので、周波数に対する減衰特性を所望の特性とすることができる。
[第2の実施例]
図5は、本発明の第2の実施例を示した構成図である。ここで、図1と同一のものには同一符号を付し、説明を省略する。図5(a)は上面図であり、図5(b)はA−A’の断面図である。図5において、スルーホール13の代わりにグランド用のサイドパターン16が設けられる。サイドパターン16は、基板10の表面(抵抗体パターン12と同一面)に、概矩形状で、抵抗体パターン12の長手方向に対して垂直に設けられる。また、サイドパターン16は、基板10の側面のパターン16’を介して(または図示しないスルーホールを介して)、裏面電極11と電気的に接続される。いわゆる、ラップグランドを形成する。もちろん、グランドパターン15の一端が、このサイドパターン16に接続される。
すなわち、図1においては、グランドである裏面電極11と抵抗体パターン12とを電気的に接続するためスルーホール13を用いる構成としたが、スルーホール13の代わりにグランド用のサイドパターン16、パターン16’で、裏面電極11と抵抗体パターン12とを電気的に接続している。このような装置の動作は、裏面電極11への信号の伝送を、スルーホール13の代わりにサイドパターン16で行なう以外は、図1に示す装置とほぼ同様なので説明を省略する。
[第3の実施例]
図6は、本発明の第3の実施例を示した構成図である。ここで、図1と同一のものには同一符号を付し、説明を省略する。図1では、抵抗体パターン12とマイクロストリップライン14a、14bとで、概十字を形成したが、図6は、概T字に形成した例を示している。
図6において、片方のスルーホール13およびこのスルーホールと一体に形成されるグランドパターン15が取り外される。また、抵抗体パターン12の代わりに、抵抗体パターン17が設けられる。
抵抗体パターン17は、薄膜または厚膜の所定の抵抗値を持ったパターンであり、基板10の表面に概矩形状に形成される。また、抵抗体パターン17は、一端がスルーホール13と電気的に接続され、他端がライン14a、14bと電気的に接続され、他端の端辺とライン14a、14bの長辺とが直線となるように形成される。このように、抵抗体パターン17とマイクロストリップライン14a、14bとで、概T字を形成する。このような装置の動作は、抵抗体パターン17の一端のみがスルーホール13に接続されているので、減衰される信号が抵抗体パターン17の両端のスルーホール13でなく片端方向にのみ伝送される。これ以外の動作は、図1に示す装置と同様なので説明を省略する。
なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
図1、図5に示す減衰器において、両方のスルーホール13またはサイドパターン16にグランドパターン15を設ける構成を示したが、片方のみでもよい。
図1、図5、図6に示す減衰器において、抵抗体パターン12、17の両脇にグランドパターン15を設ける構成を示したが、片方のみでもよい。
図1、図5、図6に示す減衰器において、グランドパターン15の形状を、概矩形状としたが、他端を楕円形状にしたり、長手方向の長辺を曲線等にし、所望の減衰特性となるように調整してもよい。
図1、図5、図6に示す減衰器において、グランドパターン15の形状、大きさ等を同一の概矩形状としたが、各グランドパターン15の形状、幅、長さ、大きさ等を変え、所望の減衰特性となるように調整してもよい。
図1、図5、図6に示す減衰器において、導体パターンとしてマイクロストリップライン14a、14bを用いる構成を示したが、その他の伝送線(例えば、ストリップライン、コプレーナライン等)でもよい。
図1、図5、図6に示す基板10を、同軸タイプのなかにもうけてもよい、すなわち、同軸ケーブル内に基板10を設け、同軸ケーブルの信号線をライン14a、14bと電気的に接続し、裏面電極11を同軸ケーブルのシールド線と電気的に接続する。
さらに、高周波信号を取り扱う信号処理装置に用いられる回路、回路ブロックには、図1、図5、図6に示す減衰器の他に、フィルタ、分配器、カップラー等が使用される。これらの回路、回路ブロックでは、一般的に、周波数に対するロス特性が、右下がり(周波数が高くなるほど損失が大きくなる)のものが多い。そこで、本発明の減衰器(抵抗体パターン12が大きく、高周波な信号に対しては並列抵抗成分に寄生インダクタンスが生ずる)を、これらの回路、回路ブロックに接続するとよい。すなわち、図1、図5、図6に示す減衰器の抵抗体パターン12、17とグランドパターン15を適切な大きさとすることにより、周波数に対する減衰特性を調整し、右下がりのロス特性をもつ回路、回路ブロックが含まれたとしても、装置全体では、入力レベルの大小によらず、周波数に対して所望の傾斜をもつ特性にすることができる。これにより、信号処理を行なう信号処理装置全体の特性(減衰特性、ロス特性等)を改善することができる。
本発明の第1の実施例を示した構成図である。 図1に示す減衰器の抵抗体パターン12、グランドパターン15の等価回路の一例を示した図である。 図1に示す減衰器の高周波における信号の伝送を模式的に示した図である。 図1に示す減衰器の電磁界解析によるシミュレーションの結果を示した図である 本発明の第2の実施例を示した構成図である。 本発明の第3の実施例を示した構成図である。 従来の減衰器の構成例を示した図である。 図7に示す減衰器の抵抗体パターン12の等価回路の一例を示した図である。
符号の説明
10 基板
12、17 抵抗体パターン
14a、14b マイクロストリップライン(導体パターン)
15 グランドパターン

Claims (8)

  1. 基板裏面のグランドに電気的に接続され基板表面上に形成された抵抗体パターンと、この抵抗体パターンを介して互いに直列接続された一対の導体パターンとを有する減衰器において、
    一端が前記グランドに電気的に接続され、前記抵抗体パターンに沿って形成されるグランドパターンを設けたことを特徴とする減衰器。
  2. 前記抵抗体パターンの一端または両端と前記基板裏面のグランドとを電気的に接続するスルーホールを設けたことを特徴とする請求項1記載の減衰器。
  3. 前記基板表面上に前記抵抗体パターンの長手方向に対して垂直に設けられるサイドパターンと、
    このサイドパターンと前記基板裏面のグランドとを電気的に接続するスルーホールと
    を設けたことを特徴とする請求項1記載の減衰器。
  4. 前記基板表面上に前記抵抗体パターンの長手方向に対して垂直に設けられるサイドパターンと、
    前記基板側面に前記サイドパターンと前記基板裏面のグランドとを電気的に接続する側面のパターンと
    を設けたことを特徴とする請求項1記載の減衰器。
  5. グランドパターンは、他端が開放端であることを特徴とする請求項1〜4のいずれかに記載の減衰器。
  6. 抵抗体パターンは、両端が前記グランドに接続され、
    前記抵抗体パターンと前記導体パターンとで、概十字を形成していることを特徴とする請求項1〜5のいずれかに記載の減衰器。
  7. 抵抗体パターンは、一端が前記グランドに接続され、他端が前記導体パターンと接続され、
    前記抵抗体パターンと前記導体パターンとで、概T字を形成していることを特徴とする請求項1〜5のいずれかに記載の減衰器。
  8. 高周波信号の信号処理を行なう信号処理装置に用いたことを特徴とする請求項1〜7のいずれかに記載の減衰器。
JP2005240915A 2005-08-23 2005-08-23 減衰器 Expired - Fee Related JP4508037B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005240915A JP4508037B2 (ja) 2005-08-23 2005-08-23 減衰器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005240915A JP4508037B2 (ja) 2005-08-23 2005-08-23 減衰器

Publications (2)

Publication Number Publication Date
JP2007060084A JP2007060084A (ja) 2007-03-08
JP4508037B2 true JP4508037B2 (ja) 2010-07-21

Family

ID=37923206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005240915A Expired - Fee Related JP4508037B2 (ja) 2005-08-23 2005-08-23 減衰器

Country Status (1)

Country Link
JP (1) JP4508037B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10601096B2 (en) 2018-02-12 2020-03-24 International Business Machines Corporation Reduced thermal resistance attenuator on high-thermal conductivity substrates for quantum applications
US10505245B2 (en) * 2018-02-12 2019-12-10 International Business Machines Corporation Microwave attenuators on high-thermal conductivity substrates for quantum applications
CN109361371A (zh) * 2018-12-05 2019-02-19 中国振华集团云科电子有限公司 一种芯片衰减器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63191702U (ja) * 1987-05-28 1988-12-09

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233365Y2 (ja) * 1985-05-02 1990-09-07
JPH03136403A (ja) * 1989-10-20 1991-06-11 Fujitsu Ltd T型固定減衰器
JPH0983215A (ja) * 1995-09-14 1997-03-28 Hokuriku Electric Ind Co Ltd マイクロ波用小形チップアッテネータの製造方法及びマイクロ波用小形チップアッテネータ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63191702U (ja) * 1987-05-28 1988-12-09

Also Published As

Publication number Publication date
JP2007060084A (ja) 2007-03-08

Similar Documents

Publication Publication Date Title
JP5393786B2 (ja) コモンモードフィルタ
CN102422533B (zh) 共模过滤器
JP2006191355A (ja) イコライザ
JP2002135003A (ja) 導波管型誘電体フィルタ
JPH06188601A (ja) モノリシック両立性、吸収性振幅成形ネットワ−ク
JP5297432B2 (ja) 伝送線路および伝送装置
JP4508037B2 (ja) 減衰器
US7825752B2 (en) Dielectric filter having a dielectric block with input/output electrodes of a bent shape at corner portions of the block
US10673111B2 (en) Filtering unit and filter
JP2018531560A6 (ja) フィルタリング装置およびフィルタ
JP5454222B2 (ja) 低域通過フィルタ
JP4788065B2 (ja) 積層型伝送線路交差チップ
JP3071701B2 (ja) 周波数特性補正回路
JP2009055284A (ja) 波形等化回路
JPH08279704A (ja) 終端器用抵抗素子
JP2009239559A (ja) 高周波フィルタ
JP2002135014A (ja) 分岐回路、高域通過フィルタおよび分波器
JP2014158125A (ja) 減衰器
JP2014192530A (ja) イコライザ
US9673775B2 (en) Circuit substrate and branch circuit including high pass filter and low pass filter with mounting portions on substrate body
JP2002111304A (ja) スリット装荷型フイルタ
KR102511556B1 (ko) 직류 성분을 제거하는 고출력 동축선로 고역통과필터
JP2012186724A (ja) フィルタ回路
JP2021100211A (ja) イコライザ
JPH03136403A (ja) T型固定減衰器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees