JP2012186724A - フィルタ回路 - Google Patents

フィルタ回路 Download PDF

Info

Publication number
JP2012186724A
JP2012186724A JP2011049425A JP2011049425A JP2012186724A JP 2012186724 A JP2012186724 A JP 2012186724A JP 2011049425 A JP2011049425 A JP 2011049425A JP 2011049425 A JP2011049425 A JP 2011049425A JP 2012186724 A JP2012186724 A JP 2012186724A
Authority
JP
Japan
Prior art keywords
frequency
circuit board
ground electrode
inner layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011049425A
Other languages
English (en)
Other versions
JP5506719B2 (ja
Inventor
Kazuhiko Nakahara
和彦 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011049425A priority Critical patent/JP5506719B2/ja
Publication of JP2012186724A publication Critical patent/JP2012186724A/ja
Application granted granted Critical
Publication of JP5506719B2 publication Critical patent/JP5506719B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Waveguide Connection Structure (AREA)

Abstract

【課題】装置の大型化、高コスト化、および通過損失の上昇を招くことなく、不要波を減衰させる機能を基板間の接続において実現することができるフィルタ回路を得る。
【解決手段】第1の高周波線路3の端部に第1の高周波線路用パッド2が形成され、その両側に基板端に沿って第1の接地用パッド15が形成され、誘電体層を介して接地電極と平行に内層導体6が形成され、第1のスルーホール5を介して第1の高周波線路用パッド2と内層導体6とが接続された多層樹脂基板1と、第2の高周波線路10の端部に第2の高周波線路用パッド9が形成され、その両側に第2の接地用パッド17が形成され、第2の高周波線路10にオープンスタブ18が装荷された基板11と、を備え、第1および第2の高周波線路用パッド2,9間、および、第1および第2の接地用パッド15,17間をそれぞれボンディングワイヤ8a,8bにより接続する。
【選択図】図1

Description

本発明は、マイクロ波帯域およびミリ波帯域において用いられるフィルタ回路に関する。
一般に、マイクロ波帯域およびミリ波帯域の高周波信号の伝送において、例えば、伝送信号の周波数の2次高調波等の不要波を減衰させる必要がある場合には、高周波回路基板上にフィルタ回路を構成する必要がある。一方、高周波電子部品を搭載した高周波回路基板間の接続においては、伝送信号を低損失で伝送する必要がある。
従来、高周波回路基板間の接続において、高周波信号を低損失で伝送する技術として、例えば、高周波伝送線路用リードフレームを高周波伝送線路用リードフレームと同一の形状をなす2本のGND電極用リードフレームにより挟み補強基板上に平行に配置して、各高周波回路基板間を接続する技術が開示されている(例えば、特許文献1)。
特開2004−153424号公報
しかしながら、上記従来技術では、不要波を減衰させるフィルタ回路を別途設ける必要があるため、装置の大型化、高コスト化を招く、という問題があった。さらに、フィルタ回路を別途設けることにより、通過損失が上昇する、という問題があった。
本発明は、上記に鑑みてなされたものであって、装置の大型化、高コスト化、および通過損失の上昇を招くことなく、不要波を減衰させる機能を基板間の接続において実現することを可能とするフィルタ回路を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明にかかるフィルタ回路は、金属ベース上に接地電極面を接して載置された第1の高周波回路基板と、前記金属ベース上に接地電極面を接して前記第1の高周波回路基板と対向載置された第2の高周波回路基板とが設けられ、前記第1の高周波回路基板は、前記第1の高周波回路基板の接地電極面の裏面に設けられ、前記第2の高周波回路基板に対向する側の基板端近傍まで延びた第1の高周波線路と、前記第1の高周波線路の端部に形成された第1の高周波線路用パッドと、前記第1の高周波線路用パッドの両側に基板端に沿って形成された第1の接地用パッドと、前記第1の高周波回路基板の内層に設けられ、誘電体層を介して前記第1の高周波回路基板の接地電極面に平行に形成された内層導体と、前記第1の高周波線路用パッドと前記内層導体とを接続する第1のスルーホールと、前記第1の接地用パッドと前記第1の高周波回路基板の接地電極面とを接続する第2のスルーホールと、を備え、前記第2の高周波回路基板は、前記第2の高周波回路基板の接地電極面の裏面に設けられ、前記第1の高周波回路基板に対向する側の基板端近傍まで延びた第2の高周波線路と、前記第2の高周波線路の端部に形成された第2の高周波線路用パッドと、前記第2の高周波線路用パッドの両側に基板端に沿って形成された第2の接地用パッドと、前記第2の高周波線路に装荷されたオープンスタブと、前記第2の接地用パッドと前記第2の高周波回路基板の接地電極面とを接続する第3のスルーホールと、を備え、前記第1の高周波線路用パッドと前記第2の高周波線路用パッドとの間が第1のボンディングワイヤにより接続され、前記第1の接地用パッドと前記第2の接地用パッドとの間が第2のボンディングワイヤにより接続され構成されたことを特徴とする。
本発明によれば、装置の大型化、高コスト化、および通過損失の上昇を招くことなく、不要波を減衰させる機能を基板間の接続において実現することができる、という効果を奏する。
図1は、実施の形態1にかかるフィルタ回路を基板間の接続において実現する構成の一例を示す上面図である。 図2は、図1のA−A線における断面図である。 図3は、図1のB−B線における断面図である。 図4は、実施の形態1にかかるフィルタ回路の回路図である。 図5は、伝送信号の周波数における実施の形態1にかかるフィルタ回路の等価回路図である。 図6は、実施の形態1にかかるフィルタ回路を適用した基板間における通過特性および反射特性の一例を示す図である。 図7は、実施の形態2にかかるフィルタ回路を基板間の接続において実現する構成の一例を示す上面図である。 図8は、図7のA−A線における断面図である。 図9は、図7のB−B線における断面図である。 図10は、実施の形態2にかかるフィルタ回路の回路図である。 図11は、伝送信号の周波数における実施の形態2にかかるフィルタ回路の等価回路図である。
以下に添付図面を参照し、本発明の実施の形態にかかるフィルタ回路について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。
実施の形態1.
図1は、実施の形態1にかかるフィルタ回路を基板間の接続において実現する構成の一例を示す上面図である。また、図2は、図1のA−A線における断面図であり、図3は、図1のB−B線における断面図である。図1〜図3に示すように、実施の形態1にかかるフィルタ回路を基板間の接続において実現する構成では、第1の高周波回路基板である多層樹脂基板1と第2の高周波回路基板である基板11とが、金属ベース13上に対向載置されている。
多層樹脂基板1は、金属ベース13との接地面が接地電極7となっており、基板11は、金属ベース13との接地面が接地電極12となっている。
多層樹脂基板1の上面(つまり、接地面の裏面)には、基板端近傍まで延びた第1の高周波線路3の端部に第1の高周波線路用パッド2が形成され、その第1の高周波線路用パッド2の両側に基板端に沿って第1の接地用パッド15が形成されている。なお、図1〜図3において、第1の高周波線路3と対をなす接地線路4が誘電体層を介して接地電極7と平行に配線されている。
また、接地電極7と平行に、誘電体層を介して内層導体6が形成され、第1のスルーホール5を介して第1の高周波線路用パッド2と内層導体6とが接続されている。また、第1の接地用パッド15は、第2のスルーホール14を介して接地電極7に接続されている。なお、図1〜図3に示す例では、第1のスルーホール5および第2のスルーホール14は、製造上の都合により、それぞれ2本のスルーホールが一旦内層パターン5a,14aで中継接続されているが、それぞれ第1の高周波線路用パッド2と内層導体6との間、および第1の接地用パッド15と接地電極7との間を貫通する1本のスルーホールで接続するようにしてもよいし、さらに3本以上のスルーホールを複数の内層パターンで中継接続するようにしてもよい。
基板11の上面(つまり、接地面の裏面)には、基板端近傍まで延びた第2の高周波線路10の端部に第2の高周波線路用パッド9が形成され、第2の高周波線路用パッド9の両側に基板端に沿って第2の接地用パッド17が形成されている。第2の接地用パッド17は、第3のスルーホール16を介して接地電極12に接続されている。
また、第2の高周波線路10には、オープンスタブ18が装荷されている。なお、図1〜図3に示す例では、配線の都合により、オープンスタブ18を両側の第2の接地用パッド17側に延びる方向に2本装荷しているが、1本のオープンスタブを片方のみ装荷するようにしてもよいし、さらに3本以上のオープンスタブを装荷するようにしてもよい。
そして、第1の高周波線路用パッド2と第2の高周波線路用パッド9との間が第1のボンディングワイヤ8aにより接続され、第1の接地用パッド15と第2の接地用パッド17との間が第2のボンディングワイヤ8bにより接続される。
つぎに、実施の形態1にかかるフィルタ回路を基板間の接続において実現する構成の構成概念について、図1〜図5を参照して説明する。図4は、実施の形態1にかかるフィルタ回路の回路図である。図1〜図3に示した構成では、図4に示すフィルタ回路を構成することができる。
図1および図4において、多層樹脂基板1の第1の高周波線路用パッド2は、入力端子19に相当し、基板11の第2の高周波線路用パッド9は、出力端子20に相当する。また、多層樹脂基板1の第1のスルーホール5は、第1のインダクタ21に相当し、接地電極7と内層導体6との間に生じる容量は、第1のキャパシタ22に相当する。これら第1のインダクタ21と第1のキャパシタ22とにより、直列回路25を構成する。また、基板11のオープンスタブ18は、第2のキャパシタ24に相当し、多層樹脂基板1の第1の高周波線路用パッド2と基板11の第2の高周波線路用パッド9とを接続するボンディングワイヤ8aは、第2のインダクタ23に相当する。
第1のインダクタ21のインダクタンス値は、第1のスルーホール5の長さが長いほど、また、穴径が細いほど大きな値となる。第1のキャパシタ22のキャパシタンス値は、内層導体6の面積が大きいほど、また、接地電極7と内層導体6との間が近いほど大きな値となる。第2のキャパシタ24のキャパシタンス値は、オープンスタブ18の長さが波長の1/4以下となる範囲内で短いほど、大きな値となる。なお、図1に示すように、複数のオープンスタブ18がある場合は、各オープンスタブ18の長さの合計により、第2のキャパシタ24のキャパシタンス値が決まり、オープンスタブ18の幅も、第2のキャパシタ24のキャパシタンス値に影響する。第2のインダクタ23のインダクタンス値は、ボンディングワイヤ8aの長さが長いほど、また、断面積が小さいほど大きな値となる。
図5は、伝送信号の周波数における実施の形態1にかかるフィルタ回路の等価回路図である。図5に示すように、本実施の形態では、伝送信号の周波数においては、直列回路25を第3のキャパシタ29として作用させ、図5に示すπ型のローパスフィルタとして低損失で通過させる。また、伝送信号以外の不要波の周波数においては、直列回路25を共振させ減衰させる。
ここで、第1のインダクタ21のインダクタンス値をL1、第2のインダクタ23のインダクタンス値をL2、第1のキャパシタ22のキャパシタンス値をC1、第2のキャパシタ24のキャパシタンス値をC2とし、図5に示すローパスフィルタの特性インピーダンスをZ、遮断周波数をfc、遮断角周波数をωとすると、第2のインダクタ23のインダクタンス値L2および第2のキャパシタ24のキャパシタンス値C2は、下記の各(1),(2)式で表され、第2のキャパシタ24と直列回路25とのインピーダンスの関係式は、下記の(3)式で表される。
Figure 2012186724
Figure 2012186724
Figure 2012186724
また、例えば、ローパスフィルタの遮断角周波数ωの2倍を直列回路25の共振角周波数とすると、下記の(4)式で表される。
Figure 2012186724
上記した各(3),(4)式を解くと、第1のインダクタ21のインダクタンス値L1および第1のキャパシタ22のキャパシタンス値C1は、それぞれ下記の各(5),(6)式で表される。
Figure 2012186724
Figure 2012186724
したがって、上記した各(1),(2),(5),(6)式を満たすように、第1のスルーホール5の長さおよび穴径のいずれか一方あるいは両方により第1のインダクタ21のインダクタンス値L1を調節し、内層導体6の面積および接地電極7と内層導体6との距離のいずれか一方あるいは両方により第1のキャパシタ22のキャパシタンス値C1を調節し、オープンスタブ18の長さおよび幅のいずれか一方あるいは両方により第2のキャパシタ24のキャパシタンス値C2を調節し、ボンディングワイヤ8aの長さおよび断面積のいずれか一方あるいは両方により第2のインダクタ23のインダクタンス値L2を調節する。これにより、図4に示すフィルタ回路は、遮断角周波数がωのπ型のローパスフィルタとして作用し、直列回路25は、共振角周波数が2*ωの直列共振回路として作用する。
図6は、実施の形態1にかかるフィルタ回路を適用した基板間における通過特性および反射特性の一例を示す図である。図6において、縦軸は利得を示し、横軸は周波数を示している。図6において実線で示す特性線Aは、実施の形態1にかかるフィルタ回路を適用した基板間の通過特性の一例を示している。この通過特性の見方としては、縦軸に示す利得のマイナス符号を除いた値が通過損失を示し、伝送信号の周波数に対しては、この通過損失が小さいほど、すなわち、0に近いほど良い特性を示している。また、一点鎖線で示す特性線Bは、実施の形態1にかかるフィルタ回路を適用した基板間の反射特性の一例を示している。この反射特性の見方としては、縦軸に示す利得のマイナス符号を除いた値が反射損失を示し、不要波の周波数に対しては、この反射損失が小さいほど、すなわち、0から近いほど良い特性を示している。
図6に示す例では、伝送信号の周波数を10GHzとし、10GHzにおける通過損失が十分に小さくなるように遮断角周波数を設定した。また、不要波の周波数を20GHzとし、20GHzが直列回路25の共振周波数となるように設定した。図6に示すように、実施の形態1にかかるフィルタ回路を基板間の接続に適用すれば、伝送信号(ここでは、10GHz)に対しては、通過損失が小さくなり、反射損失が大きくなる。また、不要波(ここでは、20GHz)に対しては、通過損失が大きくなり、反射損失が小さくなる。つまり、伝送信号は、ほとんどが反射することなく低損失で通過し、不要波は、直列回路25が共振して第1の高周波線路用パッド2(図4に示す入力端子19に相当)が接地され、ほとんどが反射して減衰する。
以上説明したように、実施の形態1のフィルタ回路によれば、第1の高周波回路基板において、基板端近傍まで延びた第1の高周波線路の端部に第1の高周波線路用パッドを形成し、第1の高周波線路用パッドの両側に基板端に沿って第1の接地用パッドを形成し、誘電体層を介して接地電極と平行に内層導体を形成し、第1のスルーホールを介して第1の高周波線路用パッドと内層導体とを接続し、第2のスルーホールを介して第1の接地用パッドと接地電極面とを接続し、第2の高周波回路基板において、基板端近傍まで延びた第2の高周波線路の端部に第2の高周波線路用パッドを形成し、第2の高周波線路用パッドの両側に基板端に沿って第2の接地用パッドを形成し、第2の高周波線路にオープンスタブを装荷し、第3のスルーホールを介して第2の接地用パッドと第2の高周波回路基板の接地電極とを接続し、第1の高周波線路用パッドと第2の高周波線路用パッドとの間、および、第1の接地用パッドと第2の接地用パッドとの間をボンディングワイヤにより接続した。
これにより、第1の高周波線路用パッドと内層導体とを接続する第1のスルーホールが第1のインダクタとして作用し、接地電極と内層導体との間に生じる容量が第1のキャパシタとして作用し、オープンスタブが第2のキャパシタとして作用し、第1の高周波線路用パッドと第2の高周波線路用パッドとの間を接続するボンディングワイヤが第2のインダクタとして作用する。
そして、第1のインダクタと第1のキャパシタとにより、伝送信号以外の不要波の周波数が共振周波数となる直列回路が構成され、直列回路と第2のインダクタと第2のキャパシタとにより、伝送信号の周波数が遮断周波数以下となるπ型のローパスフィルタが構成されるように、第1のスルーホールの長さおよび穴径のいずれか一方あるいは両方により第1のインダクタのインダクタンス値を調節し、内層導体の面積および第1の接地電極と内層導体との距離のいずれか一方あるいは両方により第1のキャパシタのキャパシタンス値を調節し、オープンスタブの長さおよび幅のいずれか一方あるいは両方により第2のキャパシタのキャパシタンス値を調節し、第1のボンディングワイヤの長さおよび断面積のいずれか一方あるいは両方により第2のインダクタのインダクタンス値を調節するようにした。つまり、基板間の接続において、装置の大型化、高コスト化、および伝送信号の通過損失の上昇を招くことなく、不要波を減衰させる機能を実現することが可能となる。
実施の形態2.
図7は、実施の形態2にかかるフィルタ回路を基板間の接続において実現する構成の一例を示す上面図である。また、図8は、図7のA−A線における断面図であり、図9は、図7のB−B線における断面図である。図7〜図9に示すように、実施の形態1と異なる点は、第2の高周波回路基板として、第1の高周波回路基板と同様の多層樹脂基板1aが、金属ベース13上に多層樹脂基板1と対向載置されている。なお、実施の形態1と同一あるいは同等の構成部には同一の符号を付して、その詳細な説明は省略する。
図10は、実施の形態2にかかるフィルタ回路の回路図である。図7〜図9に示した構成では、図10に示すフィルタ回路を構成することができる。
図7〜図10において、多層樹脂基板1の高周波線路用パッド2は、入力端子19に相当し、多層樹脂基板1aの高周波線路用パッド2は、出力端子20に相当する。また、多層樹脂基板1の第1のスルーホール5は、第1のインダクタ21に相当し、多層樹脂基板1の接地電極7と内層導体6との間に生じる容量は、第1のキャパシタ22に相当する。これら第1のインダクタ21と第1のキャパシタ22とにより、直列回路25を構成する。また、多層樹脂基板1aの第1のスルーホール5は、第3のインダクタ26に相当し、多層樹脂基板1の接地電極7と内層導体6との間に生じる容量は、第2のキャパシタ27に相当する。これら第3のインダクタ26と第2のキャパシタ27とにより、直列回路28を構成する。また、多層樹脂基板1の高周波線路用パッド2と多層樹脂基板1aの高周波線路用パッド2とを接続するボンディングワイヤ8aは、第2のインダクタ23に相当する。
第1のインダクタ21のインダクタンス値および第3のインダクタ26のインダクタンス値は、第1のスルーホール5の長さが長いほど、また、穴径が細いほど大きな値となる。第1のキャパシタ22のキャパシタンス値および第2のキャパシタ27のキャパシタンス値は、内層導体6の面積が大きいほど、また、接地電極7と内層導体6との間が近いほど、大きな値となる。第2のインダクタ23のインダクタンス値は、ボンディングワイヤ8aの長さが長いほど、また、断面積が小さいほど大きな値となる。
図11は、伝送信号の周波数における実施の形態2にかかるフィルタ回路の等価回路図である。図11に示すように、本実施の形態では、伝送信号の周波数においては、直列回路25を第3のキャパシタ29として作用させると共に、直列回路28を第4のキャパシタ30として作用させ、図11に示すπ型のローパスフィルタとして低損失で通過させる。また、伝送信号以外の不要波の周波数においては、直列回路25,28を共振させ減衰させる。
ここで、第1のインダクタ21および第3のインダクタ26のインダクタンス値をL1、第2のインダクタ23のインダクタンス値をL2、第1のキャパシタ22および第2のキャパシタ27のキャパシタンス値をC1、第3のキャパシタ29および第4のキャパシタ30のキャパシタンス値をC2とし、図11に示すローパスフィルタの特性インピーダンスをZ、遮断周波数をfc、遮断角周波数をωとすると、第2のインダクタ23のインダクタンス値L2、第3のキャパシタ29および第4のキャパシタ30のキャパシタンス値C2は、実施の形態1において示した各(1),(2)式で表され、第3のキャパシタ29と直列回路25とのインピーダンスの関係式および第4のキャパシタ30と直列回路28とのインピーダンスの関係式は、同様に実施の形態1において示した(3)式で表される。
また、例えば、ローパスフィルタの遮断角周波数ωの2倍を直列回路25および直列回路28の共振角周波数とすると、同様に実施の形態1において示した(4)式で表される。
したがって、第1のインダクタ21および第3のインダクタ26のインダクタンス値L1、および、第1のキャパシタ22および第2のキャパシタ27のキャパシタンス値C1は、それぞれ同様に実施の形態1において示した各(5),(6)式で表される。
したがって、実施の形態1において示した各(1),(2),(5),(6)式を満たすように、第1のスルーホール5の長さおよび穴径のいずれか一方あるいは両方により第1のインダクタ21および第3のインダクタ26のインダクタンス値L1を調節し、内層導体6の面積および接地電極7と内層導体6との距離のいずれか一方あるいは両方により第1のキャパシタ22および第2のキャパシタ27のキャパシタンス値C1を調節し、ボンディングワイヤ8aの長さおよび断面積のいずれか一方あるいは両方により第2のインダクタ23のインダクタンス値L2を調節する。これにより、図10に示すフィルタ回路は、遮断角周波数がωのπ型のローパスフィルタとして作用し、直列回路25および直列回路28は共振角周波数が2*ωの直列共振回路として作用する。
したがって、実施の形態1と同様に、例えば、伝送信号の周波数を10GHzとし、10GHzにおける通過損失が十分に小さくなるように遮断角周波数を設定し、不要波の周波数を20GHzとし、20GHzが直列回路25および直列回路28の共振周波数となるように設定すれば、伝送信号は、実施の形態1と同様に、ほとんどが反射することなく低損失で通過し、不要波は、直列回路25が共振して多層樹脂基板1の高周波線路用パッド2(図10に示す入力端子19に相当)が接地されると共に、直列回路28が共振して多層樹脂基板1aの高周波線路用パッド2(図10に示す出力端子20に相当)が接地され、実施の形態1よりも減衰量が大きくなる。
以上説明したように、実施の形態2のフィルタ回路によれば、第1および第2の高周波回路基板において、基板端近傍まで延びた高周波線路の端部に高周波線路用パッドを形成し、高周波線路用パッドの両側に基板端に沿って接地用パッドを形成し、誘電体層を介して接地電極と平行に内層導体を形成し、第1のスルーホールを介して高周波線路用パッドと内層導体とを接続し、第2のスルーホールを介して接地用パッドと接地電極面とを接続し、第1および第2の高周波回路基板の各高周波線路用パッド間、および、第1および第2の高周波回路基板の前記各接地用パッド間をボンディングワイヤにより接続した。
これにより、第1の高周波回路基板の高周波線路用パッドと内層導体とを接続する第1のスルーホールが第1のインダクタとして作用し、第1の高周波回路基板の接地電極と内層導体との間に生じる容量が第1のキャパシタとして作用し、第1および第2の高周波回路基板の各高周波線路用パッド間を接続するボンディングワイヤが第2のインダクタとして作用し、第2の高周波回路基板の高周波線路用パッドと内層導体とを接続する第1のスルーホールが第3のインダクタとして作用し、第2の高周波回路基板の接地電極と内層導体との間に生じる容量が第2のキャパシタとして作用する。
そして、第1のインダクタと第1のキャパシタとにより、伝送信号以外の不要波の周波数が共振周波数となる第1の直列回路が構成され、第3のインダクタと第2のキャパシタとにより、第1の直列回路と同様に伝送信号以外の不要波の周波数が共振周波数となる第2の直列回路が構成され、第1の直列回路と第2のインダクタと第2の直列回路とにより、伝送信号の周波数が遮断周波数以下となるπ型のローパスフィルタが構成されるように、第1のスルーホールの長さおよび穴径のいずれか一方あるいは両方により第1および第3のインダクタのインダクタンス値を調節し、内層導体の面積および接地電極と内層導体との距離のいずれか一方あるいは両方により第1および第2のキャパシタのキャパシタンス値を調節し、第1のボンディングワイヤの長さおよび断面積のいずれか一方あるいは両方により第2のインダクタのインダクタンス値を調節するようにした。つまり、実施の形態1と同様に、基板間の接続において、装置の大型化、高コスト化、および伝送信号の通過損失の上昇を招くことなく、不要波を減衰させる機能を実現することが可能となり、さらに、実施の形態1よりも不要波の減衰量を増加させることが可能となる。
なお、以上の実施の形態に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。
1,1a 多層樹脂基板
2 第1の高周波線路用パッド
3 第1の高周波線路
4 接地線路
5 第1のスルーホール
5a 内層パターン
6 内層導体
7 接地電極
8a 第1のボンディングワイヤ
8b 第2のボンディングワイヤ
9 第2の高周波線路用パッド
10 第2の高周波線路
11 基板
12 接地電極
13 金属ベース
14 第2のスルーホール
14a 内層パターン
15 第1の接地用パッド
16 第3のスルーホール
17 第2の接地用パッド
18 オープンスタブ
19 入力端子
20 出力端子
21 第1のインダクタ
22 第1のキャパシタ
23 第2のインダクタ
24,27 第2のキャパシタ
25 (第1の)直列回路
28 (第3の)直列回路
26 第3のインダクタ
29 第3のキャパシタ
30 第4のキャパシタ

Claims (6)

  1. 金属ベース上に接地電極面を接して載置された第1の高周波回路基板と、前記金属ベース上に接地電極面を接して前記第1の高周波回路基板と対向載置された第2の高周波回路基板とが設けられ、
    前記第1の高周波回路基板は、
    前記第1の高周波回路基板の接地電極面の裏面に設けられ、前記第2の高周波回路基板に対向する側の基板端近傍まで延びた第1の高周波線路と、
    前記第1の高周波線路の端部に形成された第1の高周波線路用パッドと、
    前記第1の高周波線路用パッドの両側に基板端に沿って形成された第1の接地用パッドと、
    前記第1の高周波回路基板の内層に設けられ、誘電体層を介して前記第1の高周波回路基板の接地電極面に平行に形成された内層導体と、
    前記第1の高周波線路用パッドと前記内層導体とを接続する第1のスルーホールと、
    前記第1の接地用パッドと前記第1の高周波回路基板の接地電極面とを接続する第2のスルーホールと、
    を備え、
    前記第2の高周波回路基板は、
    前記第2の高周波回路基板の接地電極面の裏面に設けられ、前記第1の高周波回路基板に対向する側の基板端近傍まで延びた第2の高周波線路と、
    前記第2の高周波線路の端部に形成された第2の高周波線路用パッドと、
    前記第2の高周波線路用パッドの両側に基板端に沿って形成された第2の接地用パッドと、
    前記第2の高周波線路に装荷されたオープンスタブと、
    前記第2の接地用パッドと前記第2の高周波回路基板の接地電極面とを接続する第3のスルーホールと、
    を備え、
    前記第1の高周波線路用パッドと前記第2の高周波線路用パッドとの間が第1のボンディングワイヤにより接続され、前記第1の接地用パッドと前記第2の接地用パッドとの間が第2のボンディングワイヤにより接続され構成された
    ことを特徴とするフィルタ回路。
  2. 第1のインダクタとして作用する前記第1のスルーホールと、第1のキャパシタとして作用する前記接地電極と前記内層導体との間に生じる容量とにより、伝送信号以外の不要波の周波数が共振周波数となる直列回路が構成され、前記直列回路と第2のインダクタとして作用する前記第1のボンディングワイヤと第2のキャパシタとして作用する前記オープンスタブとにより、前記伝送信号の周波数が遮断周波数以下となるπ型のローパスフィルタが構成されることを特徴とする請求項1に記載のフィルタ回路。
  3. 前記第1のスルーホールの長さおよび穴径のいずれか一方あるいは両方により前記第1のインダクタのインダクタンス値を調節し、
    前記内層導体の面積および前記第1の接地電極と前記内層導体との距離のいずれか一方あるいは両方により前記第1のキャパシタのキャパシタンス値を調節し、
    前記オープンスタブの長さおよび幅のいずれか一方あるいは両方により前記第2のキャパシタのキャパシタンス値を調節し、
    前記第1のボンディングワイヤの長さおよび断面積のいずれか一方あるいは両方により前記第2のインダクタのインダクタンス値を調節した
    ことを特徴とする請求項2に記載のフィルタ回路。
  4. 金属ベース上に接地電極面を接して載置された第1の高周波回路基板と、前記金属ベース上に接地電極面を接して前記第1の高周波回路基板と対向載置された第2の高周波回路基板とが設けられ、
    前記第1および第2の高周波回路基板は、
    前記接地電極面の裏面に設けられ、それぞれに対向する側の基板端近傍まで延びた高周波線路と、
    前記高周波線路の端部に形成された高周波線路用パッドと、
    前記高周波線路用パッドの両側に基板端に沿って形成された接地用パッドと、
    前記第1および第2の高周波回路基板の内層に設けられ、誘電体層を介してそれぞれ前記接地電極面に平行に形成された内層導体と、
    前記高周波線路用パッドと前記内層導体とを接続する第1のスルーホールと、
    前記接地用パッドと前記接地電極面とを接続する第2のスルーホールと、
    を備え、
    前記第1および第2の高周波回路基板の前記各高周波線路用パッド間が第1のボンディングワイヤにより接続され、前記第1および第2の高周波回路基板の前記各接地用パッド間が第2のボンディングワイヤにより接続され構成された
    ことを特徴とするフィルタ回路。
  5. 第1のインダクタとして作用する前記第1の高周波回路基板の前記第1のスルーホールと、第1のキャパシタとして作用する前記第1の高周波回路基板の前記接地電極と前記内層導体との間に生じる容量とにより、伝送信号以外の不要波の周波数が共振周波数となる第1の直列回路が構成され、第3のインダクタとして作用する前記第2の高周波回路基板の前記第1のスルーホールと、第2のキャパシタとして作用する前記第2の高周波回路基板の前記接地電極と前記内層導体との間に生じる容量とにより、前記不要波の周波数が共振周波数となる第2の直列回路が構成され、前記第1の直列回路と第2のインダクタとして作用する前記第1のボンディングワイヤと前記第2の直列回路とにより、前記伝送信号の周波数が遮断周波数以下となるπ型のローパスフィルタが構成されることを特徴とする請求項4に記載のフィルタ回路。
  6. 前記第1のスルーホールの長さおよび穴径のいずれか一方あるいは両方により前記第1および第3のインダクタのインダクタンス値を調節し、
    前記内層導体の面積および前記接地電極と前記内層導体との距離のいずれか一方あるいは両方により前記第1および第2のキャパシタのキャパシタンス値を調節し、
    前記第1のボンディングワイヤの長さおよび断面積のいずれか一方あるいは両方により前記第2のインダクタのインダクタンス値を調節した
    ことを特徴とする請求項5に記載のフィルタ回路。
JP2011049425A 2011-03-07 2011-03-07 フィルタ回路 Active JP5506719B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011049425A JP5506719B2 (ja) 2011-03-07 2011-03-07 フィルタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011049425A JP5506719B2 (ja) 2011-03-07 2011-03-07 フィルタ回路

Publications (2)

Publication Number Publication Date
JP2012186724A true JP2012186724A (ja) 2012-09-27
JP5506719B2 JP5506719B2 (ja) 2014-05-28

Family

ID=47016381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011049425A Active JP5506719B2 (ja) 2011-03-07 2011-03-07 フィルタ回路

Country Status (1)

Country Link
JP (1) JP5506719B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016158112A (ja) * 2015-02-24 2016-09-01 古河電気工業株式会社 無線装置
US9859598B2 (en) 2014-10-10 2018-01-02 Canon Kabushiki Kaisha Electronic circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02123102U (ja) * 1989-03-17 1990-10-09
JP2000208670A (ja) * 1999-01-12 2000-07-28 Murata Mfg Co Ltd パッケ―ジ基板およびそれを用いた電子装置
US20020020550A1 (en) * 2000-08-16 2002-02-21 Klaus Junger Method for dispensing adhesive on a circuit-board carrier member and circuit-board provided thereby
JP2007324934A (ja) * 2006-05-31 2007-12-13 Eudyna Devices Inc 電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02123102U (ja) * 1989-03-17 1990-10-09
JP2000208670A (ja) * 1999-01-12 2000-07-28 Murata Mfg Co Ltd パッケ―ジ基板およびそれを用いた電子装置
US20020020550A1 (en) * 2000-08-16 2002-02-21 Klaus Junger Method for dispensing adhesive on a circuit-board carrier member and circuit-board provided thereby
JP2007324934A (ja) * 2006-05-31 2007-12-13 Eudyna Devices Inc 電子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859598B2 (en) 2014-10-10 2018-01-02 Canon Kabushiki Kaisha Electronic circuit
JP2016158112A (ja) * 2015-02-24 2016-09-01 古河電気工業株式会社 無線装置

Also Published As

Publication number Publication date
JP5506719B2 (ja) 2014-05-28

Similar Documents

Publication Publication Date Title
US9077061B2 (en) Directional coupler
US10236856B2 (en) Diplexer
US10110196B2 (en) Electronic component
JP2009044303A (ja) アッテネータ複合カプラ
CN114208045B (zh) 无线通信模块
JP4770718B2 (ja) 高周波フィルタ
WO2014199591A1 (ja) マイクロ波回路
JP5506719B2 (ja) フィルタ回路
WO2014136595A1 (ja) 構造体、配線基板及び電子装置
TWI483453B (zh) 用以抑制電磁輻射(emi)之雜訊濾除電路
US20050046512A1 (en) Demultiplexer
TW201414194A (zh) 帶通濾波器
JP4415279B2 (ja) 電子部品
JP4770801B2 (ja) 高周波フィルタ
TWI462386B (zh) 濾波裝置與濾波電路
JP2008061082A (ja) バランスフィルタ回路及びこれを用いた高周波装置
TWI851086B (zh) 共模濾波器及訊號傳輸電路
JP4329702B2 (ja) 高周波デバイス装置
US10840575B2 (en) Band pass filter including microstrip transmission line
JP7072563B2 (ja) 高周波伝送線路、その高周波伝送線路を備えるレーダ装置及び無線機器
WO2023176915A1 (ja) フィルタ、通信機器、および多層基板
JP5849660B2 (ja) フィルタ回路
JP2016208345A (ja) アンテナ内蔵モジュール実装基板及びアンテナモジュールユニット
TWI424612B (zh) 寬頻帶耦合濾波器
JP2010108691A (ja) 多層プリント基板における同軸コネクタの接続構造および接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140318

R150 Certificate of patent or registration of utility model

Ref document number: 5506719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250