JP2007324934A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2007324934A
JP2007324934A JP2006152894A JP2006152894A JP2007324934A JP 2007324934 A JP2007324934 A JP 2007324934A JP 2006152894 A JP2006152894 A JP 2006152894A JP 2006152894 A JP2006152894 A JP 2006152894A JP 2007324934 A JP2007324934 A JP 2007324934A
Authority
JP
Japan
Prior art keywords
ground
line
signal line
signal
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006152894A
Other languages
English (en)
Other versions
JP4283820B2 (ja
Inventor
Tsuneo Tokumitsu
恒雄 徳満
Hideki Tango
英樹 丹後
Osamu Anegawa
修 姉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2006152894A priority Critical patent/JP4283820B2/ja
Priority to EP07109136A priority patent/EP1863115B1/en
Priority to DE602007009151T priority patent/DE602007009151D1/de
Priority to US11/806,331 priority patent/US7532085B2/en
Publication of JP2007324934A publication Critical patent/JP2007324934A/ja
Application granted granted Critical
Publication of JP4283820B2 publication Critical patent/JP4283820B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/02Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/08Coupling devices of the waveguide type for linking dissimilar lines or devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1423Monolithic Microwave Integrated Circuit [MMIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • H01L2924/30111Impedance matching

Landscapes

  • Waveguides (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

【課題】2つの伝送線路を接続する場合に、2つのグランドを同電位とし、伝送線路間の損失を抑制すること。
【解決手段】本発明は、所定の高周波信号を伝送する第1信号線路(12)と第1グランド(16)とからなる第1伝送線路(10)と、高周波信号を伝送する第2信号線路(22)と第2グランド(26)とからなる第2伝送線路(20)と、第1グランド(16)と第2グランド(26)とを接続するグランド接続部(40)と、を具備し、グランド接続部(40)の両端における高周波信号の位相差が実質的に180°の整数倍であることを特徴とする電子装置である。
【選択図】図3

Description

本発明は、電子装置に関し、特に2つの伝送線路を有する電子装置に関する。
マイクロ波やミリ波等の高周波数の伝送線路としては、例えば、信号線路とグランドとの間に誘電体層を設けたマイクロストリップ線路や誘電体層上に設けられた信号線路とその両側にグランドとを有して構成されたコプレーナ線路等が用いられている。
特許文献1には、2つのマイクロストリップ線路を接続する場合について開示されている。従来の典型的な例を図1(a)および図1(b)を用い説明する。図1(a)は従来例の上視図、図1(b)は図1(a)のB−B断面図である。図1(a)および図1(b)では、第1誘電体層14の裏面に第1グランド層16、表面に第1信号線路12を有する第1マイクロストリップ線路10と、第2誘電体層24の裏面に第2グランド層26、表面に第2信号線路22を有する第2マイクロストリップ線路20とを接続する場合を示している。
2つのマイクロストリップ線路を接続させるためには、図1(b)のように、第1グランド層16と第2グランド層26を例えば銅等の導電体の金属板50上に配置し電気的に接続されるように固着する。また、第1信号線路12と第2信号線路22とをボンディングワイヤ30aで接続する。このように接続することにより、第1グランド層16と第2グランド層26とは、実質的に寄生インダクタンス成分なく電気的に接続することができる。よって、DC的にも高周波にも第1グランド層16と第2グランド層26との電位を同一にすることができる。
特開平10−256801号公報
しかしながら、第1グランド層16と第2グランド層26とを従来例のように金属板50上に配置できない場合、第1グランド層16と第2グランド層26とを例えばボンディングワイヤ等を用い接続すると、寄生インダククタンスが付加されてしまう。高周波信号の周波数が高くなると、ボンディングワイヤ等の長さを短くしたとしても寄生インダクタンス成分が無視できなくなる。すなわち、第1グランド層16と第2グランド層26とが同一電位とならず、2つのマイクロストリップ線路間のインピーダンスを整合させることが困難となる。これにより、損失が増大してしまう。また、第1信号線路12と第2信号線路22とをボンディングワイヤ30aを用い接続するためインピーダンスの不整合が生じる。
本発明は、上記課題に鑑みなされたものであり、2つの伝送線路を接続する場合に、2つのグランドを同電位とし、伝送線路間の損失を抑制することを目的とする。
本発明は、所定の高周波信号を伝送する第1信号線路と第1グランドとからなる第1伝送線路と、前記高周波信号を伝送する第2信号線路と第2グランドとからなる第2伝送線路と、前記第1グランドと前記第2グランドとを接続するグランド接続部と、を具備し、前記グランド接続部の両端における前記高周波信号の位相差が実質的に180°の整数倍であることを特徴とする電子装置である。本発明によれば、第1グランドと第2グランドとの電位を同一とすることができる。よって、2つの伝送線路間の損失を抑制することができる。
上記構成において、前記位相差は、180±5°である構成とすることができる。この構成によれば、2つの伝送線路間の損失を一層抑制することができる。
上記構成において、前記第1伝送線路または前記第2伝送線路は、信号線路とグランドとの間に誘電体層を設けたマイクロストリップ線路である構成とすることができる。この構成によれば、2つのマイクロストリップ線路間の損失を抑制することができる。
上記構成において、前記第1信号線路と前記第2信号線路とは、誘電体層上に設けられ、前記グランド接続部は、少なくともその一部が前記誘電体層上を経由して前記第1グランドと前記第2グランドとを接続する構成とすることができる。この構成によれば、表面側の線路の長さを調整することにより、グランド接続部の長さの制御が容易となる。よって、グランド接続部両端の信号の位相差を実質的に180°とすることが容易に可能となる。
上記構成において、前記第1伝送線路または前記第2伝送線路の少なくとも一方は、半導体チップ上に設けられたグランド層および信号線路によって構成することができる。この構成によれば、第1グランド層と第2グランド層とを接続する際、寄生インダクタンスが付加し易い場合も、第1グランド層と第2グランド層との電位を同一とすることができる。
上記構成において、前記第1グランドと前記第2グランドとは、前記グランド接続部と並列に抵抗を介し接続されている構成とすることができる。この構成によれば、グランド接続部が高インピーダンスとなる周波数においても、低インピーダンスで第1グランドと第2グランドとを接続できる。
上記構成において、前記第1伝送線路または第2伝送線路は、誘電体層上に設けられた信号線路と該信号線路の両側のグランドとを有して構成されたコプレーナ線路である構成とすることができる。この構成によれば、2つのコプレーナ線路間の損失を抑制することができる。
上記構成において、前記第1信号線路と前記第2信号線路とは、第3信号線路と、前記第1信号線路と前記第3信号線路とを接続する第1ワイヤと、前記第2信号線路と前記第3信号線路とを接続する第2ワイヤと、を有する信号接続部により接続される構成とすることができる。この構成によれば、第1信号線路と第2信号線路とのインピーダンスを整合させることができる。よって、2つの伝送線路間の損失を抑制することができる。
上記構成において前記信号接続部のインピーダンスは、前記第1伝送線路の特性インピーダンスと前記第2伝送線路の特性インピーダンスとが整合するように規定されている構成とすることができる。この構成によれば、2つの伝送線路間の損失を一層抑制することができる。
本発明によれば、2つの伝送線路を接続する場合に、2つのグランドを同電位とし、伝送線路間の損失を抑制することができる。
まず、2つの伝送線路のグランドを接続する際に寄生インダクタンス成分が無視できなくなる場合について、マイクロストリップ線路を例に、図2(a)から図2(c)を用い比較例として説明する。図2(a)は比較例の上視図、図2(b)および図2(c)はそれぞれ図2(a)のA−A断面図およびB−B断面図である。比較例では第1マイクロストリップ線路10は半絶縁性GaAs基板55に形成されたMMICチップ60に形成されている。数100μmの厚さのGaAs基板55上に、例えば金膜からなる第1グランド層16、第1グランド層16上に例えばポリイミド樹脂等の第1誘電体層14を介し、例えば金膜からなる第1信号線路12が設けられている。一方、第2マイクロストリップ線路20は、裏面に例えば金膜からなる第2グランド層26が設けられ、表面に例えば金膜からなる第2信号線路22を設けた第2誘電体層24からなるプリント基板である。
このように、GaAs基板55のような非導電性や半導体基板上に第1グランド層16を設けた場合、第1グランド層16と第2グランド層26とを短距離で接続することが難しくなる。図2(b)を参照に、第1誘電体層14上の第1接続金属41と第1グランド層16とは第1誘電体層14を貫通する接続部44で接続されている。同様に、第2誘電体層24上の第2接続金属42と第2グランド層26とは第2誘電体層24を貫通する接続部45で接続されている。第1接続金属41と第2接続金属42とは、例えば金のワイヤ43で接続されている。このようにして、第1グランド層16と第2グランド層26とは接続されている。しかしながら、例えばGaAs基板55やプリント基板の厚さは数100μmであるため、第1グランド層16と第2グランド層26との距離は1mm程度となってしまう。伝送する信号がミリ波のように高周波になるとグランド接続部40の寄生インダクタンスは無視できなくなる。そこで、上記課題を解決するための実施例を以下に説明する。
図3(a)は実施例1の上視図、図3(b)および図3(c)は図3(a)のA−A断面図およびB−B断面図である。実施例1においては、第1グランド層16と第2グランド層26とはグランド接続部40で接続される。または第1信号線路12と第2信号線路22とは信号接続部30を用い接続される。
グランド接続部40は、第1グランド層16に接続部44を介し接続し第1誘電体層14上に設けられた第1接続金属41と、第2グランド層26に接続部45を介し接続し第2誘電体層24上に設けられた第2接続金属42と、第1接続金属41と第2接続金属42とを接続する金ワイヤ43とからなる。信号接続部30は第2誘電体層24上に設けられた第3信号線路32と、第1信号線路12と第3信号線路32とを接続する第1ワイヤ33と、第2信号線路22と第3信号線路32とを接続する第2ワイヤ34とからなる。
図4は、取り扱う信号の周波数におけるグランド接続部40のインピーダンス軌跡をスミスチャート上に表したものである。金属板50つまり第2グランド層26でのインピーダンスはaであり、抵抗成分、リアクタンス成分とも0である。第1グランド層16からみたインダクタンスは、接続部45のインダクタンスによりbとなる。さらに、第2接続金属42によるインダクタンスによりcとなる。最後に第1接続金属41および接続部44のインダクタンスによりインピーダンスは再びaとなり0となる。つまり、取り扱う信号の周波数におけるグランド接続部40両端の位相差が実質的に180°(つまり電気長が1/2波長)の整数倍となるようにグランド接続部40を設ける。これにより、第1グランド層16と第2グランド層26との間のインピーダンスはほぼ0となり、第1グランド層16と第2グランド層26との電位をほぼ同一とすることができる。
実施例1によれば、図4のように、所定の高周波信号を伝送する第1信号線路12と第1グランド層16(第1グランド)とからなる第1マイクロストリップ線路10(第1伝送線路)と、第2信号線路22と第2グランド層26(第2グランド)とからなる第2マイクロストリップ線路20(第2伝送線路)と、を接続するグランド接続部40の両端における高周波信号の位相差が実質的に180°(つまり電気長が1/2波長)の整数倍であるようにグランド接続部40を設計している。位相差は、例えば、第2接続金属42の長さを調整し設計する。これにより、第1グランド層16と第2グランド層26との電位を同一にすることができ、2つのマイクロストリップ線路間の損失を抑制することができる。
実施例1のように、第1マイクロストリップ線路10(または第2マイクロストリップ線路20)がGaAs基板55(半導体チップ)上に設けられた第1グランド層16および第1信号線路12で構成される場合は、第1グランド層16と第2グランド層26とを接続する際、寄生インダクタンスが付加し易く、実施例1を用いることが有効である。
グランド接続部40は表面側を経由せず、例えばGaAs基板55内や第2誘電体層24内を経由しても良い。しかしながら、加工が難しく、グランド接続部40の長さの制御が難しい。よって、グランド接続部40は、第1誘電体層14の第1信号線路12側の表面または第2誘電体層24の第2信号線路22側の表面を経由して第1グランド層16と第2グランド層26とを接続することが好ましい。つまり、第1信号線路12と第2信号線路22とは誘電体層14、24上に設けられ、グランド接続部40の少なくとも一部は誘電体層14、24上を経由して第1グランド層16と第2グランド層26とを接続することが好ましい。これにより、表面側の線路の長さを調整することにより、グランド接続部40の長さの制御が容易となる。よって、グランド接続部40両端の位相差を実質的に180°の整数倍とすることが可能となる。
主に、第2誘電体層24上に設けられた第2接続金属42の長さで、グランド接続部40のインピーダンスが制御される。すなわち、第2接続金属42の線路の長さでグランド接続部40のインピーダンスが制御される。これにより、製造によるバラツキ等を小さくすることができる。なお、実施例1では、第2接続金属42を長くすることでグランド接続部40のインピーダンスを所望の値に設定したが、第1誘電体層14上に設けられた第1接続金属41の長さを長くしても良い。また、第1接続金属41は2本設けられているが1本あるいは3本以上であってもよい。
実施例1において、第2接続金属42は、第3信号線路32を信号線路としたコプレーナ線路のグランド線路とすることもできる。また、第2信号線路22を信号線路としたコプレーナ線路のグランド線路とすることもできる。さらに、第1接続金属41を長く設けた場合は、第1接続線路41をコプレーナ線路のグランド線路とすることもできる。
図5は、第1信号線路12をみたときのインピーダンス軌跡をスミスチャート上に表したものである。第1マイクロストリップ線路10および第2マイクロストリップ線路20の特性インピーダンスは50Ωであり、50Ωで規格化されているため、スミスチャートの中心が50Ωである。第1信号線路12のインピーダンスはeである。第1ワイヤ33は抵抗成分はほとんど0のため、第1ワイヤ33からみた第1信号線路12のインピーダンスは50Ω定抵抗円の円上をインダクタンス成分だけ移動しfとなる。さらに、第3信号線路32の特性インピーダンスは50Ωとする。これにより、第3信号線路32からみた第1信号線路12のインピーダンスは、第3信号線路32の長さによってスミスチャートの中心を中心とした円弧上をほぼ移動する。第3信号線路32の長さを50Ω定抵抗円の円弧上gとなる長さとする。第2ワイヤ34のリアクタンス成分を第1ワイヤ33と実質的に同じとすることにより、第2ワイヤ34を付加したことによるインピーダンスは50Ω定抵抗円の円弧上を第1ワイヤ33と同じ距離移動しeに戻る。このように、信号接続部30からみた第1信号線路12のインピーダンスを50Ωとすることができる。ここで、第1ワイヤ33および第2ワイヤ34は主に寄生インダクタンス成分で説明したが、寄生コンダクタンス成分が付加されていても、第1ワイヤ33と第2ワイヤ34とで、上記と同様に信号接続部30からみた第1信号線路12のインピーダンスを50Ωとすることができる。
図5のように、信号接続部30のインピーダンスを、第1マイクロストリップ線路10の特性インピーダンスと第2マイクロストリップ線路20の特性インピーダンスとが整合するように規定されていることにより、2つのマイクロストリップ線路間の損失を抑制することができる。
また、信号接続部30を、第3信号線路32と、第1ワイヤ33と、第2ワイヤ34と、で構成している。特に第1ワイヤ33と第2ワイヤ34のリアクタンス成分がほぼ一致するように形成し、第3信号線路32の長さを制御することで、インピーダンス整合することができるため、製造によるバラツキが小さくすることができる。
図6(a)および図6(b)はそれぞれ比較例および実施例1において、第2マイクロストリップ線路20と第1マイクロストリップ線路10とのS11およびS21を測定した結果である。図6(a)より、比較例においては、S11は信号の周波数によらず−8dB程度であり、反射損失が大きい。また、S21は−3dB程度であり、挿入損失が大きい。図6(b)より、実施例1においては、S11は81GHzで−30dB以下となり、反射損失は非常に小さくなっている。また、S21は81GHzで−1dB程度であり、挿入損失が小さくなっている。このように、実施例1によれば、グランド接続部40および信号接続部30を設けることにより、高周波信号の周波数における反射損失および挿入損失を小さくすることができる。
グランド接続部40の信号の位相差が実質的に180°とは、図6(b)のように、図6(a)に対しS11が改善する程度であることをいう。さらに、図6(b)において、S11は−15dB以下であることが好ましい。したがって、中心周波数81GHzに対し±4GHzの範囲が好ましい。よって、信号の位相差は、例えば180°±5%の範囲であることが好ましい。
図7(a)は実施例2の上視図、図7(b)は図7(a)のC−C断面図である。実施例2では実施例1と比較し、第1接続金属41に抵抗79を介し第3接続金属71が第1誘電体層14上に設けられている。第2誘電体層24上に第4接続金属72が設けられ、第2グランド層26と接続部75介し接続されている。第3接続金属71と第4接続金属72とは第3ワイヤ73を用いて接続されている。このように、第1グランド層16と第2グランド層26とは、グランド接続部40と並列に抵抗を介し接続されている。
実施例1においては、グランド接続部40のインピーダンスが図5のdとなる周波数ではグランド接続部40は開放してしまう。このように、グランド接続部40は周波数によっては高インピーダンスとなってしまう。実施例2によれば、グランド接続部40と並列に第1グランド16と第2グランド層26とが接続されているため、グランド接続部40が高インピーダンスとなった場合も、第1グランド層16と第2グランド層26とが高インピーダンスとなることを防止することができる。なお、抵抗79は共振を防止するためのダンピング抵抗である。
実施例3は2つの伝送線路として2つのコプレーナ線路を接続する例である。図8を参照に、実施例3ではGaAs基板上に形成された第1コプレーナ線路10a(第1伝送線路)とプリント基板上に形成された第2コプレーナ線路20a(第2伝送線路)とを接続している。実施例1の図3(b)および図3(c)と異なり、GaAs基板の裏面の第1グランド層16およびプリント基板の裏面の第2グランド層26は形成されていない。第1誘電体層14上の第1信号線路12の両側に第1グランド線路81(第1グランド)が設けれ、第1信号線路12と第1グランド線路81とが第1コプレーナ線路10aを構成している。第2誘電体層24上の第2信号線路22の両側に第2グランド線路82(第2グランド線路)が設けられ、第2信号線路22と第2グランド線路82とが第2コプレーナ線路20aを構成している。
第1コプレーナ線路10aと第2コプレーナ線路20aとは接続領域90において接続される。接続領域90において、信号線路はパッド31と第2信号線路22とがワイヤ30bを用い接続される。第1グランド線路81と第2グランド線路82とはグランド接続部80により接続される。グランド接続部40は、第5接続金属86、パッド84、85およびワイヤ83で構成される。第2誘電体層24上において、第2グランド線路82とパッド85とは第5接続金属86により接続される。第5接続金属86はパッド85側の幅が狭くなっている。これは、第2グランド82からの反射を抑制するためである。第1グランド線路81と接続されたパッド84とパッド85とはワイヤ83で接続される。このような構成を用い、主に第5接続金属86の長さを調整することでグランド接続部80の両端における信号の位相差が実質的に180°の整数倍とすることができる。これにより、実施例1と同様に、損失を抑制することができる。また、第5接続金属86が第2誘電体層24上に設けられているため、その長さを容易に調整することができる。なお、第5接続金属86は第1誘電体層14上のパッド84と第1グランド線路81との間に設けられても良い。
伝送線路として実施例1および実施例2においては2つのマイクロストリップ線路、実施例3と2つのコプレーナ線路の例を説明したがこれらの態様には限られない。2つの伝送線路の一方がマイクロストリップ線路の場合やコプレーナ線路であってもよい。また、2つの伝送線路の一方または両方がマイクロストリップ線路およびコプレーナ線路以外の伝送線路であってもよい。
実施例1から実施例3はGaAs基板上に形成された第1伝送線路10、10aとプリント基板に形成された第2伝送線路線路20、20aを例に説明した。この例に限られず、例えばMMIC同士の接続、プリント基板同士の接続、その他の伝送線路の接続に用いることもできる。
また、80GHz程度の周波数を例に説明したが、この周波数に限られるものではない。しかし、周波数が低くなると、位相を180°回転させるための線路の長さが長くなってしまうため、ミリ波以上の周波数の信号を扱う電子装置に適用するのが好ましい。さらに、60GHz以上の周波数の信号を扱う電子装置に適用することが好ましい。
以上、発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図1(a)は従来例の上視図、図1(b)は図1(a)のA−A断面図である。 図2(a)は比較例の上視図、図2(b)および図2(c)はそれぞれ図2(a)のA−A断面図およびB−B断面図である。 図3(a)は実施例1の上視図、図3(b)および図3(c)はそれぞれ図3(a)のA−A断面図およびB−B断面図である。 図4はグランド接続部のインピーダンス軌跡を表すスミスチャートである。 図5は信号接続部から第1信号線路をみたインピーダンス軌跡を表すスミスチャートである。 図6(a)および図6(b)はそれぞれ比較例および実施例1のS11、S21である。 図7(a)は実施例2の上視図、図7(b)は図7(a)のC−C断面図である。 図8は実施例3の上視図である。
符号の説明
10 第1マイクロストリップ線路
12 第1信号線路
14 第1誘電体層
16 第1グランド層
20 第2マイクロストリップ線路
22 第2信号線路
24 第2誘電体層
26 第2グランド層
30 信号接続部
31 パッド
32 第3信号線路
33 第1ワイヤ
34 第2ワイヤ
40 グランド接続部
41 第1接続金属
42 第2接続金属
43 ワイヤ
44、45 接続部
55 GaAs基板
52 金属板
71 第3接続金属
72 第4接続金属
73 ワイヤ
79 抵抗
80 グランド接続部
81 第1グランド線路
82 第2グランド線路
84、85 パッド
86 第5接続金属

Claims (9)

  1. 所定の高周波信号を伝送する第1信号線路と第1グランドとからなる第1伝送線路と、
    前記高周波信号を伝送する第2信号線路と第2グランドとからなる第2伝送線路と、
    前記第1グランドと前記第2グランドとを接続するグランド接続部と、を具備し、
    前記グランド接続部の両端における前記高周波信号の位相差が実質的に180°の整数倍であることを特徴とする電子装置。
  2. 前記位相差は、180±5°であることを特徴とする請求項1記載の電子装置。
  3. 前記第1伝送線路または前記第2伝送線路は、信号線路とグランドとの間に誘電体層を設けたマイクロストリップ線路であることを特徴とする請求項1記載の電子装置。
  4. 前記第1信号線路と前記第2信号線路とは、誘電体層上に設けられ、
    前記グランド接続部は、少なくともその一部が前記誘電体層上を経由して前記第1グランドと前記第2グランドとを接続することを特徴とする請求項1記載の電子装置。
  5. 前記第1伝送線路または前記第2伝送線路の少なくとも一方は、半導体チップ上に設けられたグランド層および信号線路によって構成されていることを特徴とする請求項1記載の電子装置。
  6. 前記第1グランドと前記第2グランドとは、前記グランド接続部と並列に抵抗を介し接続されていることを特徴とする請求項1記載の電子装置。
  7. 前記第1伝送線路または第2伝送線路は、誘電体層上に設けられた信号線路と該信号線路の両側のグランドとを有して構成されたコプレーナ線路であることを特徴とする請求項1記載の電子装置。
  8. 前記第1信号線路と前記第2信号線路とは、
    第3信号線路と、前記第1信号線路と前記第3信号線路とを接続する第1ワイヤと、前記第2信号線路と前記第3信号線路とを接続する第2ワイヤと、を有する信号接続部により接続されることを特徴とする請求項1記載の電子装置。
  9. 前記信号接続部のインピーダンスは、前記第1伝送線路の特性インピーダンスと前記第2伝送線路の特性インピーダンスとが整合するように規定されていることを特徴とする請求項1記載の電子装置。
JP2006152894A 2006-05-31 2006-05-31 電子装置 Expired - Fee Related JP4283820B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006152894A JP4283820B2 (ja) 2006-05-31 2006-05-31 電子装置
EP07109136A EP1863115B1 (en) 2006-05-31 2007-05-29 Electronic device
DE602007009151T DE602007009151D1 (de) 2006-05-31 2007-05-29 Elektronische Vorrichtung
US11/806,331 US7532085B2 (en) 2006-05-31 2007-05-31 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006152894A JP4283820B2 (ja) 2006-05-31 2006-05-31 電子装置

Publications (2)

Publication Number Publication Date
JP2007324934A true JP2007324934A (ja) 2007-12-13
JP4283820B2 JP4283820B2 (ja) 2009-06-24

Family

ID=38458014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006152894A Expired - Fee Related JP4283820B2 (ja) 2006-05-31 2006-05-31 電子装置

Country Status (4)

Country Link
US (1) US7532085B2 (ja)
EP (1) EP1863115B1 (ja)
JP (1) JP4283820B2 (ja)
DE (1) DE602007009151D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186724A (ja) * 2011-03-07 2012-09-27 Mitsubishi Electric Corp フィルタ回路
JP2014187653A (ja) * 2013-03-25 2014-10-02 Fujitsu Ltd 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5504712B2 (ja) * 2009-06-30 2014-05-28 日立金属株式会社 高速伝送用回路基板の接続構造
JP5802443B2 (ja) * 2011-06-14 2015-10-28 株式会社東芝 マイクロストリップ線路間の接続構造およびマイクロ波ユニット
US20130328645A1 (en) * 2012-06-08 2013-12-12 International Business Machines Corporation Plating Stub Resonance Shift with Filter Stub Design Methodology
TWI673510B (zh) * 2018-07-17 2019-10-01 昇雷科技股份有限公司 具打線互連結構之都普勒雷達

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4611186A (en) * 1983-09-08 1986-09-09 Motorola, Inc. Noncontacting MIC ground plane coupling using a broadband virtual short circuit gap
JPH0389605A (ja) 1989-08-31 1991-04-15 Kyocera Corp 高周波増幅回路
US5583468A (en) * 1995-04-03 1996-12-10 Motorola, Inc. High frequency transition from a microstrip transmission line to an MMIC coplanar waveguide
JP3489926B2 (ja) 1995-11-28 2004-01-26 三菱電機株式会社 高周波回路装置
JP2828009B2 (ja) 1996-02-16 1998-11-25 日本電気株式会社 マイクロ波ミリ波集積回路基板間接続方法及び接続線路
JPH10256801A (ja) 1997-03-06 1998-09-25 Mitsubishi Electric Corp マイクロ波回路
JP2000091818A (ja) * 1998-09-11 2000-03-31 Toyota Motor Corp フィルム型伝送線路の製造方法および該線路の接続方法
US6100775A (en) * 1998-10-15 2000-08-08 Raytheon Company Vertical interconnect circuit for coplanar waveguides
JP2000151223A (ja) 1998-11-11 2000-05-30 Ricoh Co Ltd 半導体装置
US6734755B2 (en) * 2002-05-16 2004-05-11 Corning Incorporated Broadband uniplanar coplanar transition
JP2004247980A (ja) * 2003-02-14 2004-09-02 Hitachi Ltd 伝送線路の接続構造及び方法
JP2004259769A (ja) 2003-02-24 2004-09-16 Kyocera Corp 半導体装置
TWI248330B (en) * 2005-01-14 2006-01-21 Ind Tech Res Inst High frequency and wide band impedance matching via
JP4685614B2 (ja) * 2005-12-06 2011-05-18 富士通オプティカルコンポーネンツ株式会社 基板及び基板モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186724A (ja) * 2011-03-07 2012-09-27 Mitsubishi Electric Corp フィルタ回路
JP2014187653A (ja) * 2013-03-25 2014-10-02 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
EP1863115A1 (en) 2007-12-05
JP4283820B2 (ja) 2009-06-24
US20070279823A1 (en) 2007-12-06
US7532085B2 (en) 2009-05-12
EP1863115B1 (en) 2010-09-15
DE602007009151D1 (de) 2010-10-28

Similar Documents

Publication Publication Date Title
US9812750B2 (en) High frequency band pass filter with coupled surface mount transition
US10374304B2 (en) Electronic apparatus and antenna device
JP2001320208A (ja) 高周波回路及びそれを用いたモジュール、通信機
US20050146390A1 (en) Multi-layer substrate having impedance-matching hole
JP4283820B2 (ja) 電子装置
TWI630760B (zh) 裂環型天線
US10236584B2 (en) High-frequency transmission line and antenna device
JP2017121032A (ja) 高周波装置
JP2002290139A5 (ja)
US11417615B2 (en) Transition circuitry for integrated circuit die
JP2010021505A (ja) 接続方法、基板
US20100200968A1 (en) Microwave circuit assembly
US20100085130A1 (en) Manufacturable tunable matching network for wire and ribbon bond compensation
JP2010200234A (ja) 基板、基板の接続方式および基板の接続方法
EP1585184B1 (en) Direct current cut structure
US7166877B2 (en) High frequency via
JP2004064174A (ja) 高周波用配線基板
JP3619396B2 (ja) 高周波用配線基板および接続構造
JP4521534B2 (ja) 基板間の接続方法
JP6798252B2 (ja) 高周波装置
US9960471B2 (en) Transmission line
JP2004343098A (ja) 多層プリント配線板、およびそれを用いた集積回路
JP3071761B2 (ja) 高周波用半導体装置の実装構造
WO2020115978A1 (ja) 伝送装置、印刷配線基板、並びに情報機器
US10027010B2 (en) Printed circuit board structure and method of manufacturing using wideband microstrip lines

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090319

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees