JP2014187653A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014187653A
JP2014187653A JP2013062777A JP2013062777A JP2014187653A JP 2014187653 A JP2014187653 A JP 2014187653A JP 2013062777 A JP2013062777 A JP 2013062777A JP 2013062777 A JP2013062777 A JP 2013062777A JP 2014187653 A JP2014187653 A JP 2014187653A
Authority
JP
Japan
Prior art keywords
semiconductor device
signal
electrode
substrate
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013062777A
Other languages
English (en)
Other versions
JP6089852B2 (ja
Inventor
Toshihide Suzuki
俊秀 鈴木
Masaru Sato
優 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013062777A priority Critical patent/JP6089852B2/ja
Priority to EP14153568.2A priority patent/EP2784815B1/en
Priority to US14/172,020 priority patent/US9252078B2/en
Priority to TW103105794A priority patent/TWI550817B/zh
Priority to CN201410066514.7A priority patent/CN104078434B/zh
Publication of JP2014187653A publication Critical patent/JP2014187653A/ja
Application granted granted Critical
Publication of JP6089852B2 publication Critical patent/JP6089852B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6666—High-frequency adaptations for passive devices for decoupling, e.g. bypass capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)

Abstract

【課題】発振や帯域特性の劣化を低減することができる半導体装置の提供を図る。
【解決手段】基板１上に、第１電位ＧＮＤとされた第１電極１１，１１ａと、前記第１電極上に、信号を伝える信号配線および所定面積の平面電極部１３ａが形成された第２電極１３と、を有する半導体装置であって、前記平面電極部１３ａに対応する前記第１電極１１ａの形状を、前記信号が前記平面電極部を進行する方向と平行なスリット形状とする。
【選択図】図５

Description

本明細書で言及する実施例は、半導体装置に関する。
近年、ミリ波などの超高周波信号を処理する半導体装置が実用化されている。このように、信号の動作周波数が高くなるにつれて信号(ＲＦ(Radio Frequency)信号)の波長が短くなる。
ところで、増幅器などの高周波回路を搭載した半導体装置(半導体集積回路：ＬＳＩチップ)において、例えば、チップ(半導体基板)の厚みが使用する信号波長の四分の一よりも厚いと、チップ裏面と表の回路パターンとの間に共振モードが発生する。
すなわち、増幅回路の場合には、出力信号が共振によって入力端子にフィードバックし、発振などの問題を引き起こすことが知られている。また、仮に発振が起こらなくても、帯域特性が共振周波数で劣化するなどの問題が生じることになる。
ところで、従来、高周波信号を使用する半導体装置において、パッド電極等における高周波損失を低減するようにしたものが提案されている。
特開２００３−２２４１８９号公報
前述したように、例えば、増幅回路を含む半導体装置では、出力信号が共振によって入力端子にフィードバックして発振し、或いは、帯域特性の劣化等を招いている。
そのため、例えば、多層配線構造を用いて、グラウンド平面(ＧＮＤシールド)を下層に配置し、信号電極(パッド電極)から基板をシールドするようにレイアウトし、ＲＦ信号が基板に漏れない構造にすることが考えられる。
しかしながら、パッド電極の下層にＧＮＤシールドを配置すると、例えば、パッド電極とＧＮＤシールド間の容量により高周波特性の悪化を招くことになってしまう。
一実施形態によれば、基板上に、第１電位とされた第１電極と、前記第１電極上に、信号を伝える信号配線および所定面積の平面電極部が形成された第２電極と、を有する半導体装置が提供される。
前記平面電極部に対応する前記第１電極の形状は、前記信号が前記平面電極部を進行する方向と平行なスリット形状とされている。
開示の半導体装置は、発振や帯域特性の劣化を低減することができるという効果を奏する。
図１は、半導体装置の一例を模式的に示す図である。 図２は、図１に示す半導体装置における異なる基板厚におけるＳパラメータの例を示す図である。 図３は、半導体装置におけるマイクロストリップライン構造を説明するための図である。 図４は、半導体装置におけるＧＮＤシールドを説明するための図である。 図５は、第１実施例の半導体装置を説明するための図である。 図６は、図５に示す半導体装置におけるパッド電極部分とＳパラメータの例を示す図である。 図７は、比較のための半導体装置におけるパッド電極部分とＳパラメータの例を示す図である。 図８は、第２実施例の半導体装置を説明するための図である。
まず、半導体装置の実施例を詳述する前に、図１〜図４を参照して、半導体装置の例およびその問題点を説明する。
図１は、半導体装置の一例を模式的に示す図であり、図２は、図１に示す半導体装置における異なる基板厚におけるＳパラメータの例を示す図である。ここで、図２(a)は、基板厚が１００μｍのときのシミュレーション結果を示し、図２(b)は、基板厚が５０μｍのときのシミュレーション結果を示す。
図１において、参照符号１は基板(半導体基板)を示し、２は増幅器を示し、Ｄは基板の厚さを示す。図１において、増幅器２の入力ＩＮをＳ1とし、増幅器２の出力ＯＵＴをＳ2とすると、Ｓパラメータ(Scattering parameter)Ｓ11，Ｓ22およびＳ21は、次のように定義される。
すなわち、Ｓ11は、入力ＩＮに入射して入力ＩＮから検出される(反射される)Ｓパラメータを示し、Ｓ22は、出力ＯＵＴに入射して出力ＯＵＴから検出されるＳパラメータを示し、Ｓ21は、入力ＩＮに入射して出力ＯＵＴから検出されるＳパラメータを示す。
ここで、半導体装置における信号の１波長としては、例えば、基板１として使用する材料(例えば、化合物半導体の種類)や信号が通る領域の不純物濃度や表面(界面)の特性等にも依存するが、例として、比誘電率を１１としてシミュレーションを行った。従って、３００ＧＨｚの信号における基板１上の四分の一波長は、３×１０14÷３×１０11÷４÷１１1/2≒７５．５［μｍ］となる。
まず、図２(a)に示されるように、基板１の厚さＤが１００μｍのとき、入力の反射を示すＳパラメータＳ11および出力の反射を示すＳパラメータＳ22は、両方とも、例えば、２００ＧＨｚを超えた辺りから急激に上昇する。
一方、入力ＩＮに入力した信号が増幅器２で増幅され、出力ＯＵＴから出力される半導体装置の通過を示すＳパラメータＳ21は、例えば、２００ＧＨｚを超えた辺りから減少して、２２０ＧＨｚ辺りでＳパラメータＳ11，Ｓ22よりも小さくなる。
さらに、ＳパラメータＳ21は、例えば、２４０ＧＨｚ辺りで一時的にＳパラメータＳ11，Ｓ22よりも大きくなるが、３００ＧＨｚ辺りで最少(−３０ｄＢ)となり、ほとんど半導体装置を通過することができない。従って、基板１の厚さＤが１００μｍのときは、３００ＧＨｚまで使用するのは難しく、ほぼ２００ＧＨｚ以下の使用に制限されることになる。
次に、図２(b)に示されるように、基板１の厚さＤが５０μｍのとき、ＳパラメータＳ11およびＳ22は、例えば、周波数が高くなるのに従って上昇し、約３００ＧＨｚを超えるとＳパラメータＳ21よりも大きくなる。
また、ＳパラメータＳ21は、例えば、ＳパラメータＳ11およびＳ22とは逆の特性を描くように変化し、上述したように、約３００ＧＨｚを超えるとＳパラメータＳ21よりも小さくなる。すなわち、約３００ＧＨｚ程度までは使用可能であるが、それを超えると、反射が大きくなって特性が低下する。
このように、基板１の厚さＤは、使用する信号波長の四分の一よりも厚いと、反射が大きくなって使用が困難になることが分かる。これは、基板１の裏面と表の回路パターンとの間に共振モードが発生し、それが発振や帯域特性の劣化をなどの問題が生じるためであると考えられている。
ところで、基板１の厚さＤを薄くすると、基板の機械的な強度が低下するだけでなく、基板を薄くするための製造難易度が上がって製造コストの増大を来すことになる。そこで、例えば、グラウンド配線により遮蔽(シールド)を行うマイクロストリップライン構造を適用することが考えられる。
図３は、半導体装置におけるマイクロストリップラインを説明するための図である。ここで、図３(a)は、マイクロストリップライン構造の断面を示し、図３(b)は、図３(a)に示すマイクロストリップライン構造におけるＳパラメータの例を示す。
図３において、参照符号１は基板、１１はグラウンド配線(ＧＮＤシールド)、１２は絶縁層、そして、１３は信号配線を示す。
図３(a)に示されるように、マイクロストリップライン構造は、基板１上に金属配線層による接地(ＧＮＤ)電位が印加されたグラウンドシール(ＧＮＤシールド)１１を形成する。
さらに、そのＧＮＤシールド１１上に絶縁層１２を介して、金属配線層による信号配線１３を形成する。ここで、ＧＮＤシールド１１と信号配線１３の距離、すなわち、絶縁層１２の厚さｄは、ほぼ１μｍ程度とされ、また、基板１の厚さＤは、約１００μｍとされている。
図３(b)に示されるように、図３(a)に示すマイクロストリップライン構造は、周波数が変化して、例えば、３００ＧＨｚを超えるようになっても、半導体装置を通過するのを示すＳパラメータＳ12は、ほとんど低下することなく０ｄＢを維持することが分かる。
なお、入力および出力の反射を示すＳパラメータＳ11およびＳ22は、例えば、ほぼ１００ＧＨｚ毎に−２０ｄＢ〜−３０ｄＢの間で周期的に変化するが、大幅に増大することがない。すなわち、マイクロストリップライン構造は、３００ＧＨｚを超える周波数の信号に対しても良好な信号伝送が可能なのが分かる。
図４は、半導体装置におけるＧＮＤシールド構造を説明するための図であり、図４(a)は斜視図を示し、図４(b)は、図４(a)に示すＧＮＤシールド構造におけるＳパラメータの例を示す。なお、図４(a)は、基板１の一部(端部)のみを示している。
図４(a)に示されるように、ＧＮＤシールド構造は、上述した図３(a)のマイクロストリップライン構造と同様に、基板１上に金属配線層による接地(ＧＮＤ)電位が印加されたＧＮＤシールド１１を形成する。
さらに、そのＧＮＤシールド１１上に絶縁層１２を介して、金属配線層による信号配線１３を形成する。ここで、ＧＮＤシールド１１と信号配線１３の距離、すなわち、絶縁層１２の厚さｄは、ほぼ１μｍ程度とされ、また、基板１の厚さＤは、約１００μｍとされている。
ところで、通常、半導体装置において、信号配線１３の端部には、例えば、入出力パッド等のある程度の面積を有する平面電極部(パッド電極)１３ａが形成されている。このようなパッド電極１３ａは、絶縁層１２を介してＧＮＤシールド１１と向かい合うことになるため、容量が形成されることになる。
そのため、図４(b)に示されるように、図４(a)に示すＧＮＤシールド構造は、パッド電極１３ａにより形成される容量に起因して、例えば、１８０ＧＨｚ辺りでＳパラメータＳ21とＳパラメータＳ11，Ｓ22がほぼ重なっている。すなわち、半導体装置を通過する信号の減衰量が入出力端子で反射される信号の減衰量とほぼ等しくなる。
さらに、信号の周波数が高くなって、２８０ＧＨｚ辺りになると、ＳパラメータＳ21よりもＳパラメータＳ11，Ｓ22の方が大きく、すなわち、半導体装置を通過する信号の方が入出力端子で反射される信号よりも小さくなる。
これは、例えば、２８０ＧＨｚの信号に対して、パッド電極１３ａから入力した信号の相当部分(例えば、３／４程度)が反射して、残りの信号(例えば、１／４程度)だけが実際に半導体装置で処理して出力されることになる。
このように、パッド電極１３ａの下層にＧＮＤシールド１１を配置すると、例えば、パッド電極１３ａとＧＮＤシールド１１間の容量により高周波特性の悪化を招くことになってしまう。
以下、本実施例の半導体装置を、添付図面を参照して詳述する。図５は、第１実施例の半導体装置を説明するための図であり、図５(a)は斜視図を示し、図５(b)は、図５(a)に示すＧＮＤシールド構造におけるＳパラメータの例を示す。なお、図５(a)は、半導体基板(基板)１の一部(端部)のみを示している。
図５(a)と図４(a)の比較から明らかなように、第１実施例の半導体装置では、基板１上に金属配線層による接地(ＧＮＤ)電位が印加されたＧＮＤシールド１１が、パッド電極１３ａが設けられる基板１の周辺部でスリット状(短冊形状)に形成されている。
なお、ＧＮＤシールド１１のスリット部１１ａは、例えば、入出力のパッド電極が配置される基板１の周囲の全てに形成せずに、パッド電極１３ａに対応する部分のみとし、他はベタ形状としてもよい。
ここで、パッド電極１３ａに対応するＧＮＤシールド１１は、信号がパッド電極１３ａを進行する方向と平行にスリット形状(スリット部)１１ａとされている。すなわち、ＧＮＤシールド１１のスリット部１１ａの長手方向は、パッド電極１３ａから、そのパッド電極１３ａに繋がる信号配線１３に向かう方向と一致するようになっている。
また、配線１３およびパッド電極１３ａと、ＧＮＤシールド１１およびスリット部１１ａの間には、例えば、前述した図３(a)のように、絶縁層１２が設けられている。この絶縁層１２の厚さｄは、信号の波長の四分の一以下とされている。
さらに、ＧＮＤシールド１１の各スリット部１１ａの間のピッチＰも、信号の波長の四分の一以下とされている。なお、信号の波長(一波長の長さ)は、例えば、信号が基板１上を伝搬する速度を信号の周波数で除した値に対応する。
このように、例えば、入力パッド等の所定面積を有するパッド電極(平面電極部)１３ａに対応するＧＮＤシールド１１(１１ａ)の形状を、スリット形状とすることにより、信号の帯域特性(伝搬特性)を良好なものとすることができる。
すなわち、図５(b)と前述した図４(b)との比較から明らかなように、図５(a)に示す第１実施例の半導体装置によれば、例えば、１８０ＧＨｚおよび２８０ＧＨｚ辺りでも、ＳパラメータＳ21は、ＳパラメータＳ11，Ｓ22よりも十分に大きな値となっている。
これは、パッド電極１３ａと、ＧＮＤシールド１１のスリット部１１ａの間に電界が生じ、基板１に対して信号(ＲＦ信号)の漏れを低減することができるためであると考えられる。
さらに、図４を参照して説明した完全にＧＮＤシールド１１で遮蔽する場合と比較して、パッド電極１３ａと対向する面積を削減することで容量を低減することができ、高周波特性の低下を抑制することが可能になる。従って、第１実施例の半導体装置は、例えば、信号が０〜３５０ＧＨｚの全ての帯域において使用可能なことが分かる。
図６は、図５に示す半導体装置におけるパッド部分とＳパラメータの例を示す図であり、図７は、比較のための半導体装置におけるパッド部分とＳパラメータの例を示す図である。
ここで、図６は、上述した図５と同様に、ＧＮＤシールド１１のスリット部１１ａの長手方向と、信号がパッド電極１３ａを進行する方向が一致する場合を示し、図６(a)はスリット部１１ａの形状を示し、図６(b)はそのときのＳパラメータの例を示す。
また、図７は、ＧＮＤシールド１１のスリット部１１ａの長手方向と、信号がパッド電極１３ａを進行する方向が直行する場合を示し、図７(a)はスリット部１１ａの形状を示し、図７(b)はそのときのＳパラメータの例を示す。なお、図７(a)において、複数のスリット１１ｃは、例えば、接続配線１１ｄによりＧＮＤシールド１１と接続され、同じ電位(ＧＮＤレベルの電位)とされている。
ここで、例えば、図６(b)のＳパラメータの変化は、図６(a)に示されるように、隣接するスリット部１１ａの間の距離(各スリット間のピッチ)Ｐを３０μｍとし、１つのスリット部１１ａの幅Ｗを１μｍとしてシミュレーションを行って得たものである。
なお、上述したスリット間のピッチＰの３０μｍ、および、スリット幅Ｗの１μｍ等は、単なる例であり、使用する信号の帯域と共に、様々な変更および変形が可能なのはいうまでもない。
また、図６(b)および図７(b)において、参照符号１０は、信号供給パッドを示し、この信号供給パッド１０から信号を与えることにより、信号は、パッド電極１３ａを信号供給パッド１０から信号配線１３に向かって流れる(進行する)ことになる。
図６(b)と図７(b)の比較から明らかなように、パッド電極１３ａに対応する位置のスリットは、その長手方向が、信号がパッド電極１３ａを進行する方向と平行(一致)する場合は、良好な特性を示すが、直行する場合には特性の悪化がみられる。
このように、ＧＮＤシールド１１のスリット部１１ａが、パッド電極１３ａにおける信号の進行方向と一致する場合には、シールド効果が確認できるが、信号の進行方向と直行する場合には、シールド効果が確認できないことが分かる。
このように、ＧＮＤシールド１１のスリット部１１ａは、信号がパッド電極１３ａを進行する方向と一致(平行)するように形成するのが好ましい。
図８は、第２実施例の半導体装置を説明するための図であり、平行に設けられた２つの配線１３および１４のパッド電極(平面電極部)１３ｂおよび１４ｂにより基板１上にＭＩＭ(Metal-Insulator-Metal)等の容量を形成する場合の例を示している。
なお、パッド電極１３ｂとパッド電極１４ｂの間には、絶縁層(誘電体層)が設けられていて、この絶縁層を２つの電極１３ｂ，１４ｂで挟み込むことで容量が形成されるのはいうまでもない。
図８に示されるように、基板１上に容量を形成する場合も、パッド電極１３ｂ(１４ｂ)に対応するＧＮＤシールド１１の形状を、そのパッド電極を信号が進行する方向と平行なスリット形状(スリット部)１１ｂとすることで帯域特性を向上させることが可能になる。
以上において、パッド電極１３ａおよび１３ｂ，１４ｂは、半導体装置における入出力パッドおよび容量を形成するパッド電極に限定されず、例えば、配線幅に比較して大きな面積の電極部分に対して幅広く適用することができる。
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではない。また、明細書のそのような記載は、発明の利点および欠点を示すものでもない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。
（付記１）
基板上に、第１電位とされた第１電極と、
前記第１電極上に、信号を伝える信号配線および所定面積の平面電極部が形成された第２電極と、を有する半導体装置であって、
前記平面電極部に対応する前記第１電極の形状を、前記信号が前記平面電極部を進行する方向と平行なスリット形状とした、
ことを特徴とする半導体装置。
（付記２）
さらに、
前記第１電極と前記第２電極の間に設けられた絶縁層を有する、
ことを特徴とする付記１に記載の半導体装置。
（付記３）
前記平面電極部に対応しない前記第１電極の形状を、ベタ形状とした、
ことを特徴とする付記１または付記２に記載の半導体装置。
（付記４）
前記第１電極および前記第２電極は、金属配線層に設けられている、
ことを特徴とする付記１乃至付記３のいずれか１項に記載の半導体装置。
（付記５）
前記第１電位は、グラウンド電位である、
ことを特徴とする付記１乃至付記４のいずれか１項に記載の半導体装置。
（付記６）
前記平面電極部に対応してスリット形状とされた前記第１電極における各スリット間のピッチは、前記信号の波長の四分の一以下である、
ことを特徴とする付記１乃至付記５のいずれか１項に記載の半導体装置。
（付記７）
前記絶縁層の厚さは、前記信号の波長の四分の一以下である、
ことを特徴とする付記２乃至付記６のいずれか１項に記載の半導体装置。
（付記８）
前記平面電極部は、前記半導体装置において信号を入力する入力パッドである、
ことを特徴とする付記１乃至付記７のいずれか１項に記載の半導体装置。
（付記９）
前記平面電極部は、前記半導体装置において容量を形成する容量電極の一方である、
ことを特徴とする付記１乃至付記７のいずれか１項に記載の半導体装置。
（付記１０）
さらに、
前記第２電極上に、絶縁層を介して形成された第３電極を有し、
前記第３電極は、前記平面電極部に対応する前記容量電極の他方の平面電極部を含む、
ことを特徴とする付記９に記載の半導体装置。
１ 基板(半導体基板)
２ 増幅器(高周波アンプ)
１１ 第１電極(ＧＮＤシールド：金属配線層)
１２ 絶縁層
１３ 第２電極(信号配線)
１４ 信号配線
１３ａ，１３ｂ，１４ｂ 平面電極部(パッド電極)
１１ａ，１１ｂ スリット部

Claims (5)

  1. 基板上に、第１電位とされた第１電極と、
    前記第１電極上に、信号を伝える信号配線および所定面積の平面電極部が形成された第２電極と、を有する半導体装置であって、
    前記平面電極部に対応する前記第１電極の形状を、前記信号が前記平面電極部を進行する方向と平行なスリット形状とした、
    ことを特徴とする半導体装置。
  2. 前記平面電極部に対応しない前記第１電極の形状を、ベタ形状とした、
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記平面電極部に対応してスリット形状とされた前記第１電極における各スリット間のピッチは、前記信号の波長の四分の一以下である、
    ことを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記平面電極部は、前記半導体装置において信号を入力する入力パッドである、
    ことを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
  5. 前記平面電極部は、前記半導体装置において容量を形成する容量電極の一方である、
    ことを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
JP2013062777A 2013-03-25 2013-03-25 半導体装置 Expired - Fee Related JP6089852B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013062777A JP6089852B2 (ja) 2013-03-25 2013-03-25 半導体装置
EP14153568.2A EP2784815B1 (en) 2013-03-25 2014-01-31 Semiconductor device
US14/172,020 US9252078B2 (en) 2013-03-25 2014-02-04 Semiconductor device
TW103105794A TWI550817B (zh) 2013-03-25 2014-02-21 半導體裝置
CN201410066514.7A CN104078434B (zh) 2013-03-25 2014-02-26 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013062777A JP6089852B2 (ja) 2013-03-25 2013-03-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2014187653A true JP2014187653A (ja) 2014-10-02
JP6089852B2 JP6089852B2 (ja) 2017-03-08

Family

ID=50028934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013062777A Expired - Fee Related JP6089852B2 (ja) 2013-03-25 2013-03-25 半導体装置

Country Status (5)

Country Link
US (1) US9252078B2 (ja)
EP (1) EP2784815B1 (ja)
JP (1) JP6089852B2 (ja)
CN (1) CN104078434B (ja)
TW (1) TWI550817B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192805A (ja) * 1990-11-27 1992-07-13 Sumitomo Electric Ind Ltd 多段アンプ
JPH0964602A (ja) * 1995-08-23 1997-03-07 Mitsubishi Electric Corp 伝送線路
JP2007324934A (ja) * 2006-05-31 2007-12-13 Eudyna Devices Inc 電子装置
JP2009004460A (ja) * 2007-06-19 2009-01-08 Opnext Japan Inc 光通信モジュールおよび配線パタンの形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480813B (en) 1999-05-20 2002-03-21 Ind Tech Res Inst Miniaturized multi-layered ceramic low-pass filter
JP4274730B2 (ja) * 2002-01-30 2009-06-10 株式会社ルネサステクノロジ 半導体集積回路装置
JP3723202B2 (ja) * 2002-08-01 2005-12-07 松下電器産業株式会社 伝送線路及び半導体集積回路装置
US6867669B2 (en) * 2003-06-23 2005-03-15 Agilent Technologies, Inc. Apparatus and method to form ground connections
US7187256B2 (en) * 2004-02-19 2007-03-06 Hittite Microwave Corporation RF package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192805A (ja) * 1990-11-27 1992-07-13 Sumitomo Electric Ind Ltd 多段アンプ
JPH0964602A (ja) * 1995-08-23 1997-03-07 Mitsubishi Electric Corp 伝送線路
JP2007324934A (ja) * 2006-05-31 2007-12-13 Eudyna Devices Inc 電子装置
JP2009004460A (ja) * 2007-06-19 2009-01-08 Opnext Japan Inc 光通信モジュールおよび配線パタンの形成方法

Also Published As

Publication number Publication date
CN104078434B (zh) 2018-07-20
EP2784815B1 (en) 2019-07-17
JP6089852B2 (ja) 2017-03-08
CN104078434A (zh) 2014-10-01
EP2784815A1 (en) 2014-10-01
US9252078B2 (en) 2016-02-02
TW201442195A (zh) 2014-11-01
US20140284804A1 (en) 2014-09-25
TWI550817B (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
US9634369B2 (en) Waveguide structure and printed-circuit board
US9000306B2 (en) Interconnect board and electronic apparatus
JP5863801B2 (ja) 高周波に使用するための多平面印刷配線板
JP2013539218A5 (ja)
JP6146801B2 (ja) 配線基板、及び電子装置
US20150222003A1 (en) Microwave circuit
JP6089852B2 (ja) 半導体装置
JP2008085796A (ja) 高周波回路基板
US10079415B2 (en) Structure and wiring substrate
JP5082250B2 (ja) 高周波回路基板
JP6202112B2 (ja) ノイズ低減用電子部品
JP5506719B2 (ja) フィルタ回路
KR20160112119A (ko) 연성회로기판
WO2017195739A1 (ja) 構造体および配線基板
JP6443718B2 (ja) アンテナ装置
EP3770954B1 (en) Semiconductor device
US11729901B2 (en) Electronic circuit and circuit board
TWI449252B (zh) 微帶線結構
JP2011147083A (ja) コプレーナ線路
WO2013018257A1 (ja) 配線基板
JP2016127511A (ja) 導波路変換構造体
JP2009017104A (ja) 低域通過フィルタ
JP2013187300A (ja) 高周波回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170123

R150 Certificate of patent or registration of utility model

Ref document number: 6089852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees