TWI550817B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI550817B
TWI550817B TW103105794A TW103105794A TWI550817B TW I550817 B TWI550817 B TW I550817B TW 103105794 A TW103105794 A TW 103105794A TW 103105794 A TW103105794 A TW 103105794A TW I550817 B TWI550817 B TW I550817B
Authority
TW
Taiwan
Prior art keywords
electrode
semiconductor device
signal
electrode portion
substrate
Prior art date
Application number
TW103105794A
Other languages
English (en)
Other versions
TW201442195A (zh
Inventor
鈴木俊秀
佐藤優
Original Assignee
富士通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通股份有限公司 filed Critical 富士通股份有限公司
Publication of TW201442195A publication Critical patent/TW201442195A/zh
Application granted granted Critical
Publication of TWI550817B publication Critical patent/TWI550817B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6666—High-frequency adaptations for passive devices for decoupling, e.g. bypass capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)

Description

半導體裝置
本文論及的具體實施例係關於一種半導體裝置。
近年來，已實際使用處理毫米波及其類似者之超高頻訊號的半導體裝置。在此情況下，訊號(射頻(RF)訊號)的波長隨著訊號的工作頻率變高而變短。
除此之外，在裝上高頻電路(例如，放大器)的半導體裝置(半導體積體電路或LSI晶片)中，例如，當晶片(半導體基板)厚度大於使用訊號波長的四分之一(1/4)時，晶片背面與正面的電路圖案之間會出現共振模態。
換言之，在放大電路的情形下，已知輸出訊號會因共振而反饋到輸入端子，這會造成問題，例如振盪。即使不發生振盪，仍可能有問題，例如，頻帶特性(band characteristic)在共振頻率劣化。
如上述，例如，在包含放大電路的半導體裝置中，輸出訊號因共振而反饋到輸入端子，這造成振盪或頻帶特性劣化或其類似者。
因此，例如，可考慮使用多層配線結構， 其中接地平面(GND屏蔽)配置於下層使得基板與訊號電極(接墊電極)隔離以便建立防止RF訊號漏到基板的結構。
不過，當GND屏蔽配置於接墊電極的下層時，例如，接墊電極與GND屏蔽之間的電容會造成高頻特性劣化。
現在，就使用高頻訊號的相關半導體裝置，提出用以減少接墊電極之高頻損耗及其類似者的想法。
專利文獻1：日本早期公開專利公開號：2003-224189
因此，該具體實施例之一態樣的目標是要提供一種能夠減少振盪及頻帶特性劣化的半導體裝置。
根據該等具體實施例之一態樣，一種半導體裝置，係包含：形成於基板上的第一電極，該第一電極為第一電位；以及形成於該第一電極上的第二電極，該第二電極包含傳送訊號的訊號配線以及具有指定區域的平面電極部。
該第一電極對應至該平面電極部的形狀係製作成狹縫形狀，使得狹縫的縱向與該訊號在該平面電極部中行進的方向平行。
1‧‧‧基板
2‧‧‧放大器
10‧‧‧訊號供給接墊
11‧‧‧GND屏蔽
11a‧‧‧狹縫部份
11b‧‧‧狹縫形狀(狹縫部份)
11c‧‧‧狹縫
11d‧‧‧連接配線
12‧‧‧絕緣層
13、14‧‧‧訊號配線
13a‧‧‧平面電極部(接墊電極)
13b、14b‧‧‧接墊電極
D‧‧‧基板厚度
GND‧‧‧接地
IN‧‧‧輸入
OUT‧‧‧輸出
S1‧‧‧放大器2的輸入IN
S2‧‧‧放大器2的輸出OUT
S11、S21、S22‧‧‧S-參數
第1圖的示意圖圖示半導體裝置之實施例；第2A圖及第2B圖以有不同基板厚度的第1圖半導體 裝置圖示各個S-參數與頻率的相依性實施例；第3A圖及第3B圖為半導體裝置中之微帶線結構的說明圖；第4A圖及第4B圖為半導體裝置中之GND屏蔽的說明圖；第5A圖及第5B圖為第一具體實施例之半導體裝置的說明圖；第6A圖及第6B圖為分別以第5A圖及第5B圖的半導體裝置圖示接墊電極部份以及各個S-參數與頻率的相依性實施例；第7A圖及第7B圖為分別以用於比較的半導體裝置圖示接墊電極部份以及各個S-參數與頻率的相依性實施例；以及第8圖為第二具體實施例之半導體裝置的說明圖。
首先，在詳述半導體裝置的具體實施例之前，用第1圖至第4B圖描述半導體裝置之實施例及其問題。
第1圖的示意圖圖示半導體裝置的實施例。第2A圖及第2B圖係針對不同基板厚度的第1圖之半導體裝置圖示S-參數與頻率的相依性實施例。第2A圖及第2B圖分別圖示100微米及50微米之基板厚度的模擬結果。
第1圖中，元件符號1表示基板(半導體基 板)，元件符號2表示放大器，以及元件符號D表示基板厚度。第1圖中假設放大器2的輸入IN為S1，以及放大器2的輸出OUT為S2，S-參數(散射參數)S11、S22及S21的定義如下。
S11為針對入射至IN之情形從輸入IN偵測(反射)到的S-參數，S22為針對入射至OUT之情形從輸出OUT偵測到的S-參數，以及S21為針對入射至IN之情形從輸出OUT偵測到的S-參數。
雖然在半導體裝置中，一個訊號波長係取決於例如訊號通過之區域中被用作為基板1之材料(例如，化合物半導體之類型)、雜質濃度、表面(介面)特性等等，但採用相對電介質常數等於11作為例子而進行模擬。因此，發現300-GHz訊號的四分之一波長在基板1上為3×1014/3×1011/4/111/2 75.5[微米]。
首先，如第2A圖所示，當基板1的厚度等於100微米時，表示輸入之反射的S-參數S11以及表示輸出之反射的S-參數S22在例如超過200GHz的頻率附近都急劇增加。
另一方面，表示訊號通過半導體裝置的S-參數S21，其中輸入到輸入IN的訊號用放大器2放大以及由輸出OUT輸出，會開始下降，例如，在超過200GHz的頻率附近，以及在220GHz附近變成小於S-參數S11及S22。
此外，S-參數S21暫時變成大於S-參數S11及S22，例如，在240GHz附近，但是在300GHz附近可為 最小值(-30dB)，這表示訊號難以穿過半導體裝置。因此，當基板1的厚度D等於100微米時，以達300GHz來使用半導體裝置有困難，以及使用頻率幾乎會被限制在200GHz或更小。
接下來，如第2B圖所示，當基板1的厚度D等於50微米時，S-參數S11及S22，例如，隨著頻率變高而增加，以及在超過300GHz的頻率變成大於S-參數S21。
此外，與S-參數S11及S22相比，S-參數S21改變使得它對於頻率變化有相反的特性，以及在超過約300GHz的頻率變成小於S-參數S11及S22，如上述。因此，該半導體裝置可使用到約達300GHz，但是它的特性由於在超過約300GHz有大反射而劣化。
因此，可了解大反射使得在基板1之厚度D大於所用訊號波長的四分之一時難以使用半導體裝置。可想到的，這是因為在基板1背面與正面之電路圖案之間出現共振模態，這會造成問題，例如振盪及頻帶特性劣化。
此時，當減薄基板1的厚度D時，不僅基板的機械強度劣化，減薄基板的製造難度也升高，而導致製造成本增加。因此，考慮應用微帶線結構(microstripline structure)，例如，其中屏蔽作用由接地配線執行。
第3A圖及第3B圖為半導體裝置中之微帶線結構的說明圖。第3A圖圖示微帶線結構的橫截面，以及第3B圖圖示第3A圖之微帶線結構的各個S-參數與頻率之相依性的實施例。
第3A圖中，元件符號1表示基板，元件符號11表示接地配線(GND屏蔽)，元件符號12表示絕緣層，以及元件符號13表示訊號配線。
如第3A圖所示，在微帶線結構中，由金屬配線層施加接地(GND)電位於其上的接地配線(GND屏蔽)11係形成於基板1上。
此外，訊號配線13用金屬配線層經由絕緣層12而形成於GND屏蔽11上。GND屏蔽11與訊號配線13的距離，亦即，絕緣層12的厚度d，約有1微米，以及基板1的厚度D約有100微米。
如第3B圖所示，在圖示於第3A圖的微帶線結構中，可了解，即使頻率增加例如超過300GHz，表示訊號通過半導體裝置的S-參數S12幾乎不減少並且維持0dB。
雖然S-參數S11及S22(各自表示輸入及輸出之反射)例如在-20dB與-30dB之間以約100GHz的周期改變，但該等S-參數並沒有大幅增加。換言之，可了解，即使訊號的頻率超過300GHz，微帶線結構仍致能良好的訊號傳送。
第4A圖及第4B圖為半導體裝置中之GND屏蔽結構的說明圖。第4A圖為透視圖，以及第4B圖以第4A圖的GND結構圖示各個S-參數與頻率的相依性實施例。應注意，第4A圖係圖示基板1之一部份(端部)。
如第4A圖所示，在GND屏蔽結構中，用 金屬配線施加GND電位於其上的GND屏蔽11係形成於基板1上，其方式與上述第3A圖之微帶線結構的類似。
此外，訊號配線13用金屬配線層經由絕緣層12形成於GND屏蔽11上。GND屏蔽11與訊號配線13的距離，亦即，絕緣層的厚度d，約有1微米，以及基板1的厚度D約有100微米。
此時，在半導體裝置中，平面電極部(接墊電極)13a(例如，可為某一尺寸用於輸入/輸出接墊及其類似者之區域)通常形成於訊號配線13的端部上。由於接墊電極13a像這樣經由絕緣層12面向GND屏蔽11，這將會形成電容。
因此，如第4B圖所示，在圖示於第4A圖的GND屏蔽結構中，例如，S-參數S21在180GHz附近幾乎與S-參數S11、S22重合，這源自由接墊電極13a形成的電容。換言之，訊號通過半導體裝置的衰減幅度變成大體等於訊號在輸入/輸出端子被反射的衰減幅度。
此外，當訊號的頻率增加到約280GHz左右時，S-參數S11及S22變成大於S-參數S21，換言之，通過半導體裝置的訊號變成小於自輸入/輸出端子反射的訊號。
這表示自接墊電極13a輸入的訊號有一實質部份(例如，約四分之三)被反射以及該訊號的其餘部份(例如，約四分之一)實際被半導體裝置處理及輸出，例如，280GHz的訊號。
因此，配置GND屏蔽11於接墊電極13a的 下層造成高頻特性被例如接墊電極13a與GND屏蔽11之間的電容劣化。
以下，用附圖詳述本具體實施例的半導體裝置。第5A圖及第5B圖為第一具體實施例之半導體裝置的說明圖。第5A圖為透視圖，以及第5B圖以第5A圖的GND屏蔽結構圖示各個S-參數與頻率的相依性實施例。第5A圖圖示半導體基板(基板)1之一部份(端部)。
比較第5A圖與第4A圖顯而易見，在第一具體實施例的半導體裝置中，用基板1上之金屬配線層施加接地(GND)電位於其上的GND屏蔽11係以狹縫形狀(簧片形狀)形成於接墊電極13a設於其上的基板1周圍中。
例如，GND屏蔽11的狹縫部份11a可不形成於輸入/輸出接墊電極配置於其上之基板1的全部周圍上，但是可形成於對應至接墊電極13a的區域上，以及在其他區域上可形成有實心形狀者。
對應至接墊電極13a的GND屏蔽11係製作成狹縫形狀(狹縫部份)11a，使得狹縫的縱向與訊號在接墊電極13a行進的方向平行。換言之，GND屏蔽11之狹縫部份11a的縱向與連接至接墊電極13a之訊號配線13從接墊電極13a伸出的方向一致。
此外，在配線13與接墊電極13a之間，以及GND屏蔽11與狹縫部份11a之間，例如，設有絕緣層12，如以上說明第3A圖時所述。絕緣層12的厚度d為訊號波長的四分之一或更小。
此外，GND屏蔽11之狹縫部份11a的間距P也為訊號波長的四分之一或更小。應注意，訊號的波長(每個波的長度)對應至例如用訊號在基板1上傳播之速度除以訊號頻率得到的數值。
以此方式，例如，藉由使GND屏蔽11(11a)的形狀，其係對應至具有用於輸入接墊及其類似者之指定區域的接墊電極(平面電極部)13a，成為狹縫形狀，可得到良好的頻帶特性(傳播特性)。
換言之，比較第5B圖與上述第4B圖顯而易見，根據圖示於第5A圖的第一具體實施例之半導體裝置，例如，即使在180GHz及280GHz附近，S-參數S21充分大於S-參數S11及S22。
可想到的，這是因為接墊電極13a與GND屏蔽11的狹縫部份11a之間產生電場以及可減少訊號(RF訊號)至基板1的洩露。
此外，比較如在說明第4A圖及第4B圖時所述用GND屏蔽11進行完全屏蔽的情形，可藉由減少在接墊電極13a對面的區域而減少電容，以及可抑制高頻特性的劣化。因此，可了解，第一具體實施例的半導體裝置可用於例如0至350GHz之訊號頻率的所有頻帶。
第6A圖及第6B圖分別以第5A圖及第5B圖的半導體裝置圖示接墊部份以及各個S-參數與頻率的相依性實施例。第7A圖及第7B圖分別以用於比較的半導體裝置圖示接墊部份以及各個S-參數與頻率的相依性實施 例。
第6A圖及第6B圖圖示GND屏蔽11之狹縫部份11a的縱向與訊號在接墊電極13a中行進之方向一致的情形，如同以上在說明第5A圖及第5B圖時提及的情形。第6A圖圖示狹縫部份11a的形狀，而第6B圖圖示在此情形下之各個S-參數與頻率的相依性實施例。
第7A圖及第7B圖圖示GND屏蔽11之狹縫部份11a的縱向與訊號在接墊電極13a中行進之方向垂直的情形。第7A圖圖示狹縫部份11a的形狀，而第7B圖圖示在此情形下之各個S-參數與頻率的相依性實施例。應注意，在第7A圖中，複數個狹縫11c係例如用連接配線11d與GND屏蔽11連接而接收相同的電位(GND位準的電位)。
S-參數如何在第6B圖中變化係從模擬獲得，例如，藉由設定相鄰狹縫部份11a之間的距離P(狹縫的間距)為30微米以及一個狹縫部份11a的寬度W為1微米，如第6A圖所示。
30微米的狹縫之間距P以及1微米的狹縫寬度W以及上文提及的數值只是範例，更不用說根據所用訊號的頻帶仍可能有各種修改及變體。
元件符號10表示第6B圖及第7B圖中的訊號供給接墊，而自訊號供給接墊10供給訊號造成訊號從訊號供給接墊10在接墊電極13a中流向(行進)訊號配線13。
比較第6B圖與第7B圖可明白，關於在對 應至接墊電極13a之位置處的狹縫，當狹縫的縱向與訊號行進的方向平行(一致)時，可得到良好的特性；在狹縫的縱向與訊號行進的方向垂直時，特性會出現劣化。
因此，可理解地，在GND屏蔽11的狹縫部份11a方向與訊號在接墊電極13a中行進的方向一致時可確認屏蔽作用，但是在狹縫部份11a的方向與訊號行進的方向垂直時不能確認屏蔽作用。
以此方式，GND屏蔽11的狹縫部份11a較佳形成為它的方向與訊號在接墊電極13a中行進的方向一致(平行)。
第8圖為第二具體實施例之半導體裝置的說明圖，其係圖示用兩條平行配線13及14的接墊電極(平面電極部)13b及14b在基板1上形成電容(例如，MIM(金屬-絕緣體-金屬)電容器)的實施例。
絕緣層(介電層)係設於接墊電極13b與接墊電極14b之間，並藉由絕緣層被兩個電極13b、14b夾住的結構形成電容。
如第8圖所示，當基板1上形成電容時，藉由把對應至接墊電極13b(14b)之GND屏蔽11的形狀製作成狹縫形狀(狹縫部份)11b，其方向與訊號行進的方向平行，可改善頻帶特性。
上文中，接墊電極13a、13b及14b不限於在半導體裝置中形成輸入/輸出接墊及電容的接墊電極，而是可廣泛應用於例如具有比配線寬度大之區域的電極部 份。
1‧‧‧基板
11‧‧‧GND屏蔽
11a‧‧‧狹縫部份
13‧‧‧訊號配線
13a‧‧‧平面電極部(接墊電極)
GND‧‧‧接地

Claims (9)

  1. 一種半導體裝置，係包含：形成於基板上的第一電極，該第一電極為第一電位；形成於該第一電極上的第二電極，該第二電極包含傳送訊號的訊號配線電極部以及具有指定區域的平面電極部；以及形成於該第一電極與該第二電極之間的第一絕緣層；隔著第二絕緣層形成於該第二電極上的第三電極，其中該第一電極相對於該平面電極部的形狀係製作成由複數個狹縫所形成的狹縫形狀，該狹縫的縱向與該訊號在該訊號配線電極部中行進的方向平行，該平面電極部為在該半導體裝置中形成電容的二個電容電極中之一者，以及該第三電極包含屬於相對於該平面電極部之該二個電容電極中之另一者的平面電極部。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該第一電極中不相對於該平面電極部的形狀係製作成包括有與相對於該平面電極部的該第一電極為相同之厚度的實心形狀。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該第一電極及該第二電極係設置於金屬配線層 中。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該第一電位為接地電位。
  5. 如申請專利範圍第1項所述之半導體裝置，其中由該信號配線電極部所傳送且由該半導體裝置所處理的信號是第一波長的超高頻訊號，且在該第一電極中，該狹縫之各者之間的間距為該訊號之該第一波長的四分之一或更小，該等狹縫的形狀係製作成相對於該平面電極部的該狹縫形狀。
  6. 如申請專利範圍第1項所述之半導體裝置，其中該第一絕緣層的厚度為該訊號之該第一波長的四分之一或更小。
  7. 如申請專利範圍第1項所述之半導體裝置，其中該平面電極部為供輸入該訊號至該半導體裝置中的輸入接墊。
  8. 如申請專利範圍第5項所述之半導體裝置，其中由該信號配線電極部所傳送且由該半導體裝置所處理的信號的頻率經決定為從100GHz至350GHz者。
  9. 如申請專利範圍第5項所述之半導體裝置，其中在該第一電極中該狹縫之各者之間的間距經決定為約30μm，且在該第一電極中該狹縫之各者的寬度經決定為約1μm。
TW103105794A 2013-03-25 2014-02-21 半導體裝置 TWI550817B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013062777A JP6089852B2 (ja) 2013-03-25 2013-03-25 半導体装置

Publications (2)

Publication Number Publication Date
TW201442195A TW201442195A (zh) 2014-11-01
TWI550817B true TWI550817B (zh) 2016-09-21

Family

ID=50028934

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103105794A TWI550817B (zh) 2013-03-25 2014-02-21 半導體裝置

Country Status (5)

Country Link
US (1) US9252078B2 (zh)
EP (1) EP2784815B1 (zh)
JP (1) JP6089852B2 (zh)
CN (1) CN104078434B (zh)
TW (1) TWI550817B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480813B (en) * 1999-05-20 2002-03-21 Ind Tech Res Inst Miniaturized multi-layered ceramic low-pass filter
US20050184825A1 (en) * 2004-02-19 2005-08-25 Ekrem Oran RF package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192805A (ja) * 1990-11-27 1992-07-13 Sumitomo Electric Ind Ltd 多段アンプ
JPH0964602A (ja) * 1995-08-23 1997-03-07 Mitsubishi Electric Corp 伝送線路
JP4274730B2 (ja) 2002-01-30 2009-06-10 株式会社ルネサステクノロジ 半導体集積回路装置
CN1326286C (zh) * 2002-08-01 2007-07-11 松下电器产业株式会社 传送线路和半导体集成电路装置
US6867669B2 (en) * 2003-06-23 2005-03-15 Agilent Technologies, Inc. Apparatus and method to form ground connections
JP4283820B2 (ja) * 2006-05-31 2009-06-24 ユーディナデバイス株式会社 電子装置
JP2009004460A (ja) * 2007-06-19 2009-01-08 Opnext Japan Inc 光通信モジュールおよび配線パタンの形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480813B (en) * 1999-05-20 2002-03-21 Ind Tech Res Inst Miniaturized multi-layered ceramic low-pass filter
US20050184825A1 (en) * 2004-02-19 2005-08-25 Ekrem Oran RF package

Also Published As

Publication number Publication date
US20140284804A1 (en) 2014-09-25
EP2784815B1 (en) 2019-07-17
JP6089852B2 (ja) 2017-03-08
US9252078B2 (en) 2016-02-02
CN104078434A (zh) 2014-10-01
JP2014187653A (ja) 2014-10-02
CN104078434B (zh) 2018-07-20
TW201442195A (zh) 2014-11-01
EP2784815A1 (en) 2014-10-01

Similar Documents

Publication Publication Date Title
JP5257088B2 (ja) パッケージ
US11233303B2 (en) High frequency filter
TWI608651B (zh) 基於四分之一波長傳輸線之用於積體電路的靜電放電（ｅｓｄ）保護
JP2010192987A (ja) 同軸コネクタ、同軸コネクタ・平面線路接続構造
JP4629013B2 (ja) 高周波回路基板
US20230223696A1 (en) Planar antenna device
US20150222003A1 (en) Microwave circuit
TWI550817B (zh) 半導體裝置
JP5519328B2 (ja) 高周波用伝送線路基板
JP5082250B2 (ja) 高周波回路基板
JP2018182422A (ja) 基板集積導波管
CN111788736B (zh) 毫米波模块以及毫米波模块的制造方法
Hwang et al. A wideband and compact partial electromagnetic bandgap structure with a narrow via pitch for a signal via shield
US20170172001A1 (en) Electronic device
JP6907916B2 (ja) 高周波回路
JP7077137B2 (ja) 伝送線路およびコネクタ
JP2011147083A (ja) コプレーナ線路
US20100182106A1 (en) Direct current voltage isolator
JP2017085040A (ja) 半導体装置
JP6232235B2 (ja) 変換器
JP2012049941A (ja) フィルタと、これを用いた導波管ジョイント、レーダー装置およびマグネトロン
JP5950088B2 (ja) トラップ回路および通信機
JP2012010069A (ja) 伝送線路
JP2019165289A (ja) 高周波接続構造
JP2015142103A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees