CN104078434B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104078434B
CN104078434B CN201410066514.7A CN201410066514A CN104078434B CN 104078434 B CN104078434 B CN 104078434B CN 201410066514 A CN201410066514 A CN 201410066514A CN 104078434 B CN104078434 B CN 104078434B
Authority
CN
China
Prior art keywords
electrode
signal
semiconductor device
slit
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410066514.7A
Other languages
English (en)
Other versions
CN104078434A (zh
Inventor
铃木俊秀
佐藤优
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN104078434A publication Critical patent/CN104078434A/zh
Application granted granted Critical
Publication of CN104078434B publication Critical patent/CN104078434B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6666—High-frequency adaptations for passive devices for decoupling, e.g. bypass capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)

Abstract

本公开涉及一种半导体装置。根据本公开的半导体装置包括形成在衬底上的第一电极，第一电极是第一电位；以及形成在第一电极上的第二电极，第二电极包括传送信号的信号配线和具有规定面积的平面电极部分。第一电极的与平面电极部分相对应的形状被制成狭缝形状，使得狭缝的纵向方向平行于信号在平面电极部分中前进的方向。

Description

半导体装置
技术领域
本文讨论的实施方式涉及半导体装置。
背景技术
近年来，处理超高频毫米波信号等的半导体装置已投入实际使用。在这种情况下，当信号（射频（RF）信号）的工作频率变高时，信号的波长变短。
除此之外，在其上安装诸如放大器的高频电路的半导体装置（半导体集成电路或LSI芯片）中，例如，当芯片（半导体衬底）厚于使用的信号波长的1/4时，在芯片的背面和正面的电路图案之间出现谐振模式。
换句话说，在放大电路的情况下，已知由于引起诸如振荡的问题的谐振，输出信号被反馈到输入端。即使振荡不出现，也可能会出现问题，例如，频带特性在谐振频率处劣化。
如上所述，例如，在包括放大电路的半导体装置中，由于引起振荡或频带特性劣化等的谐振，输出信号被反馈到输入端。
出于这个原因，例如，可以考虑使用多层配线结构，其中接地平面（GND屏蔽）被布置在下层中，从而衬底相对于信号电极（焊盘电极）被屏蔽，以便建立阻止RF信号泄漏到衬底的结构。
然而，当GND屏蔽被布置在焊盘电极的下层中时，例如，焊盘电极和GND屏蔽之间的电容将引起高频特性的劣化。
现在，在使用高频信号的相关半导体装置中，可以提出想法，以便减少焊盘电极等中的高频损耗。
专利文献1：日本公开专利公布No.2003-224189
因此，实施方式的一个方面的目的是提供能够实现减少振荡和频带特性劣化的半导体装置。
发明内容
根据实施方式的方面，半导体装置包括形成在衬底上的第一电极，第一电极为第一电位；以及形成在第一电极上的第二电极，第二电极包括传送信号的信号配线和具有规定面积的平面电极部分。
第一电极的与平面电极部分相对应的形状被制成狭缝形状，使得狭缝的纵向方向平行于信号在平面电极部分中前进的方向。
附图说明
图1是示出了半导体装置的示例的示意图；
图2A和2B示出了关于图1中所示的半导体装置中的不同衬底厚度的、每个S参数相对于频率的依赖关系的示例；
图3A和3B是半导体装置中的微带线结构的说明图；
图4A和4B是半导体装置中的GND屏蔽的说明图；
图5A和5B是关于第一实施方式的半导体装置的说明图；
图6A和6B是分别示出了图5A和5B中所示的半导体装置中的焊盘电极部分和每个S参数相对于频率的依赖关系的示例的示图；
图7A和7B是分别示出了用于比较的、半导体装置中的焊盘电极部分和每个S参数相对于频率的依赖关系的示例的示图；以及
图8是第二实施方式的半导体装置的说明图。
具体实施方式
首先，在详细描述半导体装置的实施方式之前，参照图1到图4B，将描述半导体装置的示例和它的问题。
图1是示出了半导体装置的示例的示意图。图2A和2B示出了关于图1中所示的半导体装置中的不同衬底厚度的、S参数相对于频率的依赖关系的示例。图2A和2B分别示出了关于100μm和50μm的衬底厚度的仿真结果。
在图1中，附图标记1表示衬底（半导体衬底），附图标记2表示放大器，并且附图标记D表示衬底厚度。在图1中，假定放大器2的输入IN是S1，并且放大器2的输出OUT是S2，S参数（散射参数）S11、S22和S21定义如下。
S11表示从输入IN（反射）检测到的关于针对输入IN的入射的S参数，S22表示从输出OUT检测到的关于针对输出OUT的入射的S参数，并且S21表示从输出OUT检测到的关于针对输入IN的入射的S参数。
虽然半导体装置中的信号的一个波长取决于例如用作衬底1的材料（例如，化合物半导体的类型）、杂质浓度、信号通过区域中的表面（界面）特性等，但是作为示例，通过假定11的相对介电常数来进行仿真。因此，衬底1上的300GHz信号的1/4波长被发现是3x1014/3x1011/4/111/2 [μm]。
首先，如图2A中所示，当衬底1的厚度是100μm时，例如在超过200GHz的频率附近，表示输入反射的S参数S11和表示输出反射的S参数S22两者都突然增加。
另一方面，S参数S21表示信号通过半导体装置的通路，其中输入到输入IN的信号被放大器2放大，被从输出OUT输出，例如在超过200GHz的频率附近，S参数S21开始下降，并且在220GHz附近，变得小于S参数S11和S22。
此外，例如在240GHz附近，S参数S21临时变得大于S参数S11和S22，但是在300GHz附近，可以是最小值（-30dB），表示信号几乎不可以通过半导体装置。因此，当衬底1的厚度D是100μm时，难于使用半导体装置达到300GHz，并且使用频率将几乎被限制到200GHz或更少。
接下来，如图2B所示，当衬底1的厚度D是50μm时，例如，当频率变高时，S参数S11和S22增加，并且在超过300GHz的频率，变得大于S参数S11。
此外，S参数S21变化，从而当与S参数S11和S22比较时，S参数S21呈现出频率改变的相反特性，并且如上所述，在超过约300GHz的频率，S参数S21变得小于S参数S11和S22。因此，半导体装置直到约300GHz都是可使用的，但是由于在超过300GHz的频率的大的反射，其特性劣化。
因此，可以理解的是，当衬底1的厚度D大于所使用的信号波长的1/4时，大的反射使得难于使用半导体装置。可以想象，这是因为衬底1的背面和其正面的电路图案之间出现谐振模式，该谐振模式引起诸如振荡和频带特性劣化的问题。
现在，当衬底1的厚度D变薄时，不仅衬底的机械强度劣化，而且用于使衬底变薄的制造难度水平提高，导致制造成本的增加。因此，考虑应用例如微带线结构，其中由接地配线执行屏蔽。
图3A和3B是半导体装置中的微带线结构的说明图。图3A示出了微带线结构的横截面，并且图3B示出了图3A中所示的微带线结构中的每个S参数相对于频率的依赖关系的示例。
在图3A中，附图标记1表示衬底，附图标记11表示接地配线（GND屏蔽），附图标记12表示绝缘层，并且附图标记13表示信号配线。
如图3A所示，在微带线结构中，接地配线（GND屏蔽）11形成在衬底1上，在接地配线11上，接地（GND）电位由金属配线层施加。
此外，经由绝缘层12，信号配线13通过金属配线层形成在GND屏蔽11上。GND屏蔽11和信号配线13之间的距离，即绝缘层12的厚度d约为1μm，并且衬底1的厚度D约为100μm。
如图3B所示，在图3A中所示的微带线结构中，可以理解，即使当频率增加，例如超过300GHz时，表示信号通过半导体装置的通路的S参数S12仍几乎不下降并且保持0dB。
虽然分别表示输入和输出的反射的S参数S11和S22例如以约100GHz的周期在-20dB和-30dB之间范围内变化，但是S参数不会急剧增加。换句话说，可以理解，即使对于具有超过300GHz频率的信号，微带线结构仍实现好的信号传送。
图4A和4B是关于半导体装置中的GND屏蔽结构的说明图。图4A示出了透视图，并且图4B示出了在图4A中所示的GND结构中的、每个S参数相对于频率的依赖关系的示例。注意，图4A示出了衬底1的一部分（末端部分）。
如图4A所示，在GND屏蔽结构中，以类似于上述图3A的微带线结构的方式，GND屏蔽11形成在衬底1上，在GND屏蔽11上通过金属配线施加GND电位。
此外，经由绝缘层12，信号配线13通过金属配线层形成在GND屏蔽11上。GND屏蔽11和信号配线13之间的距离，即绝缘层的厚度d约为1μm，并且衬底1的厚度D约为100μm。
现在，在半导体装置中，例如，平面电极部分（焊盘电极）13a通常形成在信号配线13的末端部分上，平面电极部分13a可以是输入/输出焊盘等的特定大小的面积。因为这样的焊盘电极13a经由绝缘层12面对GND屏蔽11，所以将形成电容。
因此，如图4B所示，在图4A所示的GND屏蔽结构中，例如，在180GHz附近，由于焊盘电极13a形成的电容，S参数S21几乎与S参数S11、S22一致。换句话说，通过半导体装置的信号的衰减幅度变得基本上等于在输入/输出端处反射的信号的衰减幅度。
此外，当信号的频率增加到约280GHz时，S参数S11和S22变得大于S参数S21，换句话说，通过半导体装置的信号变得小于从输入/输出端反射的信号。
例如，对于280GHz的信号，这表示从焊盘电极13a输入的信号的大部分（例如，约3/4）被反射，并且信号的剩余部分（例如，约1/4）实际由半导体装置处理并且被输出。
因此，通过例如焊盘电极13a和GND屏蔽11之间的电容，在焊盘电极13a的下层中布置GND屏蔽11导致了高频特性的劣化。
下面，将参照附图详细描述本实施方式的半导体装置。图5A和5B是第一实施方式的半导体装置的说明图。图5A示出了透视图，并且图5B示出了在图5A所示的GND屏蔽结构中、每个S参数相对于频率的依赖关系的示例。图5A示出了半导体衬底（衬底）1的一部分（末端部分）。
从图5A和图4A之间的比较可见，在第一实施方式的半导体装置中，在其上设置有焊盘电极13a的衬底1的外周，GND屏蔽11形成为狭缝形状（簧片形状），在GND屏蔽11上通过衬底1上的金属配线层施加接地（GND）电位。
例如，GND屏蔽11的狭缝部分11a可以不在其上布置有输入/输出焊盘电极的衬底1的所有外周上形成，而是可以在与焊盘电极13a相对应的区域上形成，并且实心形状的部分可以在其他区域上形成。
与焊盘电极13a相对应的GND屏蔽11被制成狭缝形状（狭缝部分）11a，使得狭缝的纵向方向平行于信号在焊盘电极13a中前进的方向。换句话说，GND屏蔽11的狭缝部分11a的纵向方向与连接到焊盘电极13a的信号配线13从焊盘电极13a延伸的方向一致。
此外，如上述图3A所示，在配线13和焊盘电极13a以及GND屏蔽11和狭缝部分11a之间，提供例如绝缘层12。绝缘层12的厚度d是信号波长的1/4或更少。
此外，GND屏蔽11的每个狭缝部分11a之间的间距P也是信号波长的1/4或更少。值得注意的是，信号的波长（一个波的长度）与例如信号在衬底1上传播的速度除以信号频率而获得的值相对应。
这样，例如，通过将GND屏蔽11（11a）的、与用于输入焊盘等的具有规定面积的焊盘电极（平面电极部分）13a相对应的形状制成狭缝形状，可以获得好的频带特性（传播特性）。
换句话说，从图5B和上述图4B之间的比较可以看出，根据图5A所示的第一实施方式的半导体装置，例如，即使在约180GHz和280GHz附近，S参数S21充分大于S参数S11和S22。
可以想象，这是因为在焊盘电极13a和GND屏蔽11的狭缝部分11a之间生成了电场，并且可以减少泄漏到衬底1的信号（RF信号）。
此外，与利用如参照图4A和4B描述的GND屏蔽11执行完全屏蔽的情况相比较，通过减少与焊盘电极13a相对的面积，可以减少电容，并且可以抑制高频特性的劣化。因此，可以理解的是，在例如0到350GHz的信号频率的所有频带中，第一实施方式的半导体装置是可用的。
图6A和6B分别示出了图5A和5B所示的半导体装置中的焊盘部分和每个S参数相对于频率的依赖关系的示例。图7A和7B分别示出了用于比较的半导体装置中的焊盘部分和每个S参数相对于频率的依赖关系的示例。
图6A和6B示出了GND屏蔽11的狭缝部分11a的纵向方向与信号在焊盘电极13a中前进的方向一致的情况，正如上述图5A和5B的情况中的那样。图6A示出了狭缝部分11a的形状，并且图6B示出了该情况下每个S参数相对于频率的依赖关系的示例。
图7A和7B示出了GND屏蔽11的狭缝部分11a的纵向方向垂直于信号在焊盘电极13a中前进的方向的情况。图7A示出了狭缝部分11a的形状，并且图7B示出了该情况下每个S参数相对于频率的依赖关系的示例。注意，在图7A中，例如通过连接配线11d，多个狭缝11c与GND屏蔽11连接，接收同一电位（GND电平电位）。
如图6A所示，例如，通过将相邻狭缝部分11a之间的距离P（每个狭缝之间的间距）设定为30μm并且将一个狭缝部分11a的宽度W设定为1μm，根据仿真获得了图6B中的、S参数是怎样改变的。
上述的30μm的值作为狭缝之间的间距P并且1μm的值作为狭缝宽度W仅仅是示例，并且毋庸赘言，根据所使用的信号的频带，各种修改和变型是可能的。
在图6B和7B中附图标记10表示信号供应焊盘，从信号供应焊盘10供应信号使信号从信号供应焊盘10朝向焊盘电极13a中的信号配线13流动（前进）。
从图6B和图7B之间的比较可以看出，对于与焊盘电极13a相对应的位置处的狭缝，当狭缝的纵向方向与信号前进的方向平行（一致）时，获得了好的特性；当狭缝的纵向方向垂直于信号前进的方向时，呈现特性劣化。
因此，可以理解的是，当GND屏蔽11的狭缝部分11a的方向与信号在焊盘电极13a中前进的方向一致时，可以确认屏蔽效应，但是当狭缝部分11a的方向垂直于信号前进方向时，可能不能确认屏蔽效应。
这样，GND屏蔽11的狭缝部分11a优选地形成为使得其方向与信号在焊盘电极13a中前进的方向一致（平行）。
图8是关于第二实施方式的半导体装置的说明图，其示出了如下示例，其中通过彼此平行设置的两个配线13和14的焊盘电极（平面电极部分）13b和14b，在衬底1上形成诸如MIM（金属-绝缘体-金属）电容器的电容。
毋庸赘言，在焊盘电极13b和焊盘电极14b之间设置绝缘层（电介质层），并且由其中两个电极13b和14b夹住绝缘层的结构形成电容。
如图8所示，当在衬底1上形成电容时，通过将GND屏蔽11的与焊盘电极13b（14b）相对应的形状制成狭缝形状（狭缝部分）11b，其中狭缝形状11b的方向平行于信号前进的方向，可以改善频带特性。
在上文中，焊盘电极13a、13b和14b不限于形成半导体装置中的输入/输出焊盘和电容的焊盘电极，而是可以广泛地应用于例如与配线宽度相比具有更大面积的电极部分。

Claims (7)

1.一种半导体装置，包括：
形成在衬底上的第一电极，所述第一电极为第一电位；
形成在所述第一电极上的第二电极，所述第二电极包括传送信号的信号配线电极部分和具有规定面积的平面电极部分；
形成在所述第一电极和所述第二电极之间的第一绝缘层；
经由第二绝缘层在所述第二电极上形成的第三电极，其中，
所述第一电极的、与所述平面电极部分相对的形状被制成由至少三个狭缝形成的狭缝形状，所述狭缝的纵向方向平行于信号在所述信号配线电极部分中前进的方向以便改善频带特性，
所述平面电极部分是形成所述半导体装置中的电容的两个电容电极之一，以及
所述第三电极包括与所述平面电极部分相对的作为两个电容电极中的另一电容电极的平面电极部分。
2.如权利要求1所述的半导体装置，其中，
所述第一电极的、不与所述平面电极部分相对的形状被制成实心形状，所述实心形状的厚度是与所述平面电极部分相对的所述第一电极的厚度相同的。
3.如权利要求1所述的半导体装置，其中，
所述第一电极和所述第二电极设置在金属配线层中。
4.如权利要求1所述的半导体装置，其中，
所述第一电位是接地电位。
5.如权利要求1所述的半导体装置，其中，
由所述信号配线电极部分传送并且由所述半导体装置处理的信号是第一波长的超高频信号，以及
在所述第一电极的形状被制成与所述平面电极部分相对的狭缝形状的情况下，所述第一电极中的每个狭缝之间的间距是信号的所述第一波长的1/4或更少。
6.如权利要求1所述的半导体装置，其中，
由所述信号配线电极部分传送并且由所述半导体装置处理的信号是第一波长的超高频信号，以及
所述第一绝缘层的厚度是信号的所述第一波长的1/4或更少。
7.如权利要求1所述的半导体装置，其中，
所述平面电极部分是用于将信号输入到所述半导体装置中的输入焊盘。
CN201410066514.7A 2013-03-25 2014-02-26 半导体装置 Expired - Fee Related CN104078434B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013062777A JP6089852B2 (ja) 2013-03-25 2013-03-25 半導体装置
JP2013-062777 2013-03-25

Publications (2)

Publication Number Publication Date
CN104078434A CN104078434A (zh) 2014-10-01
CN104078434B true CN104078434B (zh) 2018-07-20

Family

ID=50028934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410066514.7A Expired - Fee Related CN104078434B (zh) 2013-03-25 2014-02-26 半导体装置

Country Status (5)

Country Link
US (1) US9252078B2 (zh)
EP (1) EP2784815B1 (zh)
JP (1) JP6089852B2 (zh)
CN (1) CN104078434B (zh)
TW (1) TWI550817B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574306A (zh) * 2003-06-23 2005-02-02 安捷伦科技有限公司 形成接地连接的装置和方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192805A (ja) * 1990-11-27 1992-07-13 Sumitomo Electric Ind Ltd 多段アンプ
JPH0964602A (ja) * 1995-08-23 1997-03-07 Mitsubishi Electric Corp 伝送線路
TW480813B (en) 1999-05-20 2002-03-21 Ind Tech Res Inst Miniaturized multi-layered ceramic low-pass filter
JP4274730B2 (ja) 2002-01-30 2009-06-10 株式会社ルネサステクノロジ 半導体集積回路装置
AU2003252313A1 (en) * 2002-08-01 2004-02-23 Matsushita Electric Industrial Co., Ltd. Transmission line and semiconductor integrated circuit device
US7187256B2 (en) * 2004-02-19 2007-03-06 Hittite Microwave Corporation RF package
JP4283820B2 (ja) * 2006-05-31 2009-06-24 ユーディナデバイス株式会社 電子装置
JP2009004460A (ja) * 2007-06-19 2009-01-08 Opnext Japan Inc 光通信モジュールおよび配線パタンの形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574306A (zh) * 2003-06-23 2005-02-02 安捷伦科技有限公司 形成接地连接的装置和方法

Also Published As

Publication number Publication date
EP2784815A1 (en) 2014-10-01
US9252078B2 (en) 2016-02-02
TW201442195A (zh) 2014-11-01
JP6089852B2 (ja) 2017-03-08
CN104078434A (zh) 2014-10-01
TWI550817B (zh) 2016-09-21
US20140284804A1 (en) 2014-09-25
EP2784815B1 (en) 2019-07-17
JP2014187653A (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
CN102027590B (zh) 高频收纳盒及高频模块
JP2010192987A (ja) 同軸コネクタ、同軸コネクタ・平面線路接続構造
JPWO2009050843A1 (ja) 電子デバイス
JP5863801B2 (ja) 高周波に使用するための多平面印刷配線板
JP4629013B2 (ja) 高周波回路基板
JP6211835B2 (ja) 高周波伝送線路
JP2006197021A (ja) 半導体装置
WO2018185935A1 (ja) 基板間接続構造
JP2004112178A (ja) 伝送線路及びそれを有する装置
WO2014199591A1 (ja) マイクロ波回路
CN104078434B (zh) 半导体装置
US20070222533A1 (en) Capacitance-compensated differential circuit line layout structure
KR20110136162A (ko) 광대역이 가능한 조합형 유전체 공진기 조립체
JP5964785B2 (ja) 高周波伝送線路
JP5506719B2 (ja) フィルタ回路
US12088026B2 (en) Feeder line and antenna device using same
US20180254537A1 (en) High frequency transmission line with an open-ended stub
JP2017085040A (ja) 半導体装置
JP2011147083A (ja) コプレーナ線路
JP6907916B2 (ja) 高周波回路
JP4935071B2 (ja) 線路素子および線路素子を適用した半導体回路
JP2012010069A (ja) 伝送線路
JP6054449B2 (ja) 半導体ｉｃ用パッケージ、マザーボード及び電気信号処理装置
JP2022114987A (ja) 薄膜基板回路
JP2008085750A (ja) 高周波伝送変換回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180720

Termination date: 20200226

CF01 Termination of patent right due to non-payment of annual fee