JP4913875B2 - コプレーナ線路 - Google Patents

コプレーナ線路 Download PDF

Info

Publication number
JP4913875B2
JP4913875B2 JP2010008354A JP2010008354A JP4913875B2 JP 4913875 B2 JP4913875 B2 JP 4913875B2 JP 2010008354 A JP2010008354 A JP 2010008354A JP 2010008354 A JP2010008354 A JP 2010008354A JP 4913875 B2 JP4913875 B2 JP 4913875B2
Authority
JP
Japan
Prior art keywords
line
signal
coplanar
width
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010008354A
Other languages
English (en)
Other versions
JP2011147083A (ja
Inventor
宏行 高橋
明彦 枚田
敏彦 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2010008354A priority Critical patent/JP4913875B2/ja
Publication of JP2011147083A publication Critical patent/JP2011147083A/ja
Application granted granted Critical
Publication of JP4913875B2 publication Critical patent/JP4913875B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、基板上に形成される電気回路の設計技術に関する。
基板上に電気回路を設計する場合、伝送線路の長さを調節することによって遅延時間や回路間のインピーダンス整合等を調整することがある。特に、波長が短い高周波数帯のアナログ回路では、インピーダンス整合回路をコプレーナ線路、薄膜抵抗、キャパシタを用いて設計する例が多い。なお、コプレーナ線路とは、図5に示すように、信号が伝搬される信号線路10と接地されたグランド線路20(第1のグランド線路20a及び第2のグランド線路20b)とが基板30の主表面の同一平面上に存在する構造的特徴を有し、その伝送モード(信号線路内の電磁界分布の様子、すなわち伝搬の仕方)は左右対称である。
ここで、コプレーナ線路の線路長をパラメータとして電気回路を設計する場合、最も設計性が良いのは直線線路を使用する手法である。しかしながら、直線線路はレイアウトの自由度に乏しく、多用すると回路の占有面積が大きくなるという問題が生じる。回路規模の縮小化を図るためには、より小さい領域に必要な線路長をレイアウト可能な手法が必要となる。
そこで、最も一般的に用いられている手法は曲げ線路である。図6に、コプレーナ線路による曲げ線路の一例を示す。このようにコプレーナ線路1を蛇行させることによって線路長の延長を小領域で実現している。この手法はレイアウトの変更のみで実現可能であるが、回路の対称性が損なわれることが問題となる。前述したようにコプレーナ線路の伝送モードは左右対称であるが、直線路Aと曲げによって生じた曲線路Bとではその対称性が損なわれ、信号線路10からの放射や特性インピーダンスの変化等の要因となる。
このような問題を解決するため、MIM(Metal-Insulator-Metal)キャパシタ等の基板上に作成可能な接地容量を伝送線路に付加して実効的な線路長を延長する手法が提案されている(非特許文献1参照)。本手法は、伝送線路の曲げが不要であるため、線路の対称性を維持できる点と、接地容量の値を変更することによって線路の延長量を調整できる点が利点である。
相川 正義、外4名、「モノシリックマイクロ波集積回路(MMIC)」、電子情報通信学会、1997年2月
しかしながら、そのような手法で共振器を作成した場合には、接地容量の影響によりQ値(共振ピークの鋭さの値)が低くなるため、フィルタ等で良特性を得ることが困難であり、更には接地容量の形成が不可能な製作環境では適用できないという問題があった。
本発明は、上記課題を鑑みてなされたものであり、コプレーナ線路の対称性を維持し、コプレーナ線路のパターンを変更するのみで線路長を延長することを課題とする。
請求項1に記載の本発明は、同一平面上に信号線路とグランド線路を構成したコプレーナ線路において、前記信号線路と前記グランド線路との間に形成された2つのギャップを前記信号線路の中心線に対して対称に蛇行させ、前記信号線路を伝搬する信号の信号方向と平行な部分の前記ギャップの第1の幅と、当該信号方向に対して垂直な部分の前記ギャップの第2の幅とを等しくし、前記蛇行の内側を形成している前記信号線路の前記信号方向の第1の長さと、前記蛇行の内側を形成している前記グランド線路の前記信号方向の第2の長さとを、前記蛇行の外側を形成している前記信号線路の幅と前記第1の幅とを合わせた値以上とし、前記第1の長さを前記信号の1/4波長よりも短くしたことを特徴とする。
本発明によれば、同一平面上に信号線路とグランド線路を構成したコプレーナ線路において、信号線路とグランド線路との間に形成された2つのギャップを信号線路の中心線に対して対称に蛇行させるため、コプレーナ線路の対称性を維持することが可能であり、コプレーナ線路のパターンを変更するのみで線路長を延長することができる。
本発明によれば、信号線路を伝搬する信号の信号方向と平行な部分のギャップの第1の幅と、同信号方向に対して垂直な部分のギャップの第2の幅とを等しくし、蛇行の内側を形成している信号線路の信号方向の第1の長さと、蛇行の内側を形成しているグランド線路における上記信号方向の第2の長さとを、蛇行の外側を形成している信号線路の幅と上記第1の幅とを合わせた値以上とし、上記第1の長さを信号の1/4波長よりも短くしているため、コプレーナ線路の伝送モードの乱れと特性インピーダンスの変化とを抑制することができる。
本発明によれば、基板上のコプレーナ線路のパターン変更のみで実施可能であるため、接地容量を使用する手法と比較してQ値の劣化の低下を防止することができる。
本発明によれば、多層配線プロセス、薄膜抵抗、MIMキャパシタ、ビアホール等のプロセス技術が不要であるため、誘電体基板上に金属パターンを形成可能な設備があれば実現することができる。
請求項2に記載の本発明は、前記第2の長さよりも小さい幅であって前記信号線路の中心線に対して対称な導体線路を、前記信号線路に接触することなく間に挟むように前記蛇行の内側を形成している前記グランド線路に電気的に接続したことを特徴とする。
本発明によれば、上記第2の長さよりも小さい幅であって信号線路の中心線に対して対称な導体線路を、信号線路に接触することなく間に挟むように蛇行の内側を形成しているグランド線路に電気的に接続したため、線路の対称性の乱れを確実に解消することができる。
本発明によれば、コプレーナ線路の対称性を維持し、コプレーナ線路のパターンを変更するのみで線路長を延長することができる。
第1の実施の形態に係るコプレーナ線路の上面図である。 第1の実施の形態に係るコプレーナ線路の蛇行量を変化させた場合における延長量の計算結果である。 第2の実施の形態に係るコプレーナ線路の上面図である。 第2の実施の形態に係るコプレーナ線路の断面図である。 代表的なコプレーナ線路を斜視方向から見た図である。 従来のコプレーナ線路による曲げ線路の一例を示す図である。
以下、一実施の形態に係るコプレーナ線路について図面を用いて説明する。
〔第1の実施の形態〕
図1は、第1の実施の形態に係るコプレーナ線路の上面図である。このコプレーナ線路1は、信号が伝搬する信号線路10と、信号線路10を間に挟むような状態で接地された第1のグランド線路20a及び第2のグランド線路20bとが、基板(図示せず)の主表面の同一平面上に形成された構造を有する。
また、第1のグランド線路20aと信号線路10との間に形成されている第1のギャップと、第2のグランド線路20bと信号線路10との間に形成されている第2のギャップとを等幅で蛇行させ、それに応じて信号線路10の幅を変化させている。
ここで、コプレーナ線路の設計に当たって決定する必要があるのは特性インピーダンスである。本実施の形態に係るコプレーナ線路の特性インピーダンスは、基板の誘電率と、信号線路10の幅と、第1のギャップの幅及び第2のギャップの幅との各値を用いて、既存のコプレーナ線路の特性インピーダンス導出式と同じ式により計算するものとするが、本実施の形態では、第1のギャップ及び第2のギャップを蛇行させてコプレーナ線路1を形成して特性インピーダンスを計算するに際し、以下の条件を満たすものとする。
(1)信号線路10の中心線AA’に対して第1のギャップ及び第2のギャップを対称に蛇行させる。
(2)信号線路10を伝搬する信号の信号方向(横軸方向)と平行な部分の第1のギャップの第1の幅S1と、同信号方向に対して垂直な部分の第1ギャップの第2の幅S2とを等しく(すなわち、S1=S2)する。第2のギャップについても同様とする。
(3)蛇行の内側を形成している信号線路10の信号方向の第1の長さD1を、蛇行の外側を形成している信号線路10の幅Wと上記第1の幅S1とを合わせた値以上(すなわち、D1≧W+S1)とする。また、蛇行の内側を形成している第1のグランド線路20aにおける上記信号方向の第2の長さD2を、上記信号線路10の幅Wと上記第1の幅S1とを合わせた値以上(すなわち、D2≧W+S1)とする。第2のグランド線路20bについても同様とする。
(4)上記第1の長さD1を信号線路10を伝搬する信号の1/4波長よりも短くする。
上記(1)の条件によれば、各ギャップを信号線路10の中心線AA’に対して対称に蛇行させるので、コプレーナ線路1の対称性を維持することが可能となる。
上記(2)〜(4)の条件によれば、S1=S2とし、D1≧W+S1とし、D2≧W+S1とし、D1<(信号の1/4波長)とするので、既存のコプレーナ線路との特性インピーダンスとの差異を小さくすることができる。
以上の条件を満たすコプレーナ線路の構成に基づいて、W=6μm、S1=S2=5μmのコプレーナ線路に対して、各ギャップの蛇行量Xを変化させた時の実効的なコプレーナ線路の延長量を計算した結果を図2に示す。蛇行量Xを増加させるに従って延長量が単調増加し、線路の対称性を維持した状態で線路長の延伸が可能であることが分かる。
本実施の形態によれば、同一平面上に信号線路10と第1のグランド線路20a及び第2のグランド線路20bとを構成したコプレーナ線路1において、信号線路10と第1のグランド線路20a及び第2のグランド線路20bとの間にそれぞれ形成された第1のギャップ及び第2のギャップを信号線路10の中心線AA’に対して対称に蛇行させるので、コプレーナ線路の対称性を維持することが可能であり、コプレーナ線路のパターンを変更するのみで線路長を延長することができる。
本実施の形態によれば、信号線路10を伝搬する信号の信号方向と平行な部分の第1のギャップの第1の幅S1と、同信号方向に対して垂直な部分の第1のギャップの第2の幅S2とを等しくし、蛇行の内側を形成している信号線路10の信号方向の第1の長さD1と、蛇行の内側を形成している第1のグランド線路20aにおける上記信号方向の第2の長さD2とを、蛇行の外側を形成している信号線路10の幅Wと上記第1の幅S1とを合わせた値以上とし、上記第1の長さD1を信号の1/4波長よりも短くしているので、コプレーナ線路の伝送モードの乱れと特性インピーダンスの変化とを抑制することができる。
本実施の形態によれば、基板上のコプレーナ線路のパターン変更のみで実施可能であるので、接地容量を使用する手法と比較してQ値の劣化の低下を防止することができる。
本実施の形態によれば、多層配線プロセス、薄膜抵抗、MIMキャパシタ、ビアホール等のプロセス技術が不要であるので、誘電体基板上に金属パターンを形成可能な設備があれば実現することができる。
〔第2の実施の形態〕
第2の実施の形態で説明するコプレーナ線路は、信号線路10を伝搬する信号の対称性を強化することを目的とする。図3は、第2の実施の形態に係るコプレーナ線路の上面図である。このコプレーナ線路1は、第1の実施の形態で説明したコプレーナ線路1に対して、上記第2の長さD2の範囲内において以下の条件を満たす導電性のブリッジ40を更に備えた構造を有する。
(1)信号線路10の中心線AA’に対して対称とする。
(2)信号線路10を間に挟むように、蛇行の内側を形成している第1のグランド線路20aと第2のグランド線路20bとを電気的に接続する。
(3)信号線路10には電気的に接触させないこととする。
(4)幅Zを第2の長さD2よりも小さいものとする。
図4は、本実施の形態に係るコプレーナ線路の断面図である。信号線路上を伝搬する信号の対称性は、m、m’、n、n’の各点における瞬時電位がm=m’、n=n’であれば保たれる。ここで、nとn’とは導体である信号線路10により近距離で接続されているため、電界の乱れが生じても電位差は小さく抑えられる。一方、mとm’とは近距離で接続される経路が無いため、電界の乱れが生じた場合にはmとm’との電位差がそのまま保存されてしまい、コプレーナ線路の対称性が崩れる原因となる。ブリッジ40はこれを解決するものであり、任意の点においてmとm’とを導体で接続することによって、対称性の乱れを解消することが可能となる。
本実施の形態によれば、第2の長さD2よりも小さい幅Zであって信号線路10の中心線に対して対称なブリッジ40を、信号線路10に接触することなく間に挟むように蛇行の内側を形成している第1のグランド線路20a及び第2のグランド線路20bに電気的に接続したので、線路の対称性の乱れを確実に解消することができる。
A…直線路
B…曲線路
AA’…信号線路の中心線
D1…信号線路の第1の長さ
D2…グランド線路の第2の長さ
S1…第1のギャップの第1の幅
S2…第1のギャップの第2の幅
W…信号線路の幅
X…蛇行量
Z…ブリッジの幅
1…コプレーナ線路
10…信号線路
20…グランド線路
20a…第1のグランド線路
20b…第2のグランド線路
30…基板
40…ブリッジ(導体線路)

Claims (2)

  1. 同一平面上に信号線路とグランド線路を構成したコプレーナ線路において、
    前記信号線路と前記グランド線路との間に形成された2つのギャップを前記信号線路の中心線に対して対称に蛇行させ、
    前記信号線路を伝搬する信号の信号方向と平行な部分の前記ギャップの第1の幅と、当該信号方向に対して垂直な部分の前記ギャップの第2の幅とを等しくし、
    前記蛇行の内側を形成している前記信号線路の前記信号方向の第1の長さと、前記蛇行の内側を形成している前記グランド線路の前記信号方向の第2の長さとを、前記蛇行の外側を形成している前記信号線路の幅と前記第1の幅とを合わせた値以上とし、
    前記第1の長さを前記信号の1/4波長よりも短くしたことを特徴とするコプレーナ線路。
  2. 前記第2の長さよりも小さい幅であって前記信号線路の中心線に対して対称な導体線路を、前記信号線路に接触することなく間に挟むように前記蛇行の内側を形成している前記グランド線路に電気的に接続したことを特徴とする請求項1に記載のコプレーナ線路。
JP2010008354A 2010-01-18 2010-01-18 コプレーナ線路 Expired - Fee Related JP4913875B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010008354A JP4913875B2 (ja) 2010-01-18 2010-01-18 コプレーナ線路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010008354A JP4913875B2 (ja) 2010-01-18 2010-01-18 コプレーナ線路

Publications (2)

Publication Number Publication Date
JP2011147083A JP2011147083A (ja) 2011-07-28
JP4913875B2 true JP4913875B2 (ja) 2012-04-11

Family

ID=44461509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010008354A Expired - Fee Related JP4913875B2 (ja) 2010-01-18 2010-01-18 コプレーナ線路

Country Status (1)

Country Link
JP (1) JP4913875B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5862774B2 (ja) * 2012-06-29 2016-02-16 株式会社村田製作所 高周波信号線路及び信号線路付き基材層の製造方法
CN204257793U (zh) * 2012-06-29 2015-04-08 株式会社村田制作所 高频信号线路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005932A (en) * 1989-11-06 1991-04-09 Hughes Aircraft Company Electro-optic modulator
JP3129506B2 (ja) * 1992-03-04 2001-01-31 株式会社エイ・ティ・アール光電波通信研究所 マイクロ波遅波回路
JP2001345605A (ja) * 2000-06-06 2001-12-14 Oki Electric Ind Co Ltd 高周波回路
JP3902047B2 (ja) * 2002-03-29 2007-04-04 独立行政法人科学技術振興機構 導波路型光変調器

Also Published As

Publication number Publication date
JP2011147083A (ja) 2011-07-28

Similar Documents

Publication Publication Date Title
US11742558B2 (en) Filter
WO2007000933A1 (ja) 差動伝送線路
JP2011010209A (ja) 差動信号線路及び配線基板
US20160211563A1 (en) Structure and electronic circuit
US6794954B2 (en) Microstrip coupler
CN111509348A (zh) 传输线路及空气桥结构
JP5297432B2 (ja) 伝送線路および伝送装置
JP6013297B2 (ja) 高周波伝送線路
JP4913875B2 (ja) コプレーナ線路
US9590288B2 (en) Multilayer circuit substrate
JP4629013B2 (ja) 高周波回路基板
JP5519328B2 (ja) 高周波用伝送線路基板
WO2010140320A1 (ja) ストリップ線路
JP6013296B2 (ja) 高周波伝送線路
JP4818894B2 (ja) 高周波伝送線路
WO2014136595A1 (ja) 構造体、配線基板及び電子装置
JP6612803B2 (ja) 導波路及び信号処理装置
JP6548608B2 (ja) プリント回路基板
JP4471281B2 (ja) 積層型高周波回路基板
US20090002101A1 (en) High-pass filter
US9525213B2 (en) Antenna device
JP2014192530A (ja) イコライザ
JP2012039449A (ja) 高周波回路
JP2012090207A (ja) コプレーナ線路のエアブリッジ構造
JP2012186724A (ja) フィルタ回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120119

R150 Certificate of patent or registration of utility model

Ref document number: 4913875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees