JP4471281B2

JP4471281B2 - 積層型高周波回路基板

Info

Publication number: JP4471281B2
Application number: JP2004261589A
Authority: JP
Inventors: 一彦安達
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2004-09-08
Filing date: 2004-09-08
Publication date: 2010-06-02
Anticipated expiration: 2024-09-08
Also published as: JP2006080239A

Description

本発明は、高周波回路モジュール、とくに複数の高周波回路層を積層し、各高周波回路間を金属で被覆したビアホールにより電気的に接続してなる積層型高周波回路基板に関するものである。

複数の高周波回路層を積層して使用するＧＨｚ以上の高周波回路では、高周波信号を損失無く伝えるためには回路間のインピーダンス整合を行う必要があることは知られている（特許文献１および２参照）。
携帯電話に代表されるように、無線機器における高周波回路モジュールの高性能化、高周波化および小型化の進展が目覚しい。高周波回路の小型化は、配線長の短縮の効果もあり、性能の向上にも貢献している。
とくに最近では、ビルドアップ基板と呼ばれる３次元的に配線と絶縁層が交互に積層された多層配線基板を用いた高密度回路基板が使われるようになっている。このような積層型の基板では、回路間を金属で被覆したビアホールを介して電気的接続が行われている。
ＧＨｚ以上の高周波回路では、高周波信号を損失無く伝えるためには回路間のインピーダンス整合を行う必要がある。インピーダンス整合を考慮しない配線では、インピーダンスの不整合のために反射が起こり、信号電力の損失が発生してしまう。そのため、高周波での信号配線はインピーダンス整合を考慮した特性インピーダンスＺ_oの伝送線路で回路を形成する必要がある。
伝送線路としては、マイクロストリップ型、トリプレート型あるいはコプレーナ型伝送線路が使われる。しかし、上記伝送線路によって構成された高周波回路をビアホールで接続すると、ビアホールに寄生するインダクタンスによりインピーダンスの不整合が起こり、反射損失が発生してしまう不具合があった。
このように、ＧＨｚ以上の積層型高周波基板においては、ビアホール部に寄生するインダクタンスの影響を如何に低減するかが大きな技術課題であった。
斯かる技術課題を解決するための従来技術として、例えば、特許文献１および特許文献２が知られている。
従来は、給電部とパッチアンテナ間にギャップを設けることでインダクタンスをキャンセルしたり、パッチアンテナ直下に給電部との間にギャップを設けることでキャパシタンスを作り込んでいたが、構造が複雑であったり、放射パターンを乱すなどの不具合があった。
図１６は前記従来技術の１つである、給電部とパッチアンテナ間にギャップを設けてキャパシタンスを形成したアンテナの例を示す概略図である。従来アンテナにおけるプローブ給電方式では、アンテナ基板直下までは同軸線路で給電されるが、基板下からアンテナまでは信号線のみで給電されるため、基板が厚くなるほど寄生インダクタンスが大きくなってしまう。
そこで、この従来技術では、前記インダクタンスを相殺するキャパシタンスを、アンテナ面の給電部とパッチアンテナ間にギャップを設けることで形成している。しかし、このようにアンテナパターンにギャップを形成した場合、その放射パターンが乱れるという不具合があった。

図１７は特許文献１に開示の高周波多層回路基板を示す平面図である。この従来技術では、高周波回路基板表面１３においてビアホール１０とマイクロストリップ型の信号線１１間にインピーダンス整合用として整合調整用マイクロストリップ線路１５および矩形スタブ１４を設けることでインピーダンス整合を行い、ビアホール１０に寄生するインダクタンスをキャンセルしている。
図１８は特許文献２に開示された高周波回路モジュールを示す斜視図である。図１９は図１８の高周波回路モジュールのそれぞれ垂直伝送線路の１層を示す平面図である。図２０は図１８の高周波回路モジュールを示す断面図である。
この従来技術では、信号伝達用ビアホール１０ｃの周囲に、接地金属層１６と接続されたビアホール群１０または同軸構造のビアホールを形成することでビアホール部を高周波回路と同じ特性インピーダンスを持つ伝送線路構造とすることで、寄生インダクタンスの影響をキャンセルしている。
特開２００１−３０８５４７公報特開２００３−１３３８０１公報

しかし、特許文献１の方法では伝送線路を使っているため、使用できる周波数は固定されてしまい、それ以外の周波数では寄生インダクタンスの影響を受けてしまう不具合があった。
また、特許文献２の方法では、信号線のビアホールの周囲に電気的に接地されたビアホール群あるいは同軸構造のビアオールを形成する必要があり、その製造工程は複雑であるため製造コストが高い欠点があった。
そこで、本発明の目的は、上述した実情を考慮して、周波数に依存せず、かつ製造方法が簡単な低損失多層構成である積層型高周波回路基板を提供することにある。

上記の課題を解決するために、請求項１に記載の発明は、複数の高周波回路層間を金属で被覆したビアホールを介して接続してなる積層型高周波回路基板において、前記高周波回路層間に前記ビアホールと静電容量を形成する接地導体を配置し、前記接地導体が上下に配置された高周波回路層間の中央からずれて配置されており、かつ前記ビアホールの径が前記接地導体の位置を境に異なっている積層型高周波回路基板を特徴とする。
請求項２に記載の発明は、前記高周波回路層に形成された高周波回路がマイクロストリップ型伝送線路により構成されている請求項１記載の積層型高周波回路基板を特徴とする。
請求項３に記載の発明は、前記高周波回路層に形成された高周波回路がトリプレート型伝送線路により構成されている請求項１記載の積層型高周波回路基板を特徴とする。
請求項４に記載の発明は、前記高周波回路層に形成された高周波回路がコプレーナ型伝送線路により構成されている請求項１記載の積層型高周波回路基板を特徴とする。
請求項５に記載の発明は、前記高周波回路層の一面に設けられた高周波回路がアンテナである請求項１記載の積層型高周波回路基板を特徴とする。

本発明の積層型高周波回路基板によれば、簡単な構造により従来困難であったビアホールの寄生インダクタンスをキャンセルすることができる。その結果、ＧＨｚ帯における低損失な高周波回路基板を安価に提供することが可能になる。

以下、図面を参照して、本発明の実施の形態を詳細に説明する。図１は本発明による積層型高周波回路基板の第１の実施の形態を示す概略図である。図２は図１の線２に沿う断面図である。図３は図２の円Ｒ部分を拡大して示す概略図である。図４は図１の底面図である。
図１ないし図４において、第１の高周波回路層１の第１の表面にはマイクロストリップ型伝送線路２による第１の高周波回路が形成されている。その下の第２の高周波回路層３に形成した第２の高周波回路とは、第１および第２の高周波回路層とを貫通したビアホール４を介して電気的に接続されている。
第１および第２の高周波回路層の表面に形成された高周波回路との間には接地導体５が配置されており、これによって前記ビアホール４との間に静電容量を形成している。
図中、Ｌ₁およびＬ₂はそれぞれ、第１の高周波回路層および第２の高周波回路層ビアホール４の寄生インダクタンス、ｔ₁およびｔ₂は、それぞれ第１の高周波回路層および第２の高周波回路層の厚さ、６はランド、７はビアホール用メタルパッド、ｄ₁およびｄ₂は、それぞれ第１の高周波回路層および第２の高周波回路層のビアホール径、ｇはランドと接地導体の間隔である。

図５は図１の構造における高周波電気特性を示す対称Ｔ型回路となる等価回路の概略図である。本発明の構造が、寄生インダクタンスの影響をキャンセルする原理を次に説明する。図１の構造における高周波電気特性は、図５に示すように、等価回路で表すことができる。
図５に示すように、ビアホール４はインダクタンスＬと接地導体５との間のキャパシタンスＣとで構成された対称Ｔ型回路となる。ＬＣの対称Ｔ型回路を用いて回路のインピーダンス整合を行うには、その影像インピーダンスＺ_oTが接続する入力・出力回路の特性インピーダンスＺ_oと等しくなるようなＬＣの値を選べば良いことが知られている。
対称Ｔ型回路の影像インピーダンスＺ_oTは次式で表すことができる。

・・・式１
したがって、Ｚ₁がビアホール４の寄生インダクタンスＬ／２（Ｌ＝Ｌ₁＋Ｌ₂）、Ｚ₂を新たに付加される接地導体５によるキャパシタンスＣとの対称Ｔ型回路を考え、影像インピーダンスＺ_oTと接続する回路のインピーダンスがＺ₀と等しくなるＴ型回路のキャパシタンスＣは式１から求められ、次式で与えられる。

・・・式２ここで、ωは角周波数
式２にしたがえば、ビアホール４の寄生インダクタンスＬ＝１００ｐＨであると仮定すれば、周波数３０ＧＨｚにおける付加すべきキャパシタンスＣは３８．６ｆＦと見積られる。
シミュレーションによりその効果を確認すれば、インダクタンスだけの場合には３０ＧＨｚにおけるリターンロスは−１４．６５（ｄＢ）であるのに対して、Ｃを付加した本発明の構造にすることで、そのリターンロスは−９５．７５（ｄＢ）に改善されることが予測される。
また、式２から明らかなように、（ω²Ｌ²）／４＜＜Ｚ₀ ²であるから、本方式は周波数依存性が少なく、広帯域な整合を行うことができる利点がある。

本発明の積層型高周波回路では、上下の高周波回路層１、３の間に、ビアホール４と静電容量を構成する接地導体５を配置し、整合用Ｔ型回路を付加したことを特徴としている。
より具体的にその設計法を説明すれば、式２で見積られるキャパシタンスＣは、ビアホール中央のランド６と接地導体厚さ、その間隔を所定の距離離すことで所望の付加キャパシタンスを形成することが可能である。
正確にはキャパシタンス部分の構造設計は３次元電磁界シミュレータを用いて詳しく計算することで設計できるが、設計指針を説明のために平行２線間容量の式から、その設計法を説明する。
平行２線間の容量Ｃは次式で表せる。

・・・式３
ここで、εrは材料の比誘電率、εoは真空の誘電率、ｇは距離、ａは線の直径、ｌは線の長さである。

いま、ランド６と接地導体５の開口部間隔により決まる静電容量を所望の値にするために必要な接地導体５の開口部とランド６との距離ｇを、材料の誘電率を３．９、接地導体厚さａ＝１μｍ、ビアホール径φ１００μｍ、ランド径φ２００μｍ（外周ｌ＝６．２８Ｅ−４ｍ）と仮定して見積れば、上記見積られたキャパシタンスＣ＝３８．６ｐＦを得るためには接地導体５とランド６の間隔ｇは式３から５８．１μｍと見積られる。
したがって、ビアホール接続用ランドとしてφ２００μｍとした場合、接地導体開口部の外形をφ３１６．２μｍとし、かつ上下高周波回路層の中央に形成すれば、ビアホール４の寄生インダクタンスをキャンセルするキャパシタンスを作り込むことができ整合用Ｔ型回路が実現できる。
上記説明では、接地導体５とランド６の間隔を調整することで所望のキャパシタンスを形成したが、接地導体５を調整して所望のキャパシタンスを形成することもできる。上記説明から明らかなように、本発明の積層型高周波回路基板では、従来よりも簡便な構造で、かつ広帯域な寄生インダクタンスキャンセル法を提供することができる。
図６は本発明による積層型高周波回路基板の第２の実施の形態を示す概略図である。図７は図１の線７に沿う断面図である。図８は図１の底面図である。図６ないし図８において、図１ないし図４と同一部分には同一符号を付して詳細な説明は省略する。
高周波回路層が厚い場合や、多層基板に接地導体５が複数配置される場合などでは、その複数の接地導体５を均等な間隔で配置して所定のキャパシタンスを形成することで、整合用の多段Ｔ型回路が構成でき、第１の実施の形態と同様な効果が得られる。図中、符号８は第３の高周波回路層、Ｌ₃はそのビアホール４に寄生するインダクタンスである。

図９は本発明による積層型高周波回路基板の第３の実施の形態を示す概略図である。図１０は図９の線１０に沿う断面図である。図１１は図１０の円Ｒ部分を拡大して示す概略図である。図１２は図９の底面図である。
第１の実施の形態では積層する高周波回路層の厚さが等しい場合の本発明の実施の形態であったが、積層する高周波回路層の厚さが異なる場合も考えられる。そのような場合には、接地導体５は２つの高周波回路層の中心に形成することができなくなり、非対称Ｔ型回路となってしまい式１が成り立たない。
図９では第１の高周波回路層の厚さｔ₁よりも第２の高周波回路層の厚さｔ₂が厚い場合の実施の形態である。図９ないし図１２において、図１ないし図４と同一部分には同一符号を付して詳細な説明は省略する。
この場合には同じビアホール径では、第１の高周波回路層のビアホール４の寄生インダクタンスは小さく、第２の高周波回路層のビアホール４の寄生インダクタンスは大きくなってしまい、接地導体５とビアホール４で形成するキャパシタンスとの整合用Ｔ型回路は非対称Ｔ型回路となり、式１が成り立たない。
そこで、第３の実施の形態では、２つの高周波回路層に形成されるインダクタンスが等しくなるように、厚い高周波回路層のビアホール径は大きく、薄い高周波回路層のビアホール径を小さくする構造を提案する。
このように、ビアホール径を調整することで厚さの異なる高周波回路層において等しい寄生インダクタンスを形成し、整合用対称Ｔ型回路を実現することができ、第１の実施の形態と同様な効果が得られることが可能になる。

図１３は本発明による積層型高周波回路基板の第４の実施の形態を示す概略図である。図１４は図１３の線１４に沿う断面図である。図１５は図１３の積層型高周波回路基板の第４の実施の形態の底面図である。
第４の実施の形態では、本積層型高周波回路基板の一方の面に高周波回路としてアンテナ１６が形成されており、他方の面には他の高周波回路が形成された実施の形態を示す。この実施の形態ではアンテナとしてパッチアンテナ１６の例を示している。
パッチアンテナ１６では、一般的な給電方法として、アンテナ基板を貫通して高周波信号を給電するプローブ給電法が採用されるが、基板が厚い場合には、給電部の寄生インダクタンスの影響で特性が劣化してしまう。
従来は、給電部とパッチアンテナ間にギャップを設けることでインダクタンスをキャンセルしたり、パッチアンテナ直下に給電部との間にギャップを設けることでキャパシタンスを作り込んでいたが、構造が複雑であったり、放射パターンを乱すなどの不具合があった。
本発明のアンテナの給電部構造９では、第１の高周波回路層にはパッチアンテナ１６が形成されており、第２の高周波回路層には、他の高周波回路が形成されており、両高周波回路をビアホールで電気的に接続するさいに、その基板中央に接地導体５を配置し、寄生インダクタンスをキャンセルするためのキャパシタンスを作り込んで整合用の対称Ｔ型回路を構成している。
このような給電部構造とすれば、寄生インダクタンスをキャンセルするばかりでなく、接地導体５を共有してマイクロストリップ型伝送線路による２つの高周波回路を基板上下に作り込むもとができ、小型化が図られる。
このように、本発明のキャンセル法を用いれば、集積化型パッチアンテナにおいて問題であった、厚膜基板での給電線インダクタンスの影響を、簡単な構造で、放射パターンの乱れもなく、また集積化に適した積層型高周波回路基板を提供することができる。

本発明による積層型高周波回路基板の第１の実施の形態を示す概略図である。図１の線２に沿う断面図である。図２の円Ｒ部分を拡大して示す概略図である。図１の積層型高周波回路基板の第１の実施の形態の底面図である。図１の構造における高周波電気特性を示す対称Ｔ型回路となる等価回路の概略図である。本発明による積層型高周波回路基板の第２の実施の形態を示す概略図である。図６の線７に沿う断面図である。図６の積層型高周波回路基板の第２の実施の形態の底面図である。本発明による積層型高周波回路基板の第３の実施の形態を示す概略図である。図９の線１０に沿う断面図である。図１０の円Ｒ部分を拡大して示す概略図である。図９の積層型高周波回路基板の第３の実施の形態の底面図である。本発明による積層型高周波回路基板の第４の実施の形態を示す概略図である。図１３の線１４に沿う断面図である。図１３の積層型高周波回路基板の第４の実施の形態の底面図である。従来技術の１つである、給電部とパッチアンテナ間にギャップを設けてキャパシタンスを形成したアンテナの例を示す概略図である。特許文献１の高周波多層回路基板を示す平面図である。特許文献２の高周波回路モジュールを示す斜視図である。図１８の高周波回路モジュールのそれぞれ垂直伝送線路の１層を示す平面図である。図１８の高周波回路モジュールを示す断面図である。

符号の説明

１第１の高周波回路層
２伝送線路
３第２の高周波回路層
４ビアホール
５接地導体
６ランド
７ビアホール用メタル
８第３の高周波回路層
９アンテナ給電部
１６アンテナ（パッチアンテナ）

Claims

複数の高周波回路層間を金属で被覆したビアホールを介して接続してなる積層型高周波回路基板において、
前記高周波回路層間に前記ビアホールと静電容量を形成する接地導体を配置し、
前記接地導体が上下に配置された高周波回路層間の中央からずれて配置されており、かつ前記ビアホールの径が前記接地導体の位置を境に異なっていることを特徴とする積層型高周波回路基板。
前記高周波回路層に形成された高周波回路がマイクロストリップ型伝送線路により構成されていることを特徴とする請求項１記載の積層型高周波回路基板。
前記高周波回路層に形成された高周波回路がトリプレート型伝送線路により構成されていることを特徴とする請求項１記載の積層型高周波回路基板。
前記高周波回路層に形成された高周波回路がコプレーナ型伝送線路により構成されていることを特徴とする請求項１記載の積層型高周波回路基板。
前記高周波回路層の一面に設けられた高周波回路がアンテナであることを特徴とする請求項１記載の積層型高周波回路基板。