JP5161034B2 - 多層プリント基板における同軸コネクタの接続構造および接続方法 - Google Patents

Description

本発明は、多層プリント基板における同軸コネクタの接続構造および接続方法に関し、さらに詳細には、マイクロストリップ線路が形成された多層プリント基板と同軸コネクタとを接続させるための多層プリント基板における同軸コネクタの接続構造および接続方法に関する。

従来より、高周波伝送回路として、平面型伝送回路たるプリント基板が用いられており、こうしたプリント基板に伝送線路としてマイクロストリップ線路が形成されたものが知られている。

こうしたマイクロストリップ線路を形成するプリント基板としては、配線パターンが形成された配線層に隣接する層にグランド面を設けることによって容易にマイクロストリップ線路を形成することができるため、多層構造のプリント基板たる多層プリント基板が用いられている。

このマイクロストリップ線路が形成された多層プリント基板は、機器に搭載されることになり、当該機器に搭載された多層プリント基板は、同軸コネクタを介して同軸ケーブルなどに接続されることになる。

ここで、図１（ａ）（ｂ）を参照しながら、従来の多層プリント基板における同軸コネクタの接続構造について詳細に説明する。

図１（ａ）には、筐体内に配設されてマイクロストリップ線路が形成された多層プリント基板の要部を示す概略構成斜視説明図が示されており、また、図１（ｂ）には、図１（ａ）に示す多層プリント基板に同軸コネクタが接続された際の要部を示す概略構成断面説明図が示されている。

なお、図１（ａ）においては、多層プリント基板における同軸コネクタの接続構造の理解を容易にするために、筐体２２の外側面部２２ｂを省略して示している。

この図１（ａ）（ｂ）に示す多層プリント基板１００は、所定の厚さを有する誘電体１２ａ、１２ｂ、１２ｃを積層して、第１〜第４層を形成している。

そして、誘電体１２ａの上面側表面に位置する第１層目には、マイクロストリップ線路１４が形成されている。

また、誘電体１２ａの下面側表面と誘電体１２ｂの上面側表面との間に位置する第２層目には、グランドパターンが形成された内層１６が形成され、誘電体１２ｂの下面側表面と誘電体１２ｃの上面側表面との間に位置する第３層目には、所定のパターンが形成された内層１８が形成されている。

さらに、誘電体１２ｃの下面側表面と筐体２２の底面２２ａとの間に位置する第４層目には、グランド面２０が形成されている。

こうした多層プリント基板１００は、筐体２２の底面２２ａにビス（図示せず。）などにより固定的に配設されており、筐体２２の外側面部２２ｂに設けられた孔２４から差し込まれた同軸コネクタ２６の中心導体２８と第１層目に形成されたマイクロストリップ線路１４における接続部１４ａとがハンダにより接続されている。

この孔２４に差し込まれた同軸コネクタ２６の同軸線路３０の特性インピーダンスは、マイクロストリップ線路１４における線路部１４ｂの特性インピーダンスと等しく、その特性インピーダンスは、例えば、５０Ωである。

ここで、多層プリント基板１００の第１層目に設けられたマイクロストリップ線路１４における接続部１４ａは、同軸コネクタ２６の中心導体２８とハンダにより接続されるため、ハンダ周りを良くし、かつ、中心導体２８と多層プリント基板１００との接続強度を高めるために、マイクロストリップ線路１４における線路部１４ｂのパターン幅Ｌ１より広い幅Ｌ２を有するように形成されている。

このマイクロストリップ線路１４における線路部１４ｂにおける特性インピーダンスは、上記したように同軸コネクタ２６の同軸線路３０の特性インピーダンスと等しく、例えば、５０Ωである。

ところで、マイクロストリップ線路１４における接続部１４ａは、特性インピーダンスが５０Ωのマイクロストリップ線路１４における線路部１４ｂのパターン幅Ｌ１より広い幅Ｌ２を有するように形成されているため、容量性をもつこととなる。

そして、多層プリント基板１００と同軸コネクタ２６とを接続する際には、特性インピーダンスがそれぞれ一致する（例えば、５０Ωで一致する。）同軸コネクタ２６の同軸線路３０とマイクロストリップ線路１４の線路部１４ｂとが容量性をもったマイクロストリップ線路１４の接続部１４ａを介して接続されるため、インピーダンスの整合がとれずに信号反射が発生し、電気的性能（例えば、ＶＳＷＲや伝送損失などである。）の悪化を引き起こすことが問題となっていた。

こうした問題点を解決するための手段として、図２（ａ）（ｂ）の多層プリント基板２００に示すように、マイクロストリップ線路１４における接続部１４ａの近傍に、マイクロストリップ線路１４における接続部１４ａの容量性を相殺するような、例えば、チップインダクタのような誘導性をもった部品３２を実装することにより、インピーダンスの整合をとって信号反射の発生を防止する方法が知られている。

しかしながら、多層プリント基板２００には誘導性をもった部品３２が実装されているため、部品点数が増加することになって製品コストの上昇を招来するとともに、製品自体の小型化の障害となることが新たな問題点として生じていた。

さらに、誘導性をもった部品３２における性能のばらつきなどにより、多層プリント基板２００が誘導性をもった部品３２を実装していたとしても、十分なインピーダンスの整合がとれない場合が生じてしまい、部品３２を実装した後の多層プリント基板２００において部品３２の定数変更や実装位置の変更などの個別の調整が必要となり、生産工程において作業工程が増えてしまうという問題点も生じていた。

なお、本願出願人が特許出願のときに知っている先行技術は、文献公知発明に係る発明ではないため、記載すべき先行技術文献情報はない。

本発明は、上記したような従来の技術の有する種々の問題点に鑑みてなされたものであり、その目的とするところは、同軸コネクタと接続されるマイクロストリップ線路における接続部が容量性をもって形成された多層プリント基板と同軸コネクタとの接続において、誘導性をもった部品を実装することなしにインピーダンスの整合をとることを可能にした多層プリント基板における同軸コネクタの接続構造および接続方法を提供しようとするものである。

上記目的を達成するために、本発明は、平面型伝送路として用いられる多層プリント基板において同軸コネクタと接続するマイクロストリップ線路の接続部の近傍に切り欠きを設け、当該切り欠き上を通って同軸コネクタの中心導体がマイクロストリップ線路の接続部と接続することにより、当該切り欠き上に位置する同軸コネクタの中心導体にマイクロストリップ線路の接続部のもつ容量性を相殺するような誘導性をもたせるようにしたものである。

従って、本発明によれば、マイクロストリップ線路の近傍に誘導性をもった部品を実装することなしにインピーダンスの整合をとることができる。

このため、本発明によれば、製品コストの上昇を招来することがなくなるとともに、製品自体を小型化することが可能となる。

また、本発明によれば、多層プリント基板を個別に調整する必要がなくなり、生産工程数を増やすことなくインピーダンスの整合をとることが可能となる。

即ち、本発明のうち請求項１に記載の発明は、筐体内に配置され、同軸コネクタの中心導体と接続するマイクロストリップ線路における接続部が容量性をもって形成される多層プリント基板における同軸コネクタの接続構造において、上記同軸コネクタが差し込まれる上記筐体の側面部に対向する上記多層プリント基板の側面部に、上記多層プリント基板の最上層から最下層まで連通する切り欠き部を設け、上記中心導体が上記切り欠き部上を通って上記接続部に接続される際に、上記中心導体における上記切り欠き部上に位置する部分の長さを、所望の周波数に対して最適な長さに設定して、上記中心導体における上記切り欠き部上に位置する部分に上記接続部の容量性を相殺する誘導性をもたせるようにしたものである。

従って、請求項１に記載の発明によれば、マイクロストリップ線路における接続部のもつ容量性を、中心導体における切り欠き部上に位置する部分にもたせた誘導性により相殺することにより、インピーダンスの整合をとることができるようにしたものである。

また、本発明のうち請求項２に記載の発明は、請求項１に記載の発明において、上記マイクロストリップ線路の接続部の周辺にスタブ接続用パターンを設けるようにしたものである。

また、本発明のうち請求項３に記載の発明は、筐体内に配置され、同軸コネクタの中心導体と接続するマイクロストリップ線路における接続部が容量性をもって形成される多層プリント基板における同軸コネクタの接続方法において、上記同軸コネクタが差し込まれる上記筐体の側面部に対向する上記多層プリント基板の側面部に、上記多層プリント基板の最上層から最下層まで連通する切り欠き部を設け、上記中心導体が上記切り欠き部上を通って上記接続部に接続される際に、上記中心導体における上記切り欠き部上に位置する部分の長さを、所望の周波数に対して最適な長さに設定して、上記中心導体における上記切り欠き部上に位置する部分に所望の誘導性をもたせて、上記接続部の容量性を相殺するようにしたものである。

また、本発明のうち請求項３に記載の発明は、筐体内に配置され、同軸コネクタの中心導体と接続するマイクロストリップ線路における接続部が容量性をもって形成される多層プリント基板における同軸コネクタの接続方法において、上記同軸コネクタの上記中心導体に誘導性をもたせることにより、上記接続部の容量性を相殺するようにしたものである。

従って、請求項３に記載の発明によれば、マイクロストリップ線路における接続部において信号反射の発生を防止することができる。

本発明は、以上説明したように構成されているので、同軸コネクタと接続されるマイクロストリップ線路における接続部が容量性をもって形成された多層プリント基板と同軸コネクタとの接続において、誘導性をもった部品を実装することなしにインピーダンスの整合をとることが可能になるという優れた効果を奏する。

以下、添付の図面を参照しながら、本発明による多層プリント基板における同軸コネクタの接続構造の実施の形態の一例を詳細に説明するものとする。

なお、以下の説明においては、図１乃至図２を参照しながら説明した従来の技術による多層プリント基板における同軸コネクタの接続構造と同一または相当する構成については、上記において用いた符号と同一の符号を用いて示すことにより、その詳細な構成ならびに作用の説明は適宜に省略することとする。

ここで、図３（ａ）には、本発明による多層プリント基板における同軸コネクタの接続構造において用いられる多層プリント基板の要部を示す概略構成斜視説明図が示されており、また、図３（ｂ）には、図３（ａ）に示す多層プリント基板に同軸コネクタが接続された際の要部を示す概略構成断面説明図が示されており、また、図３（ｃ）には、図３（ｂ）のＡ矢視図が示されている。

なお、本発明の理解を容易にするために、図３（ａ）では筐体２２の外側面部２２ｂは省略して示し、また、図３（ｃ）では筐体２２の外側面部２２ｂの一部を省略して示している。

この多層プリント基板１０は、上記した多層プリント基板１００と同様に、所定の厚さを有する絶縁体樹脂などよりなる誘電体１２ａ、１２ｂ、１２ｃを積層することにより、第１層〜第４層を形成しており、第１層目にはマイクロストリップ線路１４が形成され、第２層目にはグランドパターンが形成された内層１６が形成され、第３層目には所定のパターンが形成された内層１８が形成され、第４層目にはグランド面２０が形成されているが、同軸コネクタ２６と接続されるマイクロストリップ線路１４における接続部１４ａの近傍には、誘電体１２ａから第４層目のグランド面２０まで切り欠き部３４が形成されている点において、多層プリント基板１００と異なっている。

この切り欠き部３４は、多層プリント基板１０における同軸コネクタ２６が差し込まれる筐体２２の外側面部２２ｂと対向する側面１０ａに設けられており、切り欠き部３４の幅Ｌ３および奥行きＬ４は、希望周波数、誘電体１２ａの比誘電率、誘電体厚Ｌ５、接続部１４ａのパターン幅Ｌ２、パターン長Ｌ８、基板１０の基板厚Ｌ６などの値を用いて、計算により最適値を設定する。この際、シミュレータの最適化機能を利用することが有効である。

また、多層プリント基板１０は、筐体２２の底面２２ａにビスなどにより固定されており、筐体２２の外側面部２２ｂに設けられた孔２４に差し込まれた同軸コネクタ２６の中心導体２８における端部２８ａと第１層目に形成されたマイクロストリップ線路１４における接続部１４ａとがハンダにより接続されている。

この孔２４に差し込まれた同軸コネクタ２６における同軸線路３０の特性インピーダンスは、マイクロストリップ線路１４における線路部１４ｂの特性インピーダンスと等しく、その特性インピーダンスは、例えば、５０Ωである。

ここで、多層プリント基板１０の第１層目に設けられたマイクロストリップ線路１４における接続部１４ａは、同軸コネクタ２６の中心導体２８における端部２８ａとハンダにより接続されるため、ハンダ周りを良くし、かつ、中心導体２８と多層プリント基板１０との接続強度を高めるために、マイクロストリップ線路１４における線路部１４ｂのパターン幅Ｌ１より広いパターン幅Ｌ２を有するように形成されている。このマイクロストリップ線路１４における線路部１４ｂにおける特性インピーダンスは、上記したように同軸コネクタ２６の同軸線路３０の特性インピーダンスと等しく、例えば、５０Ωである。

そして、同軸コネクタ２６の同軸線路３０とマイクロストリップ線路１４における線路部１４ｂとは特性インピーダンスが一致（例えば、５０Ωで一致。）しているが、多層プリント基板１０と同軸コネクタ２６とを接続する際には、同軸コネクタ２６における同軸線路３０とマイクロストリップ線路１４における線路部１４ｂとを容量性をもったマイクロストリップ線路１４における接続部１４ａを介して接続することになる。

この際に、中心導体２８における切り欠き部３４上に位置する部分２８ｂの長さＬ７を希望周波数に対して最適な長さに設定することにより、インピーダンスの整合をとるようにする。

つまり、本発明による多層プリント基板における同軸コネクタの接続構造は、平行線路またはマイクロストリップ線路の単位長さあたりの容量性が２本の電線間の距離（ストリップとグラント面との距離）に反比例し、平行線路またはマイクロストリップ線路の単位長さあたりの誘導性が２本の電線間の距離に比例することを利用している。

即ち、特性インピーダンスが、例えば、５０Ωのマイクロストリップ線路１４における線路部１４ｂや、容量性をもつマイクロストリップ線路１４における接続部１４ａに対する基準グランド面が、内層１６であるのに対して、同軸コネクタ２６の中心導体２８における切り欠き部３４上に位置する部分２８ｂの基準グランド面は、多層プリント基板１０に切り欠き部３４が設けられているために筐体２２の底面２２ａとなる。

従って、誘電体厚たるマイクロストリップ線路１４における接続部１４ａおよび線路部１４ｂの基準グランド面たる内層１６までの距離Ｌ５よりも、基板１０の基板厚たる同軸コネクタ２６の中心導体２８における切り欠き部３４上に位置する部分２８ｂの基準グランド面たる筐体２２の底面２２ａまでの距離Ｌ６が長くなることにより、中心導体２８における切り欠き部３４上に位置する部分２８ｂに誘導性をもたせることができるものである。

そして、中心導体２８における切り欠き部３４上に位置する部分２８ｂの長さＬ７を希望周波数に対して最適な長さに設定することによって、中心導体２８における切り欠き部３４上に位置する部分２８ｂのもつ誘導性を設定し、設定された中心導体２８における切り欠き部３４上に位置する部分２８ｂのもつ誘導性でマイクロストリップ線路１４における接続部１４ａのもつ容量性を相殺するようにして、インピーダンスの整合をとるようにしている。

さらに、図４に示す多層プリント基板５０のように、マイクロストリップ線路１４における接続部１４ａの周辺にスタブ接続用のパターンを設けることにより、生産段階で多層プリント基板５０の基板の厚さ、誘電体の厚さ、誘電体の誘電率、マイクロストリップ線路１４におけるパターンなどが設計値から外れてしまい、多層プリント基板５０において電気的性能の劣化が生じたとしても、スタブを接続することによってマイクロストリップ線路１４における接続部１４ａの容量性を調整することで、多層プリント基板５０において電気的性能を改善するようにしてもよい。

以上において説明したように、本発明は、多層プリント基板１０上に形成されるマイクロストリップ線路１４における接続部１４ａの近傍の同軸コネクタ２６が差し込まれる筐体２２の外側面部２２ｂと対向する側面１０ａにおいて切り欠き部３４を設けることにより、同軸コネクタ２６の中心導体２８におけるマイクロストリップ線路１４と接続しない切り欠き部３４上に位置する部分２８ｂに誘導性をもたせ、誘導性をもたせた中心導体２８における切り欠き部３４上に位置する部分２８ｂによってマイクロストリップ線路１４における接続部１４ａの容量性を相殺するようにしたため、マイクロストリップ線路１４の近傍にチップインダクタンスなどの誘導性をもった部品を実装することなくインピーダンスの整合をとることができるものである。

従って、本発明によれば、誘導性をもった部品を実装する必要がないので、製品コストの上昇を抑制することができ、製品自体の小型化も可能となる。

また、本発明によれば、誘導性をもった部品を実装する必要がないので、生産工程において当該部品の性能のばらつきを補正するような工程がなくなり、生産工程数を増やすことなくインピーダンスの整合をとることができる。

なお、上記した実施の形態においては、マイクロストリップ線路１４における線路部１４ｂと同軸コネクタ２６における同軸線路３０との特性インピーダンスを共に５０Ωとした場合について説明したが、これに限られるものではないことは勿論であり、マイクロストリップ線路１４における線路部１４ｂと同軸コネクタ２６における同軸線路３０との特性インピーダンスが等しければ、任意のインピーダンスのものを用いてもよい。

本発明は、高周波回路が形成された多層プリント基板と同軸コネクタとの接続に利用することができる。

図１（ａ）は、筐体内に配設され、マイクロストリップ線路を形成された多層プリント基板の要部を示す概略構成斜視説明図であり、また、図１（ｂ）は、図１（ａ）に示す多層プリント基板に同軸コネクタが接続された際の要部を示す概略構成断面説明図である。 図２（ａ）は、従来のマイクロストリップ線路を形成された多層プリント基板の要部を示す概略構成斜視説明図であり、また、図２（ｂ）には、図２（ａ）に示す多層プリント基板に同軸コネクタが接続された際の要部を示す概略構成断面説明図である。 図３（ａ）は、本発明による多層プリント基板における同軸コネクタの接続構造において用いられる多層プリント基板の要部を示す概略構成斜視説明図であり、また、図３（ｂ）は、図３（ａ）に示す多層プリント基板に同軸コネクタが接続された際の要部を示す概略構成断面説明図であり、図３（ｃ）は、図３（ｂ）のＡ矢視図である。 図４は、本発明による多層プリント基板における同軸コネクタの接続構造の変形例を示した概略構成説明図である。

符号の説明

１０、５０、１００、２００ 多層プリント基板
１２ａ、１２ｂ、１２ｃ 誘電体
１４ マイクロストリップ線路
１６、１８ 内層
２０ グランド面
２２ 筐体
２４ 孔
２６ 同軸コネクタ
２８ 中心導体
３０ 同軸線路
３２ 部品
３４ 切り欠き部

Claims (3)

1. 筐体内に配置され、同軸コネクタの中心導体と接続するマイクロストリップ線路における接続部が容量性をもって形成される多層プリント基板における同軸コネクタの接続構造において、
   前記同軸コネクタが差し込まれる前記筐体の側面部に対向する前記多層プリント基板の側面部に、前記多層プリント基板の最上層から最下層まで連通する切り欠き部を設け、
   前記中心導体が前記切り欠き部上を通って前記接続部に接続される際に、前記中心導体における前記切り欠き部上に位置する部分の長さを、所望の周波数に対して最適な長さに設定して、前記中心導体における前記切り欠き部上に位置する部分に前記接続部の容量性を相殺する誘導性をもたせる
   ことを特徴とする多層プリント基板における同軸コネクタの接続構造。
2. 請求項１に記載の多層プリント基板における同軸コネクタの接続構造において、
   前記マイクロストリップ線路の接続部の周辺にスタブ接続用パターンを設ける
   ことを特徴とする多層プリント基板における同軸コネクタの接続構造。
3. 筐体内に配置され、同軸コネクタの中心導体と接続するマイクロストリップ線路における接続部が容量性をもって形成される多層プリント基板における同軸コネクタの接続方法において、
   前記同軸コネクタが差し込まれる前記筐体の側面部に対向する前記多層プリント基板の側面部に、前記多層プリント基板の最上層から最下層まで連通する切り欠き部を設け、
   前記中心導体が前記切り欠き部上を通って前記接続部に接続される際に、前記中心導体における前記切り欠き部上に位置する部分の長さを、所望の周波数に対して最適な長さに設定して、前記中心導体における前記切り欠き部上に位置する部分に所望の誘導性をもたせて、前記接続部の容量性を相殺する
   ことを特徴とする多層プリント基板における同軸コネクタの接続方法。

Images