TWI386115B - 電路板 - Google Patents
電路板 Download PDFInfo
- Publication number
- TWI386115B TWI386115B TW098100493A TW98100493A TWI386115B TW I386115 B TWI386115 B TW I386115B TW 098100493 A TW098100493 A TW 098100493A TW 98100493 A TW98100493 A TW 98100493A TW I386115 B TWI386115 B TW I386115B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal layer
- patterned metal
- circuit board
- patterned
- blocks
- Prior art date
Links
- 239000002184 metal Substances 0.000 claims description 156
- 239000003990 capacitor Substances 0.000 claims description 20
- 230000000737 periodic effect Effects 0.000 claims description 3
- 238000004088 simulation Methods 0.000 description 28
- 238000002955 isolation Methods 0.000 description 23
- 238000001914 filtration Methods 0.000 description 12
- 230000035515 penetration Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0236—Electromagnetic band-gap structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0046—Printed inductances with a conductive path having a bridge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
Description
本發明是有關於一種電路板,且特別是有關於一種能改善電磁雜訊干擾的電路板。
近年來科技的快速發展,使得市面上電子產品功能日趨複雜。然而,為了增進使用者在使用上之便利性,電子產品更是朝著輕、薄、短、小的概念發展。因此,電子產品中用以安裝電子元件的印刷電路板越做越小,同時各種電子元件之間更加密集地裝設於印刷電路板中,使得如何排除電路板上各電子元件受到彼此所產生的電磁雜訊干擾的問題就更顯重要。
一般多層印刷電路板內其電磁雜訊的主要來源為高速數位訊號或大功率之元件,例如時脈產生器或功率放大器等。這些雜訊以電磁波的形式,可透過電路板的介質傳至電路板上其餘元件。由於多層印刷電路板內的電源金屬平面與接地平面大致保持平整,因此這二個金屬層之間所夾區域便易形成一傳導電磁雜訊之平行板結構。
為了避免這些電磁雜訊影響其他的元件運作正常,常用的方法是利用去耦合電容元件串接於欲保護之IC或電源雜訊源附近,並將其兩端點分別串接在電源金屬平面與接地金屬平面。利用去耦合電容在以高頻運作時為低阻抗的特性,則高頻的電磁雜訊將被有效消除。
然而,由於電容元件的串聯電感效應,使得去耦合電容僅在電磁雜訊頻率500MHz以下的頻段內才有明顯的濾除效果,而在500MHz以上的頻段,將無法有效予以濾除。
本發明提供一種電路板,其能夠濾除較寬頻段的電磁雜訊。
本發明之一實施例提出一種電路板,其包括一第一圖案化金屬層及一第二圖案化金屬層。第一圖案化金屬層包括多個金屬區塊及多個螺旋結構。任兩相鄰的這些金屬區塊之間維持一間隙。每一螺旋結構電性連接於這些金屬區塊的相鄰兩者之間。第二圖案化金屬層配置於第一圖案化金屬層的一側,且第二圖案化金屬層包括多個跨接段。每一跨接段具有相對之一第一端與一第二端。每一螺旋結構具有一外端與一內端,外端連接至這些金屬區塊的相鄰兩者之一,內端電性連接至這些跨接段之一的第一端,且跨接段的第二端電性連接至這些金屬區塊的相鄰兩者之另一。
在本發明之一實施例中,第一圖案化金屬層為電源平面,且第二圖案化金屬層為接地平面或訊號平面。
在本發明之一實施例中,第一圖案化金屬層為接地平面,且第二圖案化金屬層為電源平面或訊號平面。
在本發明之一實施例中,這些金屬區塊排列成一二維陣列。二維陣列例如為一週期性二維陣列。這些金屬區塊的面積可彼此實質上相同。
在本發明之一實施例中,每一螺旋結構具有一幾何中心,且螺旋結構沿著單一的旋轉方向由內端繞著幾何中心旋轉地延伸至外端。內端位於螺旋結構的內側,且外端位於螺旋結構的外側。
在本發明之一實施例中,第二圖案化金屬層具有多個開口,而這些跨接段分別位於這些開口中且不與這些開口的邊緣接觸。
在本發明之一實施例中,電路板更包括一絕緣層,其配置於第一圖案化金屬層與第二圖案化金屬層之間。
在本發明之一實施例中,電路板更包括多個第一導電通孔及多個第二導電通孔。第一導電通孔貫穿絕緣層,且每一第一導電通孔連接於這些螺旋結構之一的內端與對應的跨接段之第一端之間。第二導電通孔貫穿絕緣層,且每一第二導電通孔連接於這些金屬區塊之一與對應的跨接段的第二端。
在本發明之一實施例中,電路板更包括至少一去耦合電容,其電性連接於第一圖案化金屬層與第二圖案化金屬層之間,其中第一圖案化金屬層與第二圖案化金屬層之一為電源平面,且第一圖案化金屬層與第二圖案化金屬層之另一為接地平面。
在本發明之一實施例中,電路板更包括一第三圖案化金屬層及一去耦合電容。第三圖案化金屬層配置於第一圖案化金屬層的一側。去耦合電容電性連接於第一圖案化金屬層與第三圖案化金屬層之間。第二圖案化金屬層為訊號平面,第一圖案化金屬層與第三圖案化金屬層之一為電源平面,且第一圖案化金屬層與第三圖案化金屬層之另一為接地平面。
在本發明之一實施例中,每一金屬區塊具有至少一缺口,以容置這些螺旋結構之一的一部分。
基於上述,在本發明之實施例之電路板中,是採用螺旋結構及跨接段來電性連接相鄰兩金屬區塊,這些螺旋結構會使兩金屬區塊之間的等效電感值較高,進而使電路板在保持對高頻電磁雜訊的有效濾除特性之下,兼具有效濾除低頻雜訊的特性。換言之,本發明之實施例之電路板能夠濾除較寬頻段的電磁雜訊。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1為本發明之第一實施例之電路板的結構示意圖,圖2為圖1中之圖案化金屬層110的俯視圖,而圖3為圖2中之螺旋結構的局部放大圖。請參考圖1、圖2及圖3,本實施例之電路板100包括一圖案化金屬層110及一圖案化金屬層120。圖案化金屬層110例如為一電源平面P,而圖案化金屬層120例如為一接地平面G。然而,在其他實施例中,圖案化金屬層110亦可以是接地平面G,而圖案化金屬層120亦可以是電源平面P。圖案化金屬層110具有多個金屬區塊112及多個螺旋結構114。任兩相鄰的這些金屬區塊112之間維持一間隙H。在本實施例中,這些金屬區塊112排成一二維陣列。具體而言,這些金屬區塊112可排列成一週期性二維陣列。此外,這些金屬區塊112的面積可彼此實質上相同。每一螺旋結構114電性連接於這些金屬區塊112的相鄰兩者之間。在本實施例中,每一金屬區塊112具有多個缺口112a,每一缺口112a用以容置這些螺旋結構114之一的一部分。
每一螺旋結構114具有一外端114a與一內端114b。在本實施例中,每一螺旋結構114具有一幾何中心C,且螺旋結構114沿著單一的旋轉方向(例如為圖3所示之逆時針方向)由內端114b繞著幾何中心C旋轉地延伸至外端114a,其中內端114b位於螺旋結構114的內側,且外端114a位於螺旋結構114的外側。在其他未繪示之實施例中,螺旋結構114亦可以沿著順時針方向由內端114b繞著幾何中心C旋轉地延伸至外端114a。換言之,螺旋結構114可在電源平面P上形成多個線圈結構,藉由線圈與線圈之間的互感效應,將可在電源平面P上的一較小面積中形成一個較大的電感。此外,圖案化金屬層120配置於圖案化金屬層110的一側。
圖4為圖1中之圖案化金屬層120的俯視圖,圖5繪示圖1之電路板的螺旋結構及跨接段的結構,圖6為圖1之電路板100沿著I-I線的剖面示意圖。請參考圖4、圖5及圖6,在本實施例中,電路板100包括一絕緣層130a,其配置於圖案化金屬層110與圖案化金屬層120之間。圖案化金屬層120包括多個跨接段122,每一跨接段122具有相對之一第一端E1與一第二端E2。在本實施例中,圖案化金屬層120更具有多個開口124,這些跨接段122分別位於這些開口124中且不與這些開口124的邊緣接觸。每一螺旋結構114的外端114a連接至這些金屬區塊112的相鄰兩者之一,內端114b電性連接至這些跨接段122之一的第一端E1,且跨接段122的第二端E2電性連接至這些金屬區塊112的相鄰兩者之另一。在本實施例中,電路板100更包括多個第一導電通孔132及多個第二導電通孔134。第一導電通孔132貫穿絕緣層130,且每一第一導電通孔132連接於這些螺旋結構114之一的內端114b與對應的跨接段122之第一端E1之間。第二導電通孔134貫穿絕緣層130,且每一第二導電通孔134連接於這些金屬區塊112之一與對應的跨接段的第二端E2。
在本實施例中,電路板100更包括一圖案化金屬層150及一圖案化金屬層160。圖案化金屬層150及圖案化金屬層160例如為訊號平面,且依序配置於圖案化金屬層110相對於圖案化金屬層120之另一側(如圖1所繪示)。圖案化金屬層110與圖案化金屬層150之間配置有一絕緣層130b,而圖案化金屬層150與圖案化金屬層160之間配置有一絕緣層130c。此外,為了使濾除電磁雜訊的頻寬更廣,電路板100可搭配至少一去耦合電容140一起使用,其中去耦合電容140電性連接於圖案化金屬層110與圖案化金屬層120之間。在其他未繪示之實施例中,電路板100可更包括例如多個去耦合電容140,其電性連接於圖案化金屬層110與圖案化金屬層120之間。
本實施例之電路板100中是採用螺旋結構114及跨接段122來電性連接相鄰兩金屬區塊112,這些螺旋結構114會使兩金屬區塊112之間的等效電感值較高,進而使電路板100在保持對高頻電磁雜訊的有效濾除特性之下,兼具有效濾除低頻雜訊的特性。換言之,本實施例之電路板100能夠濾除較寬頻段的電磁雜訊,以下將以多個模擬實例來驗證此點。值得注意的是,下列模擬實例所採用的參數及所產生的數據僅是用以舉例說明,而並非用以限制本發明。在本發明之其他模擬實例中,當可採用其他的參數來產生其他的數據,而其仍應屬本發明之保護範圍。
此處以一第一模擬實例舉例如下。圖7為模擬實例之電路板加上二埠之俯視圖。請參考圖7,一90mm*60mm之電路板100a之圖案化金屬層110區分為6塊28mm*28mm之金屬區塊112。將電路板100a之每一相鄰區塊之間均以螺旋結構114、跨接段122、第一導電通孔132及第二導電通孔134相連接。使用之介質層厚度為0.8mm,其介電常數為4.4,且介質層上有二埠分別為T1及T2。二埠之間電磁雜訊隔離的效果可以其電磁穿透係數(S21
)來表示,穿透係數越低,表示二埠間電磁雜訊傳播效果越低,代表其間電磁雜訊隔離效果越好。
圖8為圖7之電路板100a的電磁穿透係數之模擬結果圖。請參考圖8,如以電磁穿透係數-40db為基準,由此一模擬結果顯示,電路板100a之隔絕帶(stop-band)的頻帶範圍在0.45GHz~2.39GHz之間。值得注意的是,此處之隔絕帶是指能夠濾除電磁雜訊之頻率範圍。隔絕帶之頻帶下緣下降至500MHz以下的好處是其可搭配至少一去耦合電容140,使得頻帶在500MHz以下的低頻雜訊亦可同時給予濾除,進而使本實施例之電路板100a的隔絕帶之頻寬範圍更寬,且能從低頻至高頻連續地保持對電磁干擾的隔絕性。
此處以一第二模擬實例舉例如下,其用以作為本發明之實施例的對照組。第二模擬實例之電路板結構與圖7之電路板100a相較之下,兩者主要的差異在於第二模擬實例之電路板之每兩相鄰金屬區塊之間改以一小段呈直線形之金屬頸線相連接。其餘之結構與圖7之結構實質上相同。圖9為具有呈直線形之金屬頸線的電路板及具有金屬頸線且提高介質層之介電係數的電路板之電磁穿透係數的模擬結果圖。請參考圖9,同樣以電磁穿透係數-40db為基準,由第二模擬實例之模擬結果顯示,本電路板之隔絕帶的頻帶範圍在1.17GHz~2.39GHz,其隔絕帶的頻帶下緣為1.17GHz(高於本發明之實施例的0.45GHz),同時其隔絕帶之頻帶上緣與本發明之實施例接近,如此會導致頻帶介於500MHz~1.17GHz之間的電磁雜訊將無法有效予以濾除。
此處以一第三模擬實例舉例如下,其亦為本發明之實施例的對照組。第三模擬實例之電路板結構與圖7之電路板100a相較之下,兩者主要的差異在於第三模擬實例之電路板結構除了把螺旋結構114改成小段呈直線形的金屬頸線之外,更把電路板100a之介質層的介電係數由4.4更換成介電係數為18之材料。其餘之結構與圖7之結構實質上相同。請參考圖9,同樣以電磁穿透係數-40db為基準,由第三模擬實例之模擬結果顯示,本電路板之隔絕帶的頻帶範圍在0.51GHz~1.17GHz之間。其隔絕帶之頻帶下緣雖然可以下降至500MHz左右,但是其隔絕帶之頻帶上緣亦同步下降至1.17GHz左右,使得本電路板其隔絕帶之頻帶範圍變得更窄,且無法濾除高頻的電磁雜訊。
此處再以一第四模擬實例舉例如下,其亦為一對照組。圖10為圖7之電路板加上二個去耦合電容的俯視圖,請參考圖10,第四模擬實例之電路板100b是在第一模擬實例之電路板100a的二個埠T1及T2旁邊約5mm處再各放置一個去耦合電容140。適當地調整這些去耦合電容140的電容值之後,本電路板之電磁穿透係數結果將如圖11所示。圖11為圖10之電磁穿透係數之模擬結果圖。請參考圖11,同樣以-40db為基準,由模擬結果顯示出本電路板100b之隔絕帶的頻帶範圍為0.12GHz~2.47GHz。不但保持了電路板之電磁雜訊在高頻頻帶範圍給予濾除的特性,同時還能進一步濾除較低頻的電磁雜訊。
在本實施例之電路板100中,藉由上述之四個模擬實例可以發現,以螺旋結構114連接於各金屬區塊112之間所得到之隔絕帶的頻帶範圍為0.45GHz~2.39GHz。相較之下,小段金屬頸線連接所得到之隔絕帶的頻帶範圍僅為1.17GHz~2.39GHz。明顯地,以螺旋結構114所得到之隔絕帶範圍可涵蓋以小段金屬頸線所得到的全部隔絕帶頻帶範圍,且可濾除較低頻帶之電磁雜訊。此外,在原本小段金屬頸線連接的結構之外,再提高電路板之介電係數,其所得到的隔絕帶之頻帶範圍為0.51GHz~1.17GHz。雖然隔絕帶之頻帶下緣降至500MHz左右,但是其頻帶上緣亦同步降低。得到之隔絕帶的頻帶範圍反而變得更窄。所以,以螺旋結構114連接之金屬區塊所得到的隔絕帶之頻帶範圍明顯優於第二至第三模擬實例的其他電路板結構,換言之,本實施例之電路板100a能夠同時濾除隔絕帶在高頻段及低頻段之電磁雜訊。
最後,在具有螺旋結構114之電路板100a上之兩個埠T1及T2旁再各加一去耦合電容140,其隔絕帶之頻帶下緣下降至0.12GHz,同時其隔絕帶之頻帶上緣並未跟著降低。換言之,具有螺旋結構之電路板100a再搭配多個去耦合電容140,將可濾除更寬頻帶的電磁雜訊。
圖12為本發明之第二實施例之電路板的結構示意圖,圖13為圖15之電路板沿著I-I線剖面示意圖。請參照圖12及圖13,本實施例之電路板100’與上述電路板100(如圖1及圖6所繪示)兩者之結構類似,其差異主要在於具有跨接段122的圖案化金屬層120’例如為一訊號平面S’,而金屬層150’例如為一接地平面G’,其中金屬層150’為一連續且完整的平面金屬層,因此可以維持更佳的等電位性。
圖14為本發明之第三實施例之電路板的結構示意圖,圖15為圖14之電路板沿著I-I線剖面示意圖。請參照圖14及圖15,本實施例之電路板100’’與上述電路板100(如圖1及圖6所繪示)兩者之結構類似,其差異主要在於本實施例具金屬區域100的圖案化金屬層110’’為一接地平面G’’,而具跨接段122的圖案化金屬層120’’為訊號平面S’’,而介於圖案化金屬層110’’及圖案化金屬層120’’之間的圖案化金屬層150’’例如為一電源平面P’’。
綜上所述,本發明之實施例之電路板採用了多個螺旋結構、多個跨接段、多個第一導電通孔及多個第二導電通孔之相連接。藉由螺旋結構在小面積內可達成大電感值之特性,使電路板在保持對高頻電磁雜訊的有效濾除特性之下,兼具有效濾除低頻雜訊的特性。換言之,本發明之實施例之電路板能夠濾除較寬頻段的電磁雜訊。此外,本發明之實施例之電路板上再搭配多個用以濾除低頻電磁雜訊之去耦合電容,將可擴大濾除更低頻帶之電磁雜訊。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、100a、100b、100’、100’’...電路板
110、110’’、120、120’、120’’、150、150’、150’’、160...圖案化金屬層
112...金屬區塊
112a...缺口
114...螺旋結構
114a...外端
114b...內端
122...跨接段
124...開口
130a、130b、130c...絕緣層
132...第一導電通孔
134...第二導電通孔
140...去耦合電容
C...幾何中心
E1...第一端
E2...第二端
G、G’、G’’...接地平面
H...間隙
P、P’’...電源平面
S、S’、S’’...訊號平面
T1、T2...埠
圖1為本發明之第一實施例之電路板的結構示意圖。
圖2為圖1之圖案化金屬層110的俯視圖。
圖3為圖2中之螺旋結構的局部放大圖。
圖4為圖1中之圖案化金屬層120的俯視圖。
圖5繪示圖1之電路板的螺旋結構及跨接段的結構。
圖6為圖1之電路板沿著I-I線的剖面示意圖。
圖7為模擬實例之電路板加上二埠之俯視圖。
圖8為圖7之電磁穿透係數之模擬結果圖。
圖9為具有呈直線形之金屬頸線的電路板及具有金屬頸線且提高金屬層之介電係數的電路板之電磁穿透係數的模擬結果圖。
圖10為圖7之電路板加上二個去耦合電容的俯視圖。
圖11為圖10之電磁穿透係數之模擬結果圖。
圖12為本發明之第二實施例之電路板的結構示意圖。
圖13為圖12之電路板沿著I-I線剖面示意圖。
圖14為本發明之第三實施例之電路板的結構示意圖。
圖15為圖14之電路板沿著I-I線剖面示意圖。
100...電路板
110、120、150、160...圖案化金屬層
112...金屬區塊
140...去耦合電容
G...接地平面
H...間隙
P...電源平面
S...訊號平面
Claims (13)
- 一種電路板,包括:一第一圖案化金屬層,包括:多個金屬區塊,其中任兩相鄰的該些金屬區塊之間維持一間隙;以及多個螺旋結構,每一螺旋結構電性連接於該些金屬區塊的相鄰兩者之間,其中該些螺旋結構與該些金屬區塊共平面;以及一第二圖案化金屬層,配置於該第一圖案化金屬層的一側,該第二圖案化金屬層包括多個跨接段,每一跨接段具有相對之一第一端與一第二端,其中每一該螺旋結構具有一外端與一內端,該外端連接至該些金屬區塊的相鄰兩者之一,該內端電性連接至該些跨接段之一的該第一端,且該跨接段的該第二端電性連接至該些金屬區塊的該相鄰兩者之另一,其中各該跨接段與各該螺旋結構不共平面。
- 如申請專利範圍第1項所述之電路板,其中該第一圖案化金屬層為電源平面,且該第二圖案化金屬層為接地平面或訊號平面。
- 如申請專利範圍第1項所述之電路板,其中該第一圖案化金屬層為接地平面,且該第二圖案化金屬層為電源平面或訊號平面。
- 如申請專利範圍第1項所述之電路板,其中該些金屬區塊排列成一二維陣列。
- 如申請專利範圍第4項所述之電路板,其中該二 維陣列為一週期性二維陣列。
- 如申請專利範圍第4項所述之電路板,其中該些金屬區塊的面積彼此實質上相同。
- 如申請專利範圍第1項所述之電路板,其中每一該螺旋結構具有一幾何中心,且該螺旋結構沿著單一的旋轉方向由該內端繞著該幾何中心旋轉地延伸至該外端,該內端位於該螺旋結構的內側,且該外端位於該螺旋結構的外側。
- 如申請專利範圍第1項所述之電路板,其中該第二圖案化金屬層具有多個開口,該些跨接段分別位於該些開口中且不與該些開口的邊緣接觸。
- 如申請專利範圍第1項所述之電路板,更包括一絕緣層,配置於該第一圖案化金屬層與該第二圖案化金屬層之間。
- 如申請專利範圍第9項所述之電路板,更包括:多個第一導電通孔,貫穿該絕緣層,其中每一第一導電通孔連接於該些螺旋結構之一的該內端與對應的該跨接段之該第一端之間,各該第一導電通孔的長度等於該第一圖案化金屬層與該第二圖案化金屬層之間的距離;以及多個第二導電通孔,貫穿該絕緣層,其中每一第二導電通孔連接於該些金屬區塊之一與對應的該跨接段的該第二端,各該第二導電通孔的長度等於該第一圖案化金屬層與該第二圖案化金屬層之間的距離。
- 如申請專利範圍第1項所述之電路板,更包括至 少一去耦合電容,電性連接於該第一圖案化金屬層與該第二圖案化金屬層之間,其中該第一圖案化金屬層與該第二圖案化金屬層之一為電源平面,且該第一圖案化金屬層與該第二圖案化金屬層之另一為接地平面。
- 如申請專利範圍第1項所述之電路板,更包括:一第三圖案化金屬層,配置於該第一圖案化金屬層的一側;以及一去耦合電容,電性連接於該第一圖案化金屬層與該第三圖案化金屬層之間,其中該第二圖案化金屬層為訊號平面,該第一圖案化金屬層與該第三圖案化金屬層之一為電源平面,且該第一圖案化金屬層與該第三圖案化金屬層之另一為接地平面。
- 如申請專利範圍第1項所述之電路板,其中每一該金屬區塊具有至少一缺口,以容置該些螺旋結構之一的一部分。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098100493A TWI386115B (zh) | 2009-01-08 | 2009-01-08 | 電路板 |
US12/422,292 US8035993B2 (en) | 2009-01-08 | 2009-04-13 | Circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098100493A TWI386115B (zh) | 2009-01-08 | 2009-01-08 | 電路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201028055A TW201028055A (en) | 2010-07-16 |
TWI386115B true TWI386115B (zh) | 2013-02-11 |
Family
ID=42311572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098100493A TWI386115B (zh) | 2009-01-08 | 2009-01-08 | 電路板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8035993B2 (zh) |
TW (1) | TWI386115B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI425881B (zh) * | 2009-04-29 | 2014-02-01 | Compal Electronics Inc | 電子裝置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI233775B (en) * | 2004-01-29 | 2005-06-01 | Univ Nat Sun Yat Sen | Power layer system for multi-level structure |
TW200829093A (en) * | 2006-12-27 | 2008-07-01 | Inventec Corp | Electromagnetic band gap structure and a multi-layer printed circuit board having the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6822526B2 (en) * | 2002-12-30 | 2004-11-23 | Intel Corporation | Voltage plane with high impedance link |
US7148425B2 (en) * | 2004-01-29 | 2006-12-12 | National Sun Yat-Sen University | Power plane system of high-speed digital circuit for suppressing ground bounce noise |
US20050205292A1 (en) * | 2004-03-18 | 2005-09-22 | Etenna Corporation. | Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures |
TWI373302B (en) | 2006-03-31 | 2012-09-21 | Hon Hai Prec Ind Co Ltd | Ground layer of printed circuit board |
TWI303545B (en) | 2006-09-08 | 2008-11-21 | Inventec Corp | Dc power plane structure |
US20080158840A1 (en) * | 2006-12-27 | 2008-07-03 | Inventec Corporation | DC power plane structure |
-
2009
- 2009-01-08 TW TW098100493A patent/TWI386115B/zh not_active IP Right Cessation
- 2009-04-13 US US12/422,292 patent/US8035993B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI233775B (en) * | 2004-01-29 | 2005-06-01 | Univ Nat Sun Yat Sen | Power layer system for multi-level structure |
TW200829093A (en) * | 2006-12-27 | 2008-07-01 | Inventec Corp | Electromagnetic band gap structure and a multi-layer printed circuit board having the same |
Also Published As
Publication number | Publication date |
---|---|
US20100172111A1 (en) | 2010-07-08 |
TW201028055A (en) | 2010-07-16 |
US8035993B2 (en) | 2011-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8354975B2 (en) | Electromagnetic band gap element, and antenna and filter using the same | |
EP1354502B1 (en) | High frequency printed circuit board via | |
JP6252699B2 (ja) | 伝送線路およびフラットケーブル | |
JP5725013B2 (ja) | 構造体、配線基板および配線基板の製造方法 | |
JP2008167403A (ja) | 積層型バラン及び混成集積回路モジュール並びに積層基板 | |
US9748625B2 (en) | High-frequency transmission line and electronic device | |
WO2002091515A1 (en) | Transmission line type components | |
JP2013232613A (ja) | 配線基板及び電子機器 | |
KR101038236B1 (ko) | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 | |
KR101021548B1 (ko) | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 | |
US20100214039A1 (en) | Filter | |
US8242377B2 (en) | Printed circuit board having electromagnetic bandgap structure | |
TWI386115B (zh) | 電路板 | |
JP2015111784A (ja) | 積層帯域除去フィルタ | |
US7782157B2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
US8400236B2 (en) | Electronic component | |
JPWO2008010445A1 (ja) | 多層プリント回路基板 | |
US9526165B2 (en) | Multilayer circuit substrate | |
JPH088499A (ja) | 分布定数回路のプリント回路基板構造 | |
JP2009224566A (ja) | 回路、半導体回路 | |
JPH1197962A (ja) | 高周波部品 | |
JP6452332B2 (ja) | プリント回路板 | |
JP2010108691A (ja) | 多層プリント基板における同軸コネクタの接続構造および接続方法 | |
JP2007116554A (ja) | ノイズフィルタアレイ | |
JP5665523B2 (ja) | 高周波吸収回路、多段高周波吸収回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |