JPWO2008010445A1

JPWO2008010445A1 - 多層プリント回路基板

Info

Publication number: JPWO2008010445A1
Application number: JP2008525840A
Authority: JP
Inventors: 雅治今里; 大野　隆夫; 隆夫大野
Original assignee: NEC Corp; Elpida Memory Inc
Current assignee: NEC Corp; Micron Memory Japan Ltd
Priority date: 2006-07-19
Filing date: 2007-07-11
Publication date: 2009-12-17
Also published as: WO2008010445A1; US20100061072A1

Abstract

多層プリント回路基板の基板端部からの磁界漏洩を抑制するために設けた基板端部のグラウンドビアはその設置面積の必要性により高い集積度のデジタル回路実装ができないという問題がある。また基板端部の半田メッキを用いる場合には、製造工程が追加され、日数、原価の増加を招くという問題がある。複数のグラウンド層と少なくとも一つの信号層を持つ多層プリント回路基板において、信号パターンが基板端部に配線された信号層が、上下に隣接するグラウンド層に挟まれ、且つ上下のグラウンド層間が基板端部で凹状導体にて接続される。且つ凹状導体間隔が、動作周波数の高調波周波数のλ／８以下の寸法とする。

Description

本発明は、電子装置が搭載される多層プリント回路基板に関し、特にその回路基板からのノイズや電磁波の放射量を低減できる多層プリント回路基板に関する。

電子装置が搭載された機器においては、機器小型化のために従来から多層プリント回路基板が用いられている。さらに近年の電子装置搭載機器は、高密度化、高機能化に伴い多層プリント回路基板の配線密度が高くなっている。そのために、基板全面を最大限に利用した配線設計が行われている。さらに電子装置搭載機器の高速化、高機能化のためにデジタル回路が採用されている。

デジタル回路においては、その高周波信号成分によるノイズがプリント回路基板から放射される。デジタル回路から放射されるノイズは、他の装置へ影響を与えないようにその放射量が規定されている。この規定値を満足させるためにノイズ放射低減手段として、下記非特許文献１が知られている。非特許文献１では、プリント回路基板からのノイズ放射低減手段として２０Ｈ規則と呼ばれる手段が記載されている。２０Ｈ規則は、多層プリント回路基板の電源プレーンのパターン大きさを、電源プレーンとグラウンドプレーン間誘電体厚さＨの２０倍の寸法分、グラウンドプレーン大きさより小さく設計する手法である。つまりグラウンドプレーンを大きくすることで、多層プリント回路基板端部からの磁界漏洩を抑制している。

この２０Ｈ規則を守る為には、基板端部には配線できないエリアを設ける必要がある。配線密度が高い多層プリント回路基板においては、必要なデジタル回路を基板大きさ内に納めることが出来ない恐れがある。例えばノートＰＣ等のパーソナルコンピュータに実装するメモリモジュール用多層プリント回路基板の層間誘電体厚みを０．１ｍｍとする。この場合２０Ｈ規則を守るためには、メモリモジュール用多層プリント回路基板は、基板端部から２ｍｍ幅で配線できないエリアが生じる。メモリモジュール用プリント回路基板は外形寸法が標準化されており、規定の大きさである。そのため２０Ｈ規則により必要な回路が実装できない可能性がある。

また上記した２０Ｈ規則を適用せず多層プリント回路基板の端部からの磁界漏洩を抑制する第２の従来技術として、基板端部をシールドする方法がある。例えば信号層は２層のグラウンド層に挟まれた構造であり、グラウンド層、信号層、グラウンド層からなる多層プリント回路基板を考える。この基板において基板端部で２層のグラウンド層間をグラウンドビアや半田メッキにより接続することで信号層からの磁界漏洩を抑制できる。

これらの第２の従来技術を図３〜５を参照して説明する。図３には、基板端部において２層のグラウンド層間をグラウンドビアにより接続した多層プリント回路基板構造図を示す。図４に図３のラインＡ−Ａ’断面図を示す。図５には、基板端部において２層のグラウンド層間を半田メッキにより接続した多層プリント回路基板構造図を示す。

図３、図４に示す多層プリント回路基板は、第１層グラウンド層３１、第２層信号層３２、第３層グラウンド層３３から構成される。多層プリント回路基板の信号層３２の端部に信号パターン３４が配線されている。信号パターン３４より、さらに基板端部側に複数本のグランドビア３５が設置されている。複数本のグランドビア３５により上下の第１層グラウンド層３１と、第３層グラウンド層３３を接続する。信号パターン３４を第１層グラウンド層３１と、第３層グラウンド層３３により上下間を挟み、さらに側面にはグラウンドビア３５を配置する。信号パターン３４の周囲をグラウンド電位でシールドすることで信号層からの磁界漏洩を抑制している。

同様に図５に示す多層プリント回路基板は、第１層グラウンド層５１、第２層信号層５２、第３層グラウンド層５３から構成される。多層プリント回路基板の信号層５２の端部に信号パターン５４が配線されている。信号パターン５４に近接した基板端部の半田メッキ５５により上下の第１層グラウンド層３１と、第３層グラウンド層３３を接続する。信号パターン５４を第１層グラウンド層５１と、第３層グラウンド層５３により上下間を挟み、さらに側面に半田メッキ５５を配置する。信号パターン５４の周囲をグラウンド電位でシールドすることで信号層からの磁界漏洩を抑制している。

上記した技術に関連した先行文献として下記特許文献が報告されている。特許文献１（特開平１１−３３０２９８公報：信号端子付パッケージおよびそれを用いた電子装置）には、信号端子と接地端子との浮遊容量を小さくする技術が開示されている。基板側面に設けた信号端子と接地端子の間に凹部または孔を設け、浮遊容量を小さくすることで、高周波特性の劣化を防止している。

また、特許文献２（特開２００４−１２８３０９公報：モジュール部品）には、入出力信号数が増加してもモジュール部品の小型化が確保できる技術が開示されている。実装部品の直下に形成した回路基板からなるモジュール部品において、回路基板の表面に形成した接続電極を囲むようにグランドパターンを形成することで、小型化かつ優れた高周波特性かつ小型化を確保している。

また、特許文献３（特開２００２−２９９７８１公報：回路基板）には、回路基板とマザーボードとの接合強度を低下させることなく、回路基板の回路機能素子特性を正確に測定することができる技術が開示されている。複数の回路基板が整列した大型回路基板のグラウンド端面電極及び接合補助端子電極を配置し、裏面に独立した信号電極を配置することで内部回路素子の特性を正確に測定できる回路基板が提案されている。

また、特許文献４（特許第３６３８４７９号公報：高周波用配線基板およびその接続構造）には、ビアホール導体と誘電体基板端面との間の共振を抑制し、３０ＧＨｚ以上の周波数で伝送損失を低減した高周波用基板および接続構造を提供する技術が開示されている。信号導体線の両側に一対の接続用グランド導体を形成し、その距離を０．２５λg以下とすることで高周波特性の優れた基板および構造が提案されている。

また、特許文献５（特開平８−２６４９１５公報：配線基板）には、同一基板で面実装用と差し部品実装用との両方に使用することができる配線基板を提供する技術が開示されている。基板端面に凹部及び凹状導電部と基板表裏面にランド部を備え、面実装と差し実装の両方に使用できる配線基板が提案されている。

また、特許文献６（特開平５−１６０５２６公報：プリント配線板）には、シールドケースと配線パターンとの絶縁性が高いプリント配線板を提供する技術が開示されている。メッキ処理用メッキリードの基板周縁部を切り欠いて略半円形状のカット部を形成することで絶縁性の高いプリント配線板が提案されている。

また、特許文献７（特公平７−３６４６４公報：端面めっき付きプリント配線板およびその製造方法）には、めっき層の端が不揃いにならず、めっき層の端が剥離するおそれもない端面めっき付きプリント配線板を提供する技術が開示されている。プリント基板の外形より大きいワークボードに基板部の外周に沿った複数のスリットを形成し、スリットにめっき層を形成し、スリット間を外周に沿って切断した端面めっき付きプリント配線板が提案されている。
しかしこれらの特許文献に記載された技術は、小型化、高周波特性の改善のための技術であり、基板端部からの磁界漏洩を意図的に抑制するものではない。

また、特許文献８（特開平８−１６２８５３公報：スロットライン型シングルバランスミキサ）には、回路のシールド性及び外部のシールド性を担保しつつ、ミキサの変換損の周波数特性を良好にする技術が開示されている。四層プリント基板にミキサ回路を形成するとともに、内層のほぼ全面に形成されたＧＮＤパターンと別の内層に形成されたＧＮＤパターンのＧＮＤ変換用スルーホールからの外側の長さlを、ｌ＜ λ／８としたミキサが提案されている。しかし基板端部のサイドメッキのために、多層プリント回路基板形成後サイドメッキ工程が必要となり、製造日程、製造原価増加を招くという新しい問題がある。

さらに磁界漏洩に関する特許文献として下記文献がある。特許文献９（特開平７−２６３８７１公報：プリント配線板）にはスルーホールが基板周辺に沿って密に配置され、このスルーホールにより表裏両面の導体層が接続されている。同様な技術は他の特許文献１０，１１，１２（特開２００１−０６８８０１、特開２００５−３０２７９９、実開昭６４−３９９）にも記載されている。これらの構造は従来例として図３，４に示している。さらに図５に示す基板終端部にめっきした構造が特許文献にも示されている。

特開平１１−３３０２９８号公報特開２００４−１２８３０９号公報特開２００２−２９９７８１号公報特許第３６３８４７９号公報特開平８−２６４９１５号公報特開平５−１６０５２６号公報特公平７−３６４６４号公報特開平８−１６２８５３号公報特開平７−２６３８７１号公報特開２００１−０６８８０１号公報特開２００５−３０２７９９号公報実開昭６４−３９９号公報プリント回路のＥＭＣ設計 Mark I. Montrose 著出口博一・田上雅照共訳発行オーム社（２９頁第２．２項）

上記したように回路基板からの磁界漏洩を抑制する技術として２０Ｈ規則がある。しかしこの２０Ｈ規則によれば、基板端部には配線できないエリアを設ける必要があり、基板全体の有効活用ができない。そのために必要なデジタル回路を基板内に納めることが出来ないという問題がある。さらに第２の技術として、図３及び図４に示すような信号配線をグラウンド電位でシールドする方法がある。しかし第２の技術の多層プリント回路基板においても、必要なデジタル回路を基板内に納めることが出来ないという問題がある。

第２の技術では、信号パターンとグラウンドビアとのクリアランス、グラウンドビアと基板端部とのクリアランスが必要になる。そのために信号パターンと基板端部とのスペースが大きくなる。さらに図５に示す多層プリント回路基板においては、グラウンド層、信号層，グラウンド層の多層プリント回路基板形成後に、基板端部を半田メッキする工程が追加となり製造日程、製造原価増加を招くという新しい問題が生じる。

本発明の目的は、これらの問題に鑑み、回路基板からの磁界漏洩を抑制することができる多層プリント回路基板を提供することにある。

本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。

本発明の多層プリント回路基板は、複数のグラウンド層と少なくとも一つの信号層を備え、信号パターンが基板端部に配線された信号層は、上下に隣接するグラウンド層に挟まれ、且つ上下のグラウンド層間が基板端部において、凹状導体にて接続されたことを特徴とする。

本発明の多層プリント回路基板においては、前記凹状導体が複数設けられたことを特徴とする。

本発明の多層プリント回路基板においては、前記凹状導体の間隔は、動作周波数の高調波周波数のλ／８以下の寸法であることを特徴とする。

本発明の多層プリント回路基板は、複数のグラウンド層と少なくとも一つの電源層を備え、電源パターンが基板端部に配線された電源層は、上下に隣接するグラウンド層に挟まれ、且つ上下のグラウンド層間が基板端部において、凹状導体にて接続されたことを特徴とする。

本発明の多層プリント回路基板が複数枚配置されたワークボードは、各多層プリント回路基板は複数のグラウンド層と少なくとも一つの信号層を持ち、信号パターンが基板端部に配線された信号層は、上下に隣接するグラウンド層に挟まれ、上下のグラウンド層間が基板端部において複数のスルーホールメッキされた切断孔により接続されたことを特徴とする。

本発明の多層プリント回路基板は、前記したワークボードの切断孔間を切断し、各多層プリント回路基板を分離したことを特徴とする。

本発明の多層プリント回路基板の前記切断孔間の間隔は、動作周波数の高調波周波数のλ／８以下の寸法であることを特徴とする。

本発明の多層プリント回路基板が複数枚配置されたワークボードは、各多層プリント回路基板は複数のグラウンド層と少なくとも一つの電源層を持ち、電源パターンが基板端部に配線された電源層は、上下に隣接するグラウンド層に挟まれ、上下のグラウンド層間が基板端部において複数のスルーホールメッキされた切断孔により接続されたことを特徴とする。

本発明の多層プリント回路基板は、複数のグラウンド層と少なくとも一つの信号層を備えている。信号層はその上下層のグラウンド層に挟まれ、且つ上下層のグラウンド層間は、基板端部において複数の凹状導体にて接続されている。この複数の凹状導体の間隔は高調波周波数のλ／８以下とする。信号層はその上下層のグラウンド層と基板端部の凹状導体によりシールドされることで磁界漏洩が抑制される効果がある。また凹状導体の間隔をλ／８以下とすることで、動作周波数の整数倍の高調波周波数成分の磁界漏洩も抑制することができる。このように、基板端部からの磁界漏洩が起こらず、当該多層プリント回路基板が搭載された電子装置搭載機器として、放射ノイズ規格満足を実現できる。

さらに基板端部に凹状導体を設けることで端部と配線パターンとのスペースを小さくできることから、多層プリント回路基板の小型化が可能になる。また凹状導体を基板のスルーホール工程と同時に形成することで製造原価は増加しない。本発明により、動作周波数の高調波周波数成分の磁界漏洩を抑制することができ、小型で安価な多層プリント回路基板が得られる。

実施の形態１に係わる多層プリント回路基板の透視斜図である。実施の形態１に係わる多層プリント回路基板の各層平面図である。従来技術の多層プリント回路基板の構造図である。従来技術の多層プリント回路基板の断面図である。従来技術の多層プリント回路基板の断面図である。本実施の形態２に係わるワークボードの平面図である。本実施の形態３に係わるワークボードの平面図である。実施の形態１に係わる多層プリント回路基板のＬ＝３ｍｍ時の最大磁界強度差分特性図である。実施の形態１に係わる多層プリント回路基板のＬ＝７ｍｍ時最大磁界強度差分特性図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝３ｍｍの凹部導体あり（Ｂ）の１ＧＨｚ磁界強度分布図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝３ｍｍの凹部導体あり（Ｂ）の２ＧＨｚ磁界強度分布図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝３ｍｍの凹部導体あり（Ｂ）の３ＧＨｚ磁界強度分布図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝３ｍｍの凹部導体あり（Ｂ）の４ＧＨｚ磁界強度分布図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝３ｍｍの凹部導体あり（Ｂ）の５ＧＨｚ磁界強度分布図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝３ｍｍの凹部導体あり（Ｂ）の６ＧＨｚ磁界強度分布図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝３ｍｍの凹部導体あり（Ｂ）の７ＧＨｚ磁界強度分布図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝３ｍｍの凹部導体あり（Ｂ）の８ＧＨｚ磁界強度分布図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝３ｍｍの凹部導体あり（Ｂ）の９ＧＨｚ磁界強度分布図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝３ｍｍの凹部導体あり（Ｂ）の１０ＧＨｚ磁界強度分布図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝７ｍｍの凹部導体あり（Ｂ）の１ＧＨｚ磁界強度分布図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝７ｍｍの凹部導体あり（Ｂ）の２ＧＨｚ磁界強度分布図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝７ｍｍの凹部導体あり（Ｂ）の３ＧＨｚ磁界強度分布図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝７ｍｍの凹部導体あり（Ｂ）の４ＧＨｚ磁界強度分布図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝７ｍｍの凹部導体あり（Ｂ）の５ＧＨｚ磁界強度分布図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝７ｍｍの凹部導体あり（Ｂ）の６ＧＨｚ磁界強度分布図である。実施の形態１に係わる多層プリント回路基板における凹部導体なし（Ａ）、Ｌ＝７ｍｍの凹部導体あり（Ｂ）の７ＧＨｚ磁界強度分布図である。

符号の説明

１、３、３１、３３、５１、５３グラウンド層
２、３２、５２信号層
４、３４、５４信号パターン
５基板端部
６凹状導体
７凹部
３５グラウンドビア
５５半田メッキ
６１、７１ワークボード
６２、７２プリント回路基板
６３、７３スルーホールメッキ付切断穴
６４、７４切断線
１０１多層プリント回路基板（凹状導体なし）
１０２多層プリント回路基板（凹状導体あり、Ｌ＝３ｍｍ）
１０３多層プリント回路基板（凹状導体あり、Ｌ＝７ｍｍ）

本発明を実施するための最良の形態について、図面を参照して説明する。
（実施の形態１）
本発明の実施の形態１について図面を参照して詳細に説明する。図１は本実施の形態に係わる多層プリント回路基板の透視斜図である。図２はその各層平面図である。

図１に示す多層プリント回路基板は、第１層グラウンド層１、第２層信号層２、第３層グラウンド層３から構成されている。信号層２には基板端部に近い領域に信号パターン４が配線されている。さらに基板端部５には複数の半円状の凹部７を持ち、その凹部７の表面には凹状導体６が設置されている。凹状導体６により第１層グラウンド層１、第３層グラウンド層３が接続されている。ここで複数の凹状導体６または凹部７の間隔は寸法Ｌである。

図２は、図１に示す多層プリント回路基板の各層平面図である。図２の上方より順に、第１層グラウンド層１、第２層信号層２、第３層グラウンド層３を示す。グラウンド層１及び３では全面導体パターンである。信号層２では、信号パターン４が信号層２の下方基板端部に近い領域に配線されている。信号層２の信号パターンとしては、信号配線や電源層配線が配置される。第１層グラウンド層１、第２層信号層２、第３層グラウンド層３の端部に凹状導体６を備えた凹部７が設置されている。各層の凹部７は導体により接続され、図１の凹状導体６を形成する。

本発明の多層プリント回路基板は、複数のグラウンド層と少なくとも一つの信号層を備えている。信号層基板端部に近い領域に配線された信号パターンが、上下のグラウンド層に挟まれ、且つ上下のグラウンド層間が基板端部において、凹状導体にて接続されたことを特徴としている。
（実施の形態２）
本発明の実施の形態２として、多層プリント回路基板が複数枚配置されたワークボード構造について、図６を参照して詳細に説明する。図６は、本実施の形態２に係わる多層プリント回路基板が複数枚配置されたワークボードの平面図である。

図６において、ワークボード６１に複数の多層プリント回路基板６２が配置されている。多層プリント回路基板６２の基板周辺端部には、複数のスルーホールメッキ付切断穴６３が設けられている。スルーホールメッキ付切断穴６３は隣り合う多層プリント回路基板間では共有され、一列の切断穴で２枚のプリント回路基板用切断穴を兼ねている。複数のスルーホールメッキ付切断穴６３の間隔は寸法Ｌである。

個々の多層プリント回路基板に分離するには切断線６４に従って切断する。切断後の多層プリント回路基板６２のスルーホールメッキ付切断穴６３は、切断されることにより凹状導体となる。図６には図示されていないが、個々の多層プリント回路基板では、第１層グラウンド層、第２層信号層、第３層グラウンド層からなり、信号層の基板端部に近い領域には信号パターンが配線されている。

本発明の実施の形態２のワークボード構造は、多層プリント回路基板が複数枚配置されている。隣接した多層プリント回路基板はスルーホールメッキ付切断穴６３を共有している。この共有するスルーホールメッキ付切断穴６３を切断することで、個々の多層プリント回路基板に分離される。個々の多層プリント回路基板のスルーホールメッキ付切断穴６３は、切断されることにより凹状導体となる。
（実施の形態３）
本発明の実施の形態３として、多層プリント回路基板が複数枚配置されたワークボード構造について、図７を参照して詳細に説明する。図７は、本実施の形態３に係わる多層プリント回路基板が複数枚配置されたワークボードの平面図である。

図において、ワークボード７１には複数の多層プリント回路基板７２が配置されている。多層プリント回路基板７２の基板周辺端部には、複数のスルーホールメッキ付切断穴７３が設けられている。複数のスルーホールメッキ付切断穴６３の間隔は寸法Ｌである。個々の多層プリント回路基板に分離するには切断線７４に従ってワークボードから切断する。切断後の多層プリント回路基板７２のスルーホールメッキ付切断穴７３は、切断されることにより凹状導体となる。図７に図示されていないが、個々の多層プリント回路基板では、第１層グラウンド層、第２層信号層、第３層グラウンド層からなり、信号層の端部に信号パターンが配線されている。

本発明の実施の形態３のワークボード構造は、多層プリント回路基板が複数枚配置されている。多層プリント回路基板の基板周辺端部には、スルーホールメッキ付切断穴７３が設けられている。このスルーホールメッキ付切断穴６３を切断することで、個々の多層プリント回路基板に分離される。個々の多層プリント回路基板のスルーホールメッキ付切断穴６３は、切断されることにより凹状導体となる。

以下に本発明の実施例として、実施の形態で説明した多層プリント回路基板における漏洩磁界の抑制効果を数式、データを用いて説明する。図８に凹状導体または凹部の間隔寸法Ｌ＝３ｍｍとした場合の最大磁界強度差分特性の電磁界シミュレーション結果である。図９に凹状導体または凹部の間隔寸法Ｌ＝７ｍｍとした場合の最大磁界強度差分特性の電磁界シミュレーション結果である。図１０〜１９は、Ｌ＝３ｍｍ時における多層プリント回路基板の１〜１０ＧＨｚ磁界強度分布図である。図２０〜２６は、Ｌ＝７ｍｍ時における多層プリント回路基板の１〜７ＧＨｚ磁界強度分布図である。

図８は寸法Ｌを３ｍｍとしたときの、図１の基板端部５からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの最大磁界強度差分特性の電磁界シミュレーション結果である。横（Ｘ）軸に示す周波数は、１〜１０ＧＨｚ、１ＧＨｚステップである。縦（Ｙ）軸には磁界強度差分ΔＨを表す。磁界強度差分ΔＨは、凹状導体の無い多層プリント回路基板の最大磁界強度から、凹状導体を設けた多層プリント回路基板の最大磁界強度を差し引いた値である。縦軸のプラス数値が凹状導体による漏洩磁界抑制効果があることを表している。

寸法Ｌ＝３ｍｍでは、１０ＧＨｚまでの周波数帯域にて全て凹状導体による漏洩磁界の抑制効果があることがわかる。１０ＧＨｚまで漏洩磁界の抑制効果があることから、１０ＧＨｚの波長λ10GHzとＬの関係は、
Ｌ（３ｍｍ）＜ λ10GHz／８ ―――――――（１）
である。

図９は寸法Ｌを７ｍｍとしたときの、図１における、基板端部５からＹ方向へ５ｍｍ離れた位置で、面Ｚ−Ｘの最大磁界強度差分特性の電磁界シミュレーション結果である。横（Ｘ）軸に示す周波数は、１〜１０ＧＨｚ、１ＧＨｚステップである。縦（Ｙ）軸には磁界強度差分ΔＨを表す。磁界強度差分ΔＨは、凹状導体の無い多層プリント回路基板の最大磁界強度から、凹状導体を設けた多層プリント回路基板の最大磁界強度を差し引いた値である。縦軸のプラス数値が凹状導体による漏洩磁界抑制効果があることを表している。

寸法Ｌ＝７ｍｍでは、７ＧＨｚまでの周波数帯域にて全て凹状導体による漏洩磁界の抑制効果があることがわかる。式（１）に合致する、７ｍｍ長さがλ／８となる周波数は５ＧＨｚである。図９では、７ＧＨｚまでの効果であるが、設計余裕として考えれば、
Ｌ（７ｍｍ）＜ λ5GHz／８ ―――――――（２）
である。

図８及び図９の漏洩磁界抑制効果結果から、凹状導体間隔をλ／８（高調波周波数の波長をλとする）以下とすることにより、基板端部からの磁界漏洩を抑制することができる。動作信号は、基本となる動作周波数成分と、動作周波数の整数倍の高調波周波数成分を持つ。矩形波の場合には、動作周波数の３〜１０倍程度の高調波周波数成分が含まれる。例えば、上記したようにＬ＝７ｍｍの間隔で凹状導体を設けることで、最大高調波周波数５ＧＨｚまでの電磁波の放射を抑制することができる。さらにＬ＝３ｍｍの間隔で凹状導体を設けることで、最大高調波周波数１０ＧＨｚまでの電磁波の放射を抑制することができる。

例えば最大高調波周波数が４０ＧＨｚの場合には、凹状導体の間隔はλ／８≒１ｍｍとなる。従ってＬ＝１ｍｍの間隔で凹状導体を設けることで、４０ＧＨｚまでの電磁波の放射を抑制することができる。このように多層プリント回路基板から放射される高調波周波数のλ／８の間隔で、凹状導体を設けることで多層プリント回路基板からの電磁波の放射を抑制することができる。

図１０は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの１ＧＨｚの磁界強度分布電磁界シミュレーション結果である。図における磁界強度は５ｄＢステップに簡略化して示している。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板１０１からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝３ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、最大磁界強度が１５ｄＢから−１０ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

図１１は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの２ＧＨｚの磁界強度分布電磁界シミュレーション結果である。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝３ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、最大磁界強度が２５ｄＢから２０ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

図１２は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの３ＧＨｚの磁界強度分布電磁界シミュレーション結果である。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝３ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、最大磁界強度が４０ｄＢから２０ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

図１３は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの４ＧＨｚの磁界強度分布電磁界シミュレーション結果である。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝３ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、下図（Ｂ）の最大磁界強度が４０ｄＢから２０ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

図１４は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの５ＧＨｚの磁界強度分布電磁界シミュレーション結果である。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝３ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、下図（Ｂ）の最大磁界強度が３５ｄＢから２５ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

図１５は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの６ＧＨｚの磁界強度分布電磁界シミュレーション結果である。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝３ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、下図（Ｂ）の最大磁界強度が３５ｄＢから２５ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

図１６は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの７ＧＨｚの磁界強度分布電磁界シミュレーション結果である。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝３ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、下図（Ｂ）の最大磁界強度が３５ｄＢから２５ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

図１７は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの８ＧＨｚの磁界強度分布電磁界シミュレーション結果である。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝３ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、下図（Ｂ）の最大磁界強度が２５ｄＢから２０ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

図１８は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの９ＧＨｚの磁界強度分布電磁界シミュレーション結果である。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝３ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、下図（Ｂ）の最大磁界強度が３０ｄＢから２５ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

図１９は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの１０ＧＨｚの磁界強度分布電磁界シミュレーション結果である。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝３ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、下図（Ｂ）の磁界強度分布はプリント回路基板周囲において、最大磁界強度が３５ｄＢから３０ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

図２０は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの１ＧＨｚの磁界強度分布電磁界シミュレーション結果である。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝７ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、下図（Ｂ）の磁界強度分布は、最大磁界強度が１５ｄＢから−５ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

図２１は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの２ＧＨｚの磁界強度分布電磁界シミュレーション結果である。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝７ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、下図（Ｂ）の磁界強度分布はプリント回路基板周囲において、最大磁界強度が２５ｄＢから２０ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

図２２は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの３ＧＨｚの磁界強度分布電磁界シミュレーション結果である。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝７ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、下図（Ｂ）の磁界強度分布は、最大磁界強度が４０ｄＢから２０ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

図２３は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの４ＧＨｚの磁界強度分布電磁界シミュレーション結果である。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝７ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、下図（Ｂ）の磁界強度分布は、最大磁界強度が４０ｄＢから３０ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

図２４は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの５ＧＨｚの磁界強度分布電磁界シミュレーション結果である。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝７ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、下図（Ｂ）の磁界強度分布は、最大磁界強度が３５ｄＢから２５ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

図２５は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの６ＧＨｚの磁界強度分布電磁界シミュレーション結果である。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝７ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、下図（Ｂ）の磁界強度分布は、最大磁界強度が３５ｄＢから２５ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

図２６は、図１における基板端部からＹ方向へ５ｍｍ離れた位置での面Ｚ−Ｘの７ＧＨｚの磁界強度分布電磁界シミュレーション結果である。上図（Ａ）は、基板端部に凹状導体の無い場合の磁界強度分布である。多層プリント回路基板からの漏洩磁界は、基板から遠ざかるにつれて強度が低下していることがわかる。下図（Ｂ）は、基板端部にＬ＝７ｍｍ間隔の凹状導体がある場合の磁界強度分布である。上図（Ａ）と比較して、下図（Ｂ）の最大磁界強度が３５ｄＢから２０ｄＢに低下していることがわかる。つまり凹状導体設置による漏洩磁界抑制効果が磁界強度分布においてもあることがわかる。

上記したように本発明の多層プリント回路基板は、基板端部の複数の凹状導体によりシールドされることで磁界漏洩が抑制される効果が得られる。この複数の凹状導体の間隔は、動作周波数の高調波周波数のλ／８以下とする。信号層はその上下層のグラウンド層と基板端部の凹状導体によりシールドされることで磁界漏洩が抑制できる。本発明の多層プリント回路基板が搭載された電子装置搭載機器は、基板端部からの磁界漏洩を抑制することから、放射ノイズ規格を満足できる。

以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更して実施することが可能であり、本願に含まれることはいうまでもない。

Claims

複数のグラウンド層と少なくとも一つの信号層を持つ多層プリント回路基板において、信号パターンが基板端部に配線された信号層は、上下に隣接するグラウンド層に挟まれ、且つ上下のグラウンド層間が基板端部において、凹状導体にて接続されたことを特徴とする多層プリント回路基板。
前記凹状導体が複数設けられたことを特徴とする請求項１に記載の多層プリント回路基板。
前記凹状導体の間隔は、動作周波数の高調波周波数のλ／８以下の寸法であることを特徴とする請求項２に記載の多層プリント回路基板。
複数のグラウンド層と少なくとも一つの電源層を持つ多層プリント回路基板において、電源パターンが基板端部に配線された電源層は、上下に隣接するグラウンド層に挟まれ、且つ上下のグラウンド層間が基板端部において、凹状導体にて接続されたことを特徴とする多層プリント回路基板。
前記凹状導体が複数設けられたことを特徴とする請求項４に記載の多層プリント回路基板。
前記凹状導体の間隔は、動作周波数の高調波周波数のλ／８以下の寸法であることを特徴とする請求項５に記載の多層プリント回路基板。
多層プリント回路基板が複数枚配置されたワークボードにおいて、各多層プリント回路基板は複数のグラウンド層と少なくとも一つの信号層を持ち、信号パターンが基板端部に配線された信号層は、上下に隣接するグラウンド層に挟まれ、上下のグラウンド層間が基板端部において複数のスルーホールメッキされた切断孔により接続されたことを特徴とするワークボード。
請求項７に記載のワークボードの切断孔間を切断し、各多層プリント回路基板を分離したことを特徴とする多層プリント回路基板。
前記切断孔間の間隔は、動作周波数の高調波周波数のλ／８以下の寸法であることを特徴とする請求項８に記載の多層プリント回路基板。
多層プリント回路基板が複数枚配置されたワークボードにおいて、各多層プリント回路基板は複数のグラウンド層と少なくとも一つの電源層を持ち、電源パターンが基板端部に配線された電源層は、上下に隣接するグラウンド層に挟まれ、上下のグラウンド層間が基板端部において複数のスルーホールメッキされた切断孔により接続されたことを特徴とするワークボード。
請求項１０に記載のワークボードの切断孔間を切断し、各多層プリント回路基板を分離したことを特徴とする多層プリント回路基板。
前記切断孔間の間隔は、動作周波数の高調波周波数のλ／８以下の寸法であることを特徴とする請求項１１に記載の多層プリント回路基板。