JP4736988B2 - 多層プリント基板 - Google Patents
多層プリント基板 Download PDFInfo
- Publication number
- JP4736988B2 JP4736988B2 JP2006200386A JP2006200386A JP4736988B2 JP 4736988 B2 JP4736988 B2 JP 4736988B2 JP 2006200386 A JP2006200386 A JP 2006200386A JP 2006200386 A JP2006200386 A JP 2006200386A JP 4736988 B2 JP4736988 B2 JP 4736988B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- multilayer printed
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
これらの技術は、高周波ノイズを発生させる半導体集積回路を表面に実装するグランド層や電源層において、当該半導体集積回路を実装した部分を他の部分から島状に分離し、当該島とその周囲の部分とを分離する堀にインダクタやフィルタを架けて、半導体集積回路から発生した高周波ノイズを島に閉じ込め、周囲にまき散らさないようにした技術である。
かかる構成により、電子部品によって発生した高周波ノイズは、この電子部品が実装されたグランド層の内部グランド領域から外部グランド領域に拡散しようとするが、ノイズ除去部品が内部グランド領域と外部グランド領域との間に接続されているので、この高周波ノイズが内部グランド領域から外部グランド領域に流出することはない。ところが、内部グランド領域の高周波ノイズによる電磁波が、他の層、特に当該グランド層の直近の下層と結合して、誘導電流が当該下層に生じ、ノイズが下層から放射されるおそれがある。しかしながら、この発明では、当該下層であって且つ内部グランド領域と対向する部位に、1つ以上の切り欠き部で形成した電磁結合回避領域を設けたので、当該電磁結合回避領域内において、誘導電流が流れる箇所が少なくなり、ノイズの放射のおそれが低減する。
かかる構成により、当該電磁結合回避領域が設けられた層では、誘導電流が流れる箇所が皆無であるので、当該層からのノイズ放射をほぼ完全に防止することができる。
かかる構成により、複数の多角形状又は円形状の切り欠き部が電磁結合回避領域内に複数存在するので、当該電磁結合回避領域が設けられている層よりも下又は上に位置する信号層から放射されるノイズを、電磁結合回避領域によってシールドすることができる。この結果、電子部品への放射ノイズによる電磁結合を防止することができる。
かかる構成により、信号層から放射されるノイズを、より効果的にシールドすることができる。
かかる構成により、電子部品が実装された内部グランド領域の真下又は真上に、当該内部グランド領域から放射されるノイズと電磁結合する層が存在しないようにすることができる。
また、請求項3の発明によれば、当該電磁結合回避領域が設定された層からのノイズ放射を防止することができるだけでなく、当該電磁結合回避領域が他層からの放射ノイズをシールドすることで、電子部品への電磁結合を防止することができ、また、当該電磁結合回避領域がスロットアンテナとして動作することを防ぐことができる。
また、請求項4の発明によれば、信号層から放射される放射ノイズをより効果的にシールドすることができ、より一層のEMI対策が可能となる。
さらに、請求項5の発明によれば、電子部品が実装された内部グランド領域と他の層の電磁結合という現象自体を無くすことができる。
具体的には、グランド層3を最上位の絶縁層21の表面にパターン形成した。そして、下層の電源層4,信号層5,グランド層6を順に中間の絶縁層22,23,24にパターン形成し、信号層7を最下位の絶縁層25にパターン形成した。
そして、ノイズ除去部品としてのインダクタ12が溝30上に架けられ、その両電極が内部グランド領域31,外部グランド領域32にそれぞれ接続されている。
IC10は、図2に示すように、電源端子,グランド端子,信号端子等の端子群11をIC10に裏面から外部に延出させ、各端子を対応する層に接続させている。
例えば、この実施例では、電源端子11aは、溝30を横切って外部グランド領域32側に至る細長いランド33に接続され、このランド33の先端部がスルーホール21aを通じて下層の電源層4に接続されている。そして、バイパスコンデンサ13がこのランド33と内部グランド領域31との間に接続されている。また、IC10のグランド端子11bは、グランド層3の内部グランド領域31に直接接続され、信号端子11cは、図3に示すように、絶縁層22,23,24に設けられたスルーホール22a,23a,24aを通じて、下層の信号層5,7を構成する信号線51,71に接続されている。
この電磁結合回避領域C1は、上層の内部グランド領域31を流れるノイズ電流による誘導電流の発生を回避するための領域であり、この実施例では、電源層4の中央部に開けた1つの矩形状の切り欠き部40で形成されている。
図4は、電磁結合回避領域の大きさを説明するための電源層の平面図である。
切り欠き部40は、上層の内部グランド領域31に対応する部位に設けられており、その大きさは、図4の二点鎖線で示すように、溝30の外縁30aが画成する矩形状の領域C2の全てを含む大きさに設定されている。すなわち、切り欠き部40である電磁結合回避領域C1の大きさは、溝30の外縁30aで画成される領域C2よりも大きくなければならない。図4の一点鎖線で示すように、領域C2の方が電磁結合回避領域C1よりも大きい場合には、内部グランド領域31内のノイズ電流によって、誘電電流が電源層4に誘起されるおそれがあるからである。
図5は、IC10への電源供給作用を示す概略図であり、図6は、ノイズ電流閉じ込め作用を示す概略図であり、図7は、電磁結合回避作用を示す概略図である。
電源をこの多層プリント基板1−1のIC10に供給する場合には、図5に示すように、外部電源を電源層4に入力する。すると、この電源電流Iは、電源層4を流れて、スルーホール21aに至り、スルーホール21aを通じて上層に位置するランド33に流入する。そして、この電源電流Iは、ランド33から電源端子11aを通じてIC10内に供給される。
しかしながら、この実施例では、図2及び図4に示したように、溝30の外縁30aが画成する矩形状の領域C2よりも大きな切り欠き部40が、内部グランド領域31に対応する電磁結合回避領域C1に形成されているので、誘導電流Im′を誘起する導体部分が電源層4上に存在しない。このため、電源層4からのノイズ放射をほぼ完全に防止することができる。
図8は、電源層4に切り欠き部40を有しない多層プリント基板が発生する放射ノイズレベルを示す線図であり、図9は、この実施例の多層プリント基板が発生する放射ノイズレベルを示す線図である。
この実測では、信号層5,7やグランド層6を除き、グランド層3と電磁結合回避領域C1を有しない平板状の電源層4との二層構造にした多層プリント基板をEUT(Equipment Under Test)として、電波暗室内に置いた。そして、従来技術と同様に電磁結合回避領域C1を有しないこの多層プリント基板を回転させながら、この多層プリント基板から放射されるノイズをアンテナで受信して、そのノイズレベルを、スペクトラムアナライザで測定した。
すると、図8の放射ノイズスペクトラムN1に示すように、300〜1000MHzの範囲で高いレベルのノイズが発生することが確認された。なお、図8において、曲線E1は、放射ノイズスペクトラムN1のエンベロープである。
次に、この実施例の多層プリント基板においても同様にして、ノイズレベルを測定したところ、図9の放射ノイズスペクトラムN2に示すような結果を得た。この放射ノイズスペクトラムN2と図8の放射ノイズスペクトラムN1のエンベロープE1とを比較すれば明らかなように、この実施例の多層プリント基板の如く、電磁結合回避領域C1の切り欠き部40を電源層4に設けることで、ノイズを300〜1000MHzの範囲で極めて低い放射ノイズレベルに抑えることができる。
また、図4に示したように、電源層4の中央部に矩形状の切り欠き部40を設けて電磁結合回避領域C1を形成したが、かかる構造の場合には、電源層4全体が切り欠き部40を孔とするスロットアンテナとして機能し、不要なノイズを放射する場合がある。したがって、かかる場合には、図10に示すように、切り欠き部40を絶縁層22の縁部22b側に寄せて、電源層4を縁部22bで開口させる構成にすることで、電源層4がスロットアンテナとして機能することを防止することができる。
図11は、この発明の第2実施例に係る多層プリント基板を示す分解斜視図である。
この実施例は、複数の切り欠き部で電磁結合回避領域を形成した点が、上記第1実施例と異なる。
すなわち、上記第1実施例では、電源層4の電磁結合回避領域C1を1つの大きな矩形状の切り欠き部40で形成したが、図11に示すように、この実施例の多層プリント基板1−2では、複数の短冊状の切り欠き部41を列設することで、電磁結合回避領域C1を形成した。
すなわち、図11の上方より見ると、信号層5の信号線51が、電磁結合回避領域C1内に入り込んだ状態になっている。このため、上記第1実施例のように、電磁結合回避領域C1を1つの大きな切り欠き部40で形成すると、信号線51を流れる高周波信号によって放射された電磁波が切り欠き部40を通過してIC10に悪影響を及ぼす。
これに対して、この実施例のように、電磁結合回避領域C1を複数の細長い切り欠き部41で形成することで、電源層4がグリル状になり、信号線51からの電磁波を遮蔽することができる。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
したがって、図12の(a)に示すように、4つの三角形の切り欠き部42で電磁結合回避領域C1を形成することで、電源層4を×状に構成したり、図12の(b)に示すように、多数の丸状の切り欠き部43で電磁結合回避領域C1を形成することにより、電源層4を蜂巣状に構成してもよい。
図13は、この発明の第3実施例に係る多層プリント基板を示す分解斜視図である。
IC10が実装されたグランド層3の下の電源層4において、誘導電流の誘起をほぼ完全に防止したい場合には、上記第1実施例で述べたように、切り欠き部40を電源層4に形成することで達成することができる。しかし、かかる場合には、上記第2実施例で述べたように、信号層5,7から放射された電磁波が切り欠き部40を通ってIC10に至り、IC10に悪影響を与えるおそれがある。
そこで、この実施例では、図13に示す多層プリント基板1−3のように、電磁結合回避領域C1を、信号層5の直近の上層に位置するグランド層6にも設け、この電磁結合回避領域C1を複数の切り欠き部41で形成した。
その他の構成、作用及び効果は、上記第1及び第2実施例と同様であるので、その記載は省略する。
図14は、この発明の第4実施例に係る多層プリント基板を示す分解斜視図である。
この実施例の多層プリント基板1−4は、IC10を実装したグランド層3以外の全ての層において、電磁結合回避領域C1を設けた点が、上記第1ないし第3実施例と異なる。
具体的には、図14に示すように、矩形状の切り欠き部40の電磁結合回避領域C1を電源層4とグランド層6とに形成する。また、信号層5,7では、信号線51,71を電磁結合回避領域C1の外側に位置するように短くして、信号線51,71を電磁結合回避領域C1に対応した形状にする。そして、これら信号線51,71とIC10の信号端子11cとの接続を図るため、溝30を横切るランド34をグランド層6に形成し、信号端子11cをこれらのランド34に接続すると共に、ランド34の先端部をスルーホールを通じて信号線51,71に接続した。
その他の構成、作用及び効果は、上記第1ないし第3実施例と同様であるので、その記載は省略する。
図15は、この発明の第5実施例に係る多層プリント基板の要部を示す分解斜視図であり、図16は、コモンモードチョークコイル8の実装状態を示す部分拡大平面図である。
図15に示すように、この実施例では、インダクタ12及びバイパスコンデンサ13の代わりにコモンモードチョークコイル8をグランド層3に実装した点が、上記第1ないし第4実施例と異なる。
具体的には、コモンモードチョークコイル8は、図15の破線Aで囲まれた部分拡大図で示すように、第1コイル81と第2コイル82とを内蔵している。そして、第1コイル81の両端が外部電極81a,81bに接続され、第2コイル82の両端が外部電極82a,82bに接続されている。
、外部電極82bを外部グランド領域32に半田付けした。
その他の構成、作用及び効果は、上記第1ないし第4実施例と同様であるので、その記載は省略する。
例えば、上記実施例では、グランド層3以外の電源層4,信号層5,7,グランド層6をグランド層3の下に積層した多層プリント基板を例示したが、これらの層の全ての層又は一部の層をグランド層3の上に積層した多層プリント基板も、本発明の範囲に含まれる。
また、上記第3実施例では、グランド層3の下側に位置する信号層5を有した多層プリント基板1−3を適用したため、この信号層5の直近の上層に位置するグランド層6に、電磁結合回避領域C1を設けた構成としたが、グランド層3の上側に位置する信号層を有した多層プリント基板の場合には、この信号層の直近の下層に位置するグランド層等に、電磁結合回避領域C1を設けることは勿論である。
Claims (6)
- 高周波ノイズを発生する電子部品が実装されたグランド層に、当該電子部品の周囲を囲む閉ループの溝を設けて、当該グランド層を、当該電子部品を含む内部グランド領域とその周囲の外部グランド領域とに分離すると共に、ノイズ除去部品を、当該内部グランド領域と外部グランド領域との間に接続した多層プリント基板において、
上記グランド層の少なくとも直近の下層であって且つ上記内部グランド領域と対向する部位に、上記溝の外縁が画成する領域の全てを含む大きさの電磁結合回避領域を設定し、
当該電磁結合回避領域を、当該領域内に開けた1つ以上の切り欠き部で形成した、
ことを特徴とする多層プリント基板。 - 請求項1に記載の多層プリント基板において、
上記電磁結合回避領域を、当該領域に対応した大きさの1つの多角形状又は円形状の切り欠き部で形成した、
ことを特徴とする多層プリント基板。 - 請求項1に記載の多層プリント基板において、
上記電磁結合回避領域を、当該領域内に開けた複数の多角形状又は円形状の切り欠き部で形成した、
ことを特徴とする多層プリント基板。 - 請求項2又は請求項3に記載の多層プリント基板において、
上記電子部品が実装されたグランド層よりも下に位置する信号層に対して直近の上層、又は当該グランド層よりも上に位置する信号層に対して直近の下層のいずれかに、上記複数の多角形状又は円形状の切り欠き部で形成した電磁結合回避領域を設けた、
ことを特徴とする多層プリント基板。 - 請求項2に記載の多層プリント基板において、
上記1つの多角形状又は円形状の切り欠き部で形成した上記電磁結合回避領域を、上記電子部品が実装されたグランド層以外の全ての層に設けた、
ことを特徴とする多層プリント基板。 - 請求項1ないし請求項3のいずれかに記載の多層プリント基板において、
コモンモードチョークコイルの第1コイルの一方の電極を電子部品の電源端子に接続すると共に他方の端子をスルーホールを通じて電源層に接続し、当該コモンモードチョークコイルの第2コイルの両電極を内部グランド領域と外部グランド領域とに接続した、
ことを特徴とする多層プリント基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006200386A JP4736988B2 (ja) | 2006-07-24 | 2006-07-24 | 多層プリント基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006200386A JP4736988B2 (ja) | 2006-07-24 | 2006-07-24 | 多層プリント基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008028218A JP2008028218A (ja) | 2008-02-07 |
JP4736988B2 true JP4736988B2 (ja) | 2011-07-27 |
Family
ID=39118535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006200386A Expired - Fee Related JP4736988B2 (ja) | 2006-07-24 | 2006-07-24 | 多層プリント基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4736988B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200313467A1 (en) * | 2015-11-25 | 2020-10-01 | Samsung Electronics Co., Ltd. | Wireless power transmitter and wireless power receiver |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188842A (ja) | 2008-02-07 | 2009-08-20 | Konica Minolta Business Technologies Inc | 通信装置およびプログラム |
JP5125873B2 (ja) * | 2008-08-11 | 2013-01-23 | 株式会社Ihi | 多層プリント基板 |
FI20095110A0 (fi) * | 2009-02-06 | 2009-02-06 | Imbera Electronics Oy | Elektroniikkamoduuli, jossa on EMI-suoja |
JP4978639B2 (ja) * | 2009-02-18 | 2012-07-18 | ブラザー工業株式会社 | プリント基板及び無線通信端末 |
JP5599351B2 (ja) * | 2011-03-30 | 2014-10-01 | 三菱電機株式会社 | コネクタ実装用基板装置 |
JP5085771B1 (ja) * | 2011-06-30 | 2012-11-28 | 株式会社東芝 | 電子機器、プリント回路板 |
JP2015213151A (ja) * | 2014-04-16 | 2015-11-26 | 株式会社村田製作所 | 半導体パッケージおよびこれを備える半導体モジュール |
JP6350802B2 (ja) * | 2014-05-02 | 2018-07-04 | コニカミノルタ株式会社 | 電子機器 |
JP6418864B2 (ja) * | 2014-09-18 | 2018-11-07 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
JP2020008317A (ja) * | 2018-07-03 | 2020-01-16 | 新日本無線株式会社 | イオンセンサ |
JP7110073B2 (ja) * | 2018-11-26 | 2022-08-01 | 株式会社東芝 | 集積回路及びそれを備えた電子回路 |
CN115668759A (zh) * | 2020-05-25 | 2023-01-31 | 株式会社村田制作所 | 追踪器模块、功率放大模块、高频模块以及通信装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0513909A (ja) * | 1990-08-09 | 1993-01-22 | American Teleph & Telegr Co <Att> | 回路基板 |
JPH06244562A (ja) * | 1993-02-19 | 1994-09-02 | Hitachi Ltd | プリント回路基板 |
JPH07111387A (ja) * | 1993-10-13 | 1995-04-25 | Ricoh Co Ltd | 多層プリント回路基板 |
JP2001267702A (ja) * | 2000-03-14 | 2001-09-28 | Fuji Xerox Co Ltd | プリント配線基板 |
JP2001274558A (ja) * | 2000-03-23 | 2001-10-05 | Hitachi Ltd | プリント配線基板 |
JP2005322861A (ja) * | 2004-05-11 | 2005-11-17 | Seiko Epson Corp | 回路基板及び該回路基板におけるノイズの低減方法 |
JP2006049496A (ja) * | 2004-08-03 | 2006-02-16 | Nec Toppan Circuit Solutions Inc | 印刷配線板 |
JP2008021969A (ja) * | 2006-06-16 | 2008-01-31 | Canon Inc | プリント回路板および電源供給用回路構造 |
-
2006
- 2006-07-24 JP JP2006200386A patent/JP4736988B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0513909A (ja) * | 1990-08-09 | 1993-01-22 | American Teleph & Telegr Co <Att> | 回路基板 |
JPH06244562A (ja) * | 1993-02-19 | 1994-09-02 | Hitachi Ltd | プリント回路基板 |
JPH07111387A (ja) * | 1993-10-13 | 1995-04-25 | Ricoh Co Ltd | 多層プリント回路基板 |
JP2001267702A (ja) * | 2000-03-14 | 2001-09-28 | Fuji Xerox Co Ltd | プリント配線基板 |
JP2001274558A (ja) * | 2000-03-23 | 2001-10-05 | Hitachi Ltd | プリント配線基板 |
JP2005322861A (ja) * | 2004-05-11 | 2005-11-17 | Seiko Epson Corp | 回路基板及び該回路基板におけるノイズの低減方法 |
JP2006049496A (ja) * | 2004-08-03 | 2006-02-16 | Nec Toppan Circuit Solutions Inc | 印刷配線板 |
JP2008021969A (ja) * | 2006-06-16 | 2008-01-31 | Canon Inc | プリント回路板および電源供給用回路構造 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200313467A1 (en) * | 2015-11-25 | 2020-10-01 | Samsung Electronics Co., Ltd. | Wireless power transmitter and wireless power receiver |
US11777341B2 (en) * | 2015-11-25 | 2023-10-03 | Samsung Electronics Co., Ltd. | Wireless power transmitter and wireless power receiver including multiple grounds for reducing electro-magnetic interference |
Also Published As
Publication number | Publication date |
---|---|
JP2008028218A (ja) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4736988B2 (ja) | 多層プリント基板 | |
JP5931851B2 (ja) | ノイズ抑制構造を有する回路基板 | |
KR100294957B1 (ko) | 프린트배선판 | |
US6624536B1 (en) | Electromagnetic noise reducing device, noise reducing electronic component and electronic appliance manufacturing method | |
JP5694251B2 (ja) | Ebg構造体および回路基板 | |
JP4808755B2 (ja) | 電磁気バンドギャップ構造物及び印刷回路基板 | |
JP5733303B2 (ja) | 配線基板及び電子装置 | |
JP5132760B2 (ja) | 多層誘電体基板および半導体パッケージ | |
JP2001267702A (ja) | プリント配線基板 | |
KR20090060117A (ko) | 전자기 밴드갭 구조물 및 인쇄회로기판 | |
US7016198B2 (en) | Printed circuit board having outer power planes | |
US10327327B2 (en) | Printed circuit board and method of manufacturing the same | |
US10524355B2 (en) | Printed circuit board and method of manufacturing the same | |
JP5353042B2 (ja) | プリント配線基板 | |
KR101422931B1 (ko) | 다층 인쇄회로기판 | |
JPWO2008010445A1 (ja) | 多層プリント回路基板 | |
JP2007088104A (ja) | カードエッジ基板 | |
JP6273182B2 (ja) | 電子機器 | |
JP4433882B2 (ja) | ノイズ放射抑制メモリモジュール | |
JP2000223800A (ja) | 配線基板及びその製造方法 | |
JP2009224566A (ja) | 回路、半導体回路 | |
JP6395638B2 (ja) | 無線装置 | |
JP2005302799A (ja) | 多層プリント配線板 | |
JP5234527B2 (ja) | 部品内蔵基板 | |
JP5068441B2 (ja) | 電子回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4736988 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |