JP4433882B2 - ノイズ放射抑制メモリモジュール - Google Patents

ノイズ放射抑制メモリモジュール Download PDF

Info

Publication number
JP4433882B2
JP4433882B2 JP2004161176A JP2004161176A JP4433882B2 JP 4433882 B2 JP4433882 B2 JP 4433882B2 JP 2004161176 A JP2004161176 A JP 2004161176A JP 2004161176 A JP2004161176 A JP 2004161176A JP 4433882 B2 JP4433882 B2 JP 4433882B2
Authority
JP
Japan
Prior art keywords
layer
ground
memory module
power supply
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004161176A
Other languages
English (en)
Other versions
JP2005340733A (ja
Inventor
雅治 今里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2004161176A priority Critical patent/JP4433882B2/ja
Publication of JP2005340733A publication Critical patent/JP2005340733A/ja
Application granted granted Critical
Publication of JP4433882B2 publication Critical patent/JP4433882B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

本発明は、消費電力低減回路に関し、特にコンピュータ装置、その他電子装置のノイズ放射(EMI)抑制回路に関する。
従来、この種のメモリモジュールは、コンピュータ装置において、記憶回路として用いられている。一般に、記憶回路を構成するメモリモジュールは、信号層、電源層及びグランド層から成る多層プリント基板にメモリが実装された構成である。これらのメモリモジュールにおいては、信号層に流れるノイズ電流によるノイズ放射または電源層に重畳したノイズ電流によるノイズ放射を抑制するために、信号層または電源層では、信号配線または電源パターンをプリント基板の大きさより狭い範囲で設計し、プリント基板周囲の空いたスペースにグランドパターンを設ける周囲グランド設計がなされている。
具体的には、例えば図3に示すメモリモジュールのように、信号層または電源層51は、信号配線または電源パターン52と周囲グランドパターン53から構成され、グランド層54は全面グランドパターンで構成されている。また、周囲グランドパターン53とグランド層54は接続ビア位置55、56でビア接続されている。
このほか、特許文献1には、プリント基板の外周に沿ってグランドパターンを設けた構造ではあるが、導電性筐体と、このグランドパターンが接続された構造が開示されている。
特開昭62−018798号公報
しかしながら、これらのメモリモジュールが装置に搭載され回路動作すると、装置グランドとメモリモジュールグランド間のインピーダンスにより、メモリモジュールグランドに回路動作による高周波電流がノイズ電流として重畳する。この重畳したノイズ電流は、接続ビアを介して信号層または電源層の周囲グランドに流れる。これは、グランドを地導体、接続ビアを給電点、周囲グランドを放射素子として構成される平面アンテナとして動作し、ノイズがこの平面アンテナから放射される。
これにより、この周囲グランドから放射されるノイズにより、メモリモジュールを搭載した装置がEMI規格を満足できなくなる恐れがあり、また、装置正常動作を満足できなくなる場合がある。
この点を具体的に、図4を用いて説明する。
図4は、図3に示したような従来の周囲グランドを設けた信号層または電源層パターン及び全面グランドパターンで構成されたグランド層とを1つの接続ビアで接続してなるメモリモジュールの断面図である。グランドに重畳したノイズ電流は、接続ビア61を給電点として信号層または電源層の周囲グランド62に流れる。ここで、平面アンテナとして動作する場合、基本モードとしてTM100波(Transverse magnetic wave)を考える。周囲グランド62と、地導体として機能するグランド層63間の両端部には電界64及び65が分布し、電界の向きは図で示されるように電界64と電界65は相反する向きを示す。
よって、この周囲グランドから放射されるノイズにより、メモリモジュールを搭載した装置がEMI規格を満足できなくなる恐れがあり、また装置正常動作を満足できなくなる場合がある。
図5、6は、従来のメモリモジュールを装置に搭載し、放射ノイズを測定したデータの一例を示すものである。図5は、水平軸に設定したアンテナで測定したデータ、図6は垂直軸に設定したアンテナで測定したデータである。
1つのビアで接続された周囲グランドを持つプリント基板を用いたメモリモジュールと周囲グランドを持たないプリント基板を用いたメモリモジュールそれぞれを装置へ搭載し、比較した特性である。図の縦軸は中央を0dBとし、プラス側が周囲グランドを持つプリント基板を用いたメモリモジュールの方が、放射ノイズレベルが大であることを示している。水平軸、垂直軸とも周波数aにおいて10dB以上、周囲グランドを持つプリント基板を用いたメモリモジュールの方が、放射ノイズが大となっていることが示されている。
また、図7、8は、従来のメモリモジュールを装置に搭載した場合のプリント基板端部における磁界強度を示したデータである。
図7は、端部に水平な磁界強度、図8は、端部に垂直な磁界強度を示している。
図の縦軸は中央を0dBとし、プラス側が周囲グランドを持つプリント基板を用いたメモリモジュールが磁界強度大であることを示している。図7、8とも広帯域において、周囲グランドを持つプリント基板を用いたメモリモジュールの方が、磁界強度が大となっていることが示されている。
さらに、図9は、図3及び図4に示した従来技術のメモリモジュール用プリント基板構造の電磁界シミュレーションを行い、電界強度を計算したデータの一例を示したものである。
図9の縦軸は、電界強度を示すものであり、横軸はグランド層からの距離を示すものである。
従来のメモリモジュール用プリント基板では、いずれの高さ位置においても比較的電界強度が高いことが示されている。
本発明の目的は、周囲グランドが平面アンテナとして動作しないプリント基板回路を提供することにある。
また、本発明の他の目的は、メモリモジュールを搭載した装置がEMI規格を満足するノイズ放射特性を持つメモリモジュールを提供することにある。
さらには、本発明の他の目的は、メモリモジュールを搭載した装置が正常動作を実現するノイズ放射特性を持つノイズ放射抑制メモリモジュールを提供することにある。
上記課題を解決するための本発明のノイズ放射抑制メモリモジュールは、信号層、電源層及びグランド層から成る多層プリント基板を用いたメモリモジュールにおいて、信号層または電源層に設けた周囲グランドパターンとグランド層を少なくとも1個のビアで接続し、他の信号層または電源層に設けた周囲グランドパターンとグランド層を少なくとも1個のビアで接続してなり、前記各ビアは、前記信号層または電源層とグランド層とをビアにより接続したことにより生じる電界と、前記他の信号層または電源層とグランド層とをビアにより接続したことにより生じる電界とが、相互に打ち消し合うものとなる位置に配置されていることを特徴とする。
上記課題を解決するための本発明のノイズ放射抑制メモリモジュールは、信号層、電源層及びグランド層から成る多層プリント基板を用いたメモリモジュールにおいて、信号層または電源層に設けた周囲グランドパターンとグランド層を1個のビアで接続し、他の信号層または電源層に設けた周囲グランドパターンとグランド層を1個のビアで接続し、2個のビアの位置がグランド層において、相対する端部に設けられたことを特徴とする。
上記発明においては、信号層、電源層及びグランド層から成る多層プリント基板を用いたメモリモジュールにおいて、信号層または電源層に設けた周囲グランドパターンとグランド層が、平面アンテナとして働きノイズ放射することを抑制してもよい。
本発明によれば、信号層または電源層の周囲グランドと接続ビア及びグランド層で構成される平面アンテナが動作し、生じる電界の向きが、他の信号層または電源層の周囲グランドと接続ビア及びグランド層で構成される平面アンテナが動作し、生じる電界の向きと相反することにより打ち消し合うため、信号層または電源層に設けた周囲グランドからノイズ放射が抑制される。
また、本発明によれば、メモリモジュールに起因するノイズが信号層または電源層の周囲グランドからのノイズ放射抑制により低減されるため、当該メモリモジュールを搭載した装置がEMI規格を満足できる。
さらに、本発明によれば、メモリモジュールに起因するノイズが信号層または電源層の周囲グランドからのノイズ放射抑制により低減されるため、当該メモリモジュールを搭載した装置の正常動作を実現できる。
次に、発明を実施するための最良の形態について図面を参照して詳細に説明する。
まず、図1を用いて、EMIメモリモジュール用多層プリント基板の構造について説明する。
図1は、本発明のノイズ放射抑制メモリモジュール用多層プリント基板の信号層または電源層パターン及びグランドパターン図の一実施形態を示したものである。
図1に示す実施形態においては、ノイズ放射抑制メモリモジュール用多層プリント基板は、信号層または電源層1、他の信号層または電源層4、グランド層7から構成されている。
そして、信号層または電源層1は、信号配線または電源パターン2と周囲グランドパターン3から構成されており、他の信号層または電源層4は、信号配線または電源パターン5と周囲グランドパターン6から構成されている。グランド層7は、全面グランドパターンで構成されている。また、信号層または電源層1の周囲グランドパターン3は、接続ビア位置8、9で接続されており、他の信号層または電源層4の周囲グランドパターン6は、接続ビア位置10、11で接続されている。
次に、図2を用いて本発明に係るノイズ放射抑制メモリモジュール用多層プリント基板について説明する。
図2は、図1に示した各パターンにより形成された本発明に係るノイズ放射抑制メモリモジュール用多層プリント基板の一実施形態の断面図である。
図1と同様に、信号層または電源層21は、信号配線または電源パターン22と周囲グランドパターン23で構成されており、他の信号層または電源層24は、信号配線または電源パターン25と周囲グランドパターン26で構成されている。グランド層27は、全面グランドパターンで構成されている。また、周囲グランドパターン23とグランド層27は、接続ビア28で接続されており、周囲グランドパターン26とグランド層27は、接続ビア29で接続されている。
周囲グランドパターン23、26とグランド層27は、それぞれ接続ビア28と接続ビア29によって接続されているが、各接続ビア28、29の位置は、グランド層において、相対する端部とされている。
接続ビア28を給電点、周囲グランドパターン23を放射素子として構成される平面アンテナの動作により、地導体としてのグランド層27と周囲グランドパターン23間に分布する電界30、31は図に示すように相反する向きである。
また、接続ビア29を設置することによって、接続ビア29を給電点、周囲グランドパターン26を放射素子として構成される平面アンテナの動作により、地導体としてのグランド層27と周囲グランドパターン26間に分布する電界32、33は基板の両端部において図に示すように相反する向きであり、かつ前記接続ビア28、周囲グランドパターン23による前述の平面アンテナにおける電界30、31とは、基板の各端部において相反する向きである。
よって、上述の二つの平面アンテナ動作により、電界30と電界33は相反する向きにより打ち消し合い、電界31と電界32は相反する向きにより打ち消し合う。
つまり、接続ビア28と接続ビア29の位置は、グランド層において、相対する端部に設けられているため、それぞれの電界が打ち消し合うことにより平面アンテナとして動作せず、周囲グランドによるプリント基板からのノイズ放射は抑制される。
なお、本発明において、グランド層と、各信号層または電源層の周囲グランドパターンとを接続する各ビアの配置位置としては、少なくとも前記したような平面アンテナの動作により生じる電界が、相互に打ち消し合うものとなるものであれば、図1及び図2に示した実施形態におけるような、グランド層の相対する端部に特に限定されるものではない。
例えば、第1の信号層または電源層の周囲グランドパターンとグランド層とを接続する第1の接続ビアを他の信号層または電源層の周囲グランドパターンとグランド層とを接続する第2の接続ビアとが、グランド層の中心点を中心として点対称となる、あるいは、グランド層の中心線を中心として線対称となる任意の位置に配置することが可能である。
また、上述した第1の接続ビア及び第2の接続ビアはそれぞれ1つである必要はなく、複数個のものとすることができ、さらに第1の接続ビアの数と、第2の接続ビアの数とは、上述したような電界が総合に打ち消し合う関係が満たされるように各接続ビアを配置することが可能である限り、相互に異なる数とされることも可能である。
なお、本明細書において、「グランド層の端部」とは、信号層または電源層に設けられる周囲グランドパターンの幅等との関係によっても左右されるため、特に限定されるものではないが、例えば、グランド層の各辺よりその辺長の10%程度、より好ましくは5%程度中心側に入った位置辺りまでの領域である。
次に、本発明のメモリモジュールを用いた場合の磁界強度について説明する。
図10は、図1及び図2に示した本発明のメモリモジュール用プリント基板構造の電磁界シミュレーションを行い、電界強度を計算したデータの一例を示すものである。
図10の縦軸は、電界強度を示すものであり、横軸はグランド層からの距離を示すものである。
ここで、従来のメモリモジュール用プリント基板構造の電磁界シミュレーションを行い、電界強度を計算したデータの一例である図9と比較してみる。
例えば、図9と図10のそれぞれグランド層からの高さ40mmの位置で比較すると、図9の場合の電界強度よりも図10の電界強度の方が、20db以上低下しており、全体的に電界強度が低減していることが示されている。
よって、接続ビアを本発明に係る所定位置に設けることにより、電界強度が低減することがわかる。
上述したように、本発明において、周囲グランドによるノイズ放射が抑制されることにより、ノイズ放射抑制メモリモジュールが実現でき、当該メモリモジュールを装置に搭載した場合、装置EMI規格が満足できるノイズ放射特性を実現できる。
さらに、当該メモリモジュールの装置搭載により、メモリモジュールに起因したノイズ放射を抑制でき、ノイズ要因とならない装置正常動作を実現できる。
本発明は、メモリモジュール用プリント回路基板以外の多層プリント回路基板と
しての用途にも適用できる。
本発明の実施の形態のプリント基板パターン図である。 図1のプリント基板の断面図である。 従来のプリント基板パターン図である。 図3のプリント基板の断面図である。 水平軸アンテナにより測定した放射ノイズ特性を示す図である。 垂直軸アンテナにより測定した放射ノイズ特性を示す図である。 プリント基板端部の水平軸の磁界強度特性を示す図である。 プリント基板端部の垂直軸の磁界強度特性を示す図である。 従来のプリント基板の電界強度を示す図である。 本発明のプリント基板の電界強度を示す図である。
符号の説明
1 信号層または電源層
2、5、22、25、52 信号配線または電源パターン
3、6、23、26、53、62 周囲グランドパターン
4 他の信号層または電源層
7、27、54、63 グランド層
8、9、10、11、55、56 接続ビア位置
28、29、
61 接続ビア

Claims (5)

  1. 信号層、電源層及びグランド層から成る多層プリント基板を用いたメモリモジュールにおいて、
    信号層または電源層に設けた周囲グランドパターンとグランド層とを接続する少なくとも1つのビアと、他の信号層または電源層に設けた周囲グランドパターンとグランド層とを接続する少なくとも1つのビアとを備え、
    前記信号層または電源層の周囲グランドパターンとグランド層とを接続するビアと、前
    記他の信号層または電源層の周囲グランドパターンとグランド層とを接続するビアとが、前記グランド層の中心点を中心として点対称、又は、グランド層の中心線を中心として線対称となる位置に配置されていることを特徴とするノイズ放射抑制メモリモジュール。
  2. 前記信号層または電源層の周囲グランドパターンとグランド層とを接続するビアと、前
    記他の信号層または電源層の周囲グランドパターンとグランド層とを接続するビアとが、前記グランド層の端部に設けられていることを特徴とする請求項1に記載のノイズ放射抑制メモリモジュール。
  3. 前記グランド層の端部は、前記グランド層の各辺より辺長の10%程度中心側に入った位置であることを特徴とする請求項2に記載のノイズ放射抑制メモリモジュール。
  4. 前記グランド層の端部は、前記グランド層の各辺より辺長の5%程度中心側に入った位置であることを特徴とする請求項2に記載のノイズ放射抑制メモリモジュール。
  5. 信号層または電源層、他の信号層または電源層、及びグランド層の順で配置したことを特徴とする請求項1乃至請求項4のいずれか一項に記載のノイズ放射抑制メモリモジュール。
JP2004161176A 2004-05-31 2004-05-31 ノイズ放射抑制メモリモジュール Expired - Fee Related JP4433882B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004161176A JP4433882B2 (ja) 2004-05-31 2004-05-31 ノイズ放射抑制メモリモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004161176A JP4433882B2 (ja) 2004-05-31 2004-05-31 ノイズ放射抑制メモリモジュール

Publications (2)

Publication Number Publication Date
JP2005340733A JP2005340733A (ja) 2005-12-08
JP4433882B2 true JP4433882B2 (ja) 2010-03-17

Family

ID=35493908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004161176A Expired - Fee Related JP4433882B2 (ja) 2004-05-31 2004-05-31 ノイズ放射抑制メモリモジュール

Country Status (1)

Country Link
JP (1) JP4433882B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007146723A (ja) * 2005-11-25 2007-06-14 Yanmar Co Ltd 燃料噴射ポンプの燃料噴射制御装置。
JP5170501B2 (ja) * 2006-05-16 2013-03-27 株式会社デンソー 電力変換装置
JP4343254B1 (ja) 2008-06-02 2009-10-14 株式会社東芝 多層プリント配線基板
US8994470B2 (en) 2011-04-28 2015-03-31 Lenovo Innovations Limited (Hong Kong) Circuit substrate having noise suppression structure

Also Published As

Publication number Publication date
JP2005340733A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
US6172881B1 (en) Method of interconnecting frame grounds in housing, and electronic equipment with structure interconnected by the method
US6946996B2 (en) Antenna apparatus, printed wiring board, printed circuit board, communication adapter and portable electronic equipment
JP4736988B2 (ja) 多層プリント基板
US11444382B2 (en) Antenna device and antenna module
JP2012129443A (ja) プリント回路板
JP4454388B2 (ja) 半導体モジュール
JP4433882B2 (ja) ノイズ放射抑制メモリモジュール
JP7112301B2 (ja) 電子制御装置
JP4958189B2 (ja) 集積回路の搭載構造
JP2007088104A (ja) カードエッジ基板
JPH11220263A (ja) プリント配線板
US20050213309A1 (en) Printed-circuit board and electronic device
JP2977018B2 (ja) インタフェースケーブル接続用コネクタ
US20070075418A1 (en) Emi shielding device for pcb
JP4735670B2 (ja) プリント基板および画像処理装置
JP2007150212A (ja) 回路基板
JP6878142B2 (ja) 電子機器
JP2009043853A (ja) 多層基板
JP2000223800A (ja) 配線基板及びその製造方法
JP3956665B2 (ja) 多層プリント配線板
JP2001326432A (ja) プリント配線板とケーブルの接続構造及び電子機器
JP2013222924A (ja) 部品内蔵基板
JP4694035B2 (ja) 配線構造基板
JP2006319013A (ja) 片面プリント配線基板
JP2004297384A (ja) 振動子搭載用基板及び発振子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees