JP3956665B2 - 多層プリント配線板 - Google Patents
多層プリント配線板 Download PDFInfo
- Publication number
- JP3956665B2 JP3956665B2 JP2001322990A JP2001322990A JP3956665B2 JP 3956665 B2 JP3956665 B2 JP 3956665B2 JP 2001322990 A JP2001322990 A JP 2001322990A JP 2001322990 A JP2001322990 A JP 2001322990A JP 3956665 B2 JP3956665 B2 JP 3956665B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- plane
- power
- layer
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は、電子機器に用いられる多層プリント配線板に関し、特に複数種の電源を供給するために同一層に複数の電源プレーンが形成された多層プリント配線板における電磁妨害低減技術に関するものである。
【0002】
【従来の技術】
4層からなる多層プリント配線板(以下、4層基板)においては、一般に、信号配線のために4層のうち2層が用いられ、残りの2層は電源配線とグランド配線に用いられる。また、電源配線とグランド配線は低インピーダンス化を図るためなどから、多くは線状の配線ではなく、可能な限り1つの広い面となるように設計されている。そのため、電源配線を電源プレーン、グランド配線をグランドプレーンと呼ぶことも多い。
また、プリント配線板上に取り付けられたLSI(大規模集積回路)を動作させるためには、LSIに直流電源を供給しなければならないが、LSIによってはその供給すべき直流電源電圧が異なる場合がある。このような場合には、その電源電圧の種類毎に、電源配線(電源プレーン)を分離して形成することが必要となる。また、外部電源と内部電源(内蔵バッテリ)など、異なる電源供給源とする場合にもこのような電源配線の分離が行われる。図4は、複数種の電源電圧を供給する従来の4層のプリント配線板の透視平面図である。
【0003】
図4において、第1層(最上層)は信号配線層であって、信号配線5、配線6a〜6dが形成されている。その下の第2層は、電源配線層であって、第1電源プレーン2aと第2電源プレーン2bとが分離されて、かつ第1電源プレーン2aが第2電源プレーン2bを囲むように形成されている。第3層は、グランド配線層であり、ほぼ全面にグランドプレーン1が形成されている。第4層(最下層)は信号配線層であるが、その信号配線の図示は省略されている。そして、最上層の信号配線層上には、LSI3a〜3c、デカップリングコンデンサ4a〜4cが搭載されている。信号配線5は、LSI3aの信号端子とLSI3cの信号端子との間を接続する配線である。配線6aは、LSI3a、3cの電源端子とランド7aとの間を接続する配線である。ランド7aは、スルーホール(図示なし)を介して第1電源プレーン2aに接続されている。配線6bは、LSI3a、3cの接地端子とランド7bとの間を接続する配線である。ランド7bは、第1電源プレーン2aに開設されたクリアランスホールを通過するスルーホール(図示なし)を介してグランドプレーン1に接続されている。このような配線接続により、LSI3a、3cには、例えば5Vの電源電圧が給電される。
配線6cは、LSI3bの電源端子とランド7cとの間を接続する配線である。ランド7cは、スルーホール(図示なし)を介して第2電源プレーン2bに接続されている。配線6dは、LSI3bの接地端子とランド7dとの間を接続する配線である。ランド7dは、第2電源プレーン2bに開設されたクリアランスホールを通過するスルーホール(図示なし)を介してグランドプレーン1に接続されている。このような配線接続により、LSI3bには、例えば3.3Vの電源電圧が給電される。
【0004】
【発明が解決しようとする課題】
図4に示した従来例のように、分断された電源プレーンを信号配線5が跨ぐ場合、信号配線5を流れる信号電流Isigに対応して流れる帰路電流Iretの経路も分断されることになる。電源プレーンが分断された領域では、第1電源プレーン2a−第2電源プレーン2b間に形成される浮遊容量とデカップリングコンデンサ4a〜4cにより帰路電流Iretの経路が形成される。その結果、帰路電流Iretはグランドプレーンにも流れ、また図示されているように電源プレーン内を大きく広がって流れることになる。そのため、平板状の第1電源プレーン2a、第2電源プレーン2bが平面アンテナとして振る舞うことになる。さらに、ループアンテナとして機能する信号配線と帰路電流の経路とによって形成される電流経路の面積が増大するため、電磁放射が増大する。そのため、CISPR(国際無線障害特別委員会)規格やVCCI(情報処理装置等電波障害自主規制協議会)規格などのEMI(電磁妨害)規格の適合に支障をきたすことがあった。
【0005】
帰路電流Iretの一部が、図4に示されるように、デカップリングコンデンサ4bを流れ、この電流がグランドプレーンを介してデカップリングコンデンサ4a、4cに流入するため、デカップリングコンデンサ4a〜4cのインピーダンスに起因する逆起電力により、第1電源プレーン2a、第2電源プレーン2bの電源電圧に高周波ノイズが重畳することになる。その結果、その電源プレーンから電源の供給を受けるLSIの動作が不安定となったり誤動作が誘発されたりする可能性が高くなる。
【0006】
また、異なる電圧を供給するために形成された電源プレーンの不連続点を跨ぐ信号配線がある場合には、帰路電流の経路を確保するために、電源プレーンの不連続点をバイパスコンデンサで接続する技術が、特開平11−261238号公報により開示されている。この従来技術を図5に示す。図5において、図4の部分と同等のものについては、同一の参照番号が付されているので、重複する説明は省略するが、この従来例においては、信号配線5の電源プレーン不連続個所を横断する位置の近傍にバイパスコンデンサ10が搭載される。これにより、信号電流Isigに対する帰路電流Iretの経路は、第1、第2電源プレーン2a、2bおよびバイパスコンデンサ10を通って形成されることになり、これらの電流の電流経路によって形成されるループアンテナの面積は縮小される。
しかし、この従来技術では信号配線が電源プレーンを横断する都度、バイパスコンデンサが必要となるため部品点数の増加を招く。また、一般にコンデンサは特性のばらつきが大きい上に例えば図6に示されるような周波数特性を有するため、所望の効果が得られなくなる可能性がある。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、信号配線が電源プレーンの不連続点を横断するものにおいて、コンデンサなどの部品を使用することなく、帰路電流の電源プレーンでの広がりを抑えることができるようにして、電磁放射を低減できるようにするとともに耐ノイズ特性を向上させることである。
【0007】
【課題を解決するための手段】
上記の目的を達成するため、本発明によれば、第1の電源を供給する第1の電源プレーンが形成され、第1の電源とは異種の第2の電源を供給する第2の電源プレーンが前記第1の電源プレーンに挟まれて形成されている電源プレーン層と、前記電源プレーン層に隣接した、信号配線が形成された配線層とを有する多層プリント配線板において、第1の電源プレーン間が、第2の電源プレーンを分断する第1の電源プレーン配線によって接続されており、かつ、前記第1の電源プレーン配線に沿って前記配線層には信号配線が敷設されていることを特徴とする多層プリント配線板、が提供される。
そして、好ましくは、前記第1の電源プレーン配線によって分断された前記第2の電源プレーン間を接続する接続手段が設けられる。
【0008】
また、上記の目的を達成するため、本発明によれば、第1の電源を供給する第1の電源プレーンが形成され、第1の電源とは異種の第2の電源を供給する第2の電源プレーンが前記第1の電源プレーンに挟まれて形成されている電源プレーン層と、前記電源プレーン層に隣接した、信号配線が形成された配線層とを有する多層プリント配線板において、二つの第2の電源プレーン間が第2の電源プレーン配線によって接続され、第1の電源プレーンの2個所から前記第2の電源プレーン配線に向かって前記第2の電源プレーン配線と直交する第1の電源プレーン配線が延びており、二つの第1の電源プレーン配線を接続する接続手段が形成されており、かつ、前記第1の電源プレーン配線に沿って前記配線層には信号配線が敷設されていることを特徴とする多層プリント配線板、が提供される。
そして、好ましくは、前記接続手段が、前記電源プレーン層と前記配線層との間を接続するスルーホールと、前記配線層上に設置されたジャンパー線とを有している。
また、一層好ましくは、前記第1の電源プレーン配線に沿って前記配線層に敷設されている信号配線は、時間的に連続した信号を伝達するものに限定される。
【0009】
[作用]
本発明においては、電源プレーンの不連続点を跨ぐ信号配線については、その信号配線に沿って電源プレーン間を接続する電源プレーン配線を設ける。これにより、帰路電流の連続した経路が信号配線の直近に確保されることになり、帰路電流が信号配線の直近経路に集中的に流れるようになる。その結果、電源プレーンを平面アンテナとみなす場合の励振が抑えられ、電源プレーンからの電磁放射を増大させない効果が得られる。
また、本発明によれば、帰路電流の経路が最短距離で得られることとなり、信号電流とその帰路電流が流れる経路面積(ループ面積)を小さくでき、結果的に空中に放射される電磁放射を低減させることができる。
その理由は、微小ループアンテナからの電磁放射を表した(1)式により、回路に流れる電流Iが同じであれば、その流れる回路の面積A(ループ面積)に比例して電磁放射Eφが大きくなるからである。つまり、このループ面積を小さくすることで、相対的に電磁放射を小さくできることになる。
Eφ=120π2AIsinθ/λ2r ・・・(1)
ここに、θはループアンテナと観測点がなす水平仰角(度)、Iは微小ループアンテナに流れる電流(A)、λは波長(m)、rはアンテナと観測点の離隔距離を示す。
【0010】
また、信号配線の帰路電流の経路を直近に確保することで帰路電流の分散が避けられ、その結果、帰路電流のLSIのデカップリングコンデンサへの流入が抑制され、デカップリングコンデンサのインピーダンスによって、LSIの誤動作要因となるLSIの電源端子の電位を上昇させることを防止でき、LSIの耐ノイズ信頼性を向上させることができる。
【0011】
さらに、本発明は、信号配線の帰路電流経路を単なる配線により形成するものであって、これを確保するためにバイパスコンデンサを用いるものではないため、バイパスコンデンサのもつ周波数特性に影響されることがなくなり、広い周波数範囲において安定した効果が期待できる。
【0012】
【発明の実施の形態】
先述したEMI規格では、時間的に不連続の信号よりも、時間的に連続した信号による放射ノイズがより大きく測定するものである。このことから、信号配線のうち特にクロック配線や頻繁にデータのやりとりを行う配線だけを抽出し、これらの抽出した信号配線に沿って、電源プレーンやグランドプレーンが分断されないようにすることが望ましい。
そのために、これらの抽出した信号配線を他の配線に優先して配線し、その際に、これらの抽出した信号配線を電源プレーンやグランドプレーンに投影した範囲においては、電源プレーンやグランドプレーンが分断されないようにする。
この場合の投影した範囲とは、長さ方向では抽出された信号配線と同等以上とし、幅方向では、幅方向の互いの中心を合わせた上で、単線の場合には抽出された信号配線の幅の5倍程度以上とし、複数本の配線の場合には、それぞれの配線に対して5倍程度以上の幅を確保する範囲をいう。
また、やむを得ず分断する場合には、層間を接続するスルーホールを通じて、抽出した信号配線と同じ層で、抽出した信号配線の直近に電源配線やグランド配線を置き、抽出した信号配線の帰路電流の経路を形成する。この場合の直近とは、抽出された信号配線と、形成した帰路電流経路の間に他の配線を配置することなく、隣接した配線エリアに配線することをいい、つまりは、配線可能な最短距離での配置をいう。
【0013】
【実施例】
次に、本発明の実施例について図面を参照して詳細に説明する。
図1は、4層基板に係る本発明の第1の実施例を示す透視平面図である。図1において、第1層(最上層)は信号配線層であって、信号配線5、配線6a〜6d、ランド7a〜7eが形成されている。その下の第2層は、電源配線層であって、第1電源プレーン2aと第2電源プレーン2bとが分離されて、かつ第1電源プレーン2aが第2電源プレーン2bを囲むように形成されている。そして、信号配線5の下層には第1電源プレーン2a間を接続する帰路電源パターン2cが形成され、第2電源プレーン2bはこの帰路電源パターン2cにより二つに分断されている。第3層は、グランド配線層であり、ほぼ全面にグランドプレーン1が形成されている。第4層(最下層)は信号配線層であるが、その信号配線の図示は省略されている。そして、最上層の信号配線層上には、LSI3a〜3c、デカップリングコンデンサ4a〜4cが搭載されている。信号配線5は、LSI3aの信号端子とLSI3cの信号端子との間を接続する配線である。配線6aは、LSI3a、3cの電源端子とランド7aとの間を接続する配線である。ランド7aは、スルーホール(図示なし)を介して第1電源プレーン2aに接続されている。配線6bは、LSI3a、3cの接地端子とランド7bとの間を接続する配線である。ランド7bは、第1電源プレーン2aに開設されたクリアランスホールを通過するスルーホール(図示なし)を介してグランドプレーン1に接続されている。このような配線接続により、LSI3a、3cには、例えば5Vの電源電圧が給電される。
【0014】
配線6cは、LSI3bの電源端子とランド7cとの間を接続する配線である。ランド7cは、スルーホール(図示なし)を介して第2電源プレーン2bに接続されている。配線6dは、LSI3bの接地端子とランド7dとの間を接続する配線である。ランド7dは、第2電源プレーン2bに開設されたクリアランスホールを通過するスルーホール(図示なし)を介してグランドプレーン1に接続されている。このような配線接続により、LSI3bには、例えば3.3Vの電源電圧が給電される。
ここで、二つに分断された第2電源プレーン2bが同一の電源供給系で本来一体的に形成されるべき電源プレーンである場合には、ジャンパー線を用いて両電源プレーン間が接続される。図2(a)は、図1のA‐A線での断面図である。図1、図2(a)に示されるように、二つのランド7eは、スルーホール9aを介してそれぞれ別々の第2電源プレーン2bに接続されている。そして、ランド7e間は、ジャンパー線8aにより接続される。
【0015】
しかし、第2層で二つに分断された第2電源プレーン2bが本来、接続されていなくてもよい場合、つまり、異なる直流電圧を給電する場合、或いは異なる電源供給系となる場合には、これら2つのプレーンを接続する必要はなく、接続のために設けられたスルーホール9a、ランド7e、ジャンパー線8a等は不要になる。
分断された二つの第2電源プレーン2bを接続する際にジャンパー線を用いることなく接続するようにしてもよい。すなわち、図2(b)に示されるように、第3層のグランドプレーン1内に配線6eを形成し、配線6eと第2電源プレーン2bとの間をスルーホール9bにより接続するようにしてもよい。あるいは、図2(c)に示されるように、第4層に配線6fを形成し、配線6fと第2電源プレーン2bとの間をスルーホール9cにより接続するようにしてもよい。
【0016】
次に、図1に示した本実施例の動作について説明する。まず、LSI3a−LSI3c間において第1層の信号配線5により信号の授受が行われことにより、信号配線5に信号電流Isigが流れる。この信号電流Isigに対応する帰路電流Iretが信号配線5の直下の第2層に設けられた帰路電源パターン2cに集中的に流れる。帰路電流Iretが信号電流Isigの直下を集中的に流れることにより、帰路電源パターン2cは平面アンテナとしての機能は低下する。また、信号配線5と帰路電源パターン2cとによって形成されるル−プアンテナのル−プ面積が最小限に抑えられるため、このル−プアンテナの電磁放射を低減させることができる。さらに、帰路電流がデカップリングコンデンサ4a〜4cに流入することがなくなるので、デカップリングコンデンサ4a〜4cに流れる電流によって電源プレーンの電位が変動することが防止され、ノイズ耐性が向上する。
【0017】
図3は、4層基板に係る本発明の第2の実施例を示す透視平面図である(但し、最下層の第4層のパターンの図示は省略されている)。図1に示した第1の実施例と同等の部分には同一の参照番号が付せられているので、重複する説明は省略する。本実施例においては、二つの第2電源プレーン2bが、電源接続パターン2eにより接続され一体化されている。そして、この電源接続パターン2eにより帰路電源パターン2dは途中で分断されている。この分断された帰路電源パターン2d間は、1−2層間スルーホール(図示なし)、第1層に形成されたランド7f、ジャンパー線8bを介して接続されている。その断面図は図2(a)と同様である。また、分断された帰路電源パターン2d間の接続方式は、図2(b)ないし図2(c)に示したものであってもよい。
第2の実施例では、帰路電源パターンは連続して形成されてはいないが、ジャンパー線8bにより分断された帰路電源パターン2dが接続されたことにより、帰路電流Iretが最短経路に近いルートを通って流れるため、図1に示した第1の実施例と同様の効果を期待することができる。
【0018】
以上好ましい実施例について説明したが、本発明はこれら実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、実施例では4層基板について説明したが、本発明はこれに限定されるものではない。
【0019】
【発明の効果】
以上説明したように、本発明は、信号配線に隣接する電源プレーンでは、信号配線に沿って電源プレーンの不連続点が形成されないようにしたものであるので、以下の効果を享受することができる。
▲1▼ 帰路電流が信号電流の直近を集中的に流れることにより、帰路電流の分散が避けられ、結果的に、電源プレーンを平面アンテナとみなす場合の励振が抑えられ、電源プレーンからの電磁放射を増大させない効果が得られる。
▲2▼ 信号電流経路と帰路電流経路とによって形成されるループの面積を小さくでき、この回路をループアンテナとしてみたときの電磁放射を小さくすることができる。
▲3▼ 帰路電流の分散が避けられることにより、帰路電流がLSIのデカップリングコンデンサに流入することによって起こるLSIの電源端子の電位変動を防止でき、LSIの耐ノイズ信頼性を向上させることができる。
▲4▼ バイパスコンデンサにより帰路電流経路を確保する方式を用いることなく、単なる配線により帰路電流経路を形成するものであるため、バイパスコンデンサ周波数特性の影響を受けることがなくなり、広い周波数帯域において安定した効果が期待できる。
【図面の簡単な説明】
【図1】 本発明の第1の実施例を示す透視平面図。
【図2】 図1のA−A線の断面図とその変更例を示す断面図。
【図3】 本発明の第2の実施例を示す透視平面図。
【図4】 従来例の透視平面図(その1)。
【図5】 従来例の透視平面図(その2)。
【図6】 コンデンサの周波数特性。
【符号の説明】
1 グランドプレーン
2a 第1電源プレーン
2b 第2電源プレーン
2c、2d 帰路電源パターン
2e 電源接続パターン
3a〜3c LSI
4a〜4c デカップリングコンデンサ
5 信号配線
6a〜6f 配線
7a〜7f ランド
8a、8b ジャンパー線
9a〜9c スルーホール
10 バイパスコンデンサ
Claims (9)
- 第1の電源を供給する第1の電源プレーンが形成され、第1の電源とは異種の第2の電源を供給する第2の電源プレーンが前記第1の電源プレーンに挟まれて形成されている電源プレーン層と、前記電源プレーン層に隣接した、配線が形成された配線層とを有する多層プリント配線板において、第1の電源プレーン間が、第2の電源プレーンを分断する第1の電源プレーン配線によって接続されており、かつ、前記第1の電源プレーン配線に沿って前記配線層には信号配線が敷設されていることを特徴とする多層プリント配線板。
- 前記第1の電源プレーン配線によって分断された前記第2の電源プレーン間を接続する接続手段が形成されていることを特徴とする請求項1記載の多層プリント配線板。
- 第1の電源を供給する第1の電源プレーンが形成され、第1の電源とは異種の第2の電源を供給する第2の電源プレーンが前記第1の電源プレーンに挟まれて形成されている電源プレーン層と、前記電源プレーン層に隣接した、配線が形成された配線層とを有する多層プリント配線板において、二つの第2の電源プレーン間が第2の電源プレーン配線によって接続され、第1の電源プレーンの2個所から前記第2の電源プレーン配線に向かって前記第2の電源プレーン配線と直交する第1の電源プレーン配線が延びており、二つの第1の電源プレーン配線を接続する接続手段が形成されており、かつ、前記第1の電源プレーン配線に沿って前記配線層には信号配線が敷設されていることを特徴とする多層プリント配線板。
- 前記接続手段が、前記電源プレーン層と前記配線層との間を接続するスルーホールと、前記配線層上に設置されたジャンパー線とを有していることを特徴とする請求項2または3記載の多層プリント配線板。
- 前記電源プレーン層の前記配線層側と反対側に隣接してグランドプレーンが形成されたグランドプレーン層が設けられ、前記グランドプレーン層の前記電源プレーン層側と反対側に隣接して配線が形成された第2の配線層が設けられていることを特徴とする請求項1〜4のいずれかに記載の多層プリント配線板。
- 前記電源プレーン層の前記配線層側と反対側に隣接してグランドプレーンが形成されたグランドプレーン層が設けられ、前記グランドプレーン層の前記電源プレーン層側と反対側に隣接して配線が形成された第2の配線層が設けられており、前記接続手段が、前記電源プレーン層と前記グランドプレーン層または前記第2の配線層との間を接続するスルーホールと、前記グランドプレーン層または前記第2の配線層に形成された配線とを有していることを特徴とすることを特徴とする請求項2または3に記載の多層プリント配線板。
- 前記信号配線は、時間的に連続した信号を伝達することを特徴とする請求項1〜6のいずれかに記載の多層プリント配線板。
- 前記第1の電源プレーン配線は、前記第1の電源プレーン配線に沿って前記配線層に敷設されている信号配線の中心にその中心が合わせられており、かつ、その幅が該信号配線の幅の5倍以上であることを特徴とする請求項1〜7のいずれかに記載の多層プリント配線板。
- 前記第1の電源プレーン配線上には、複数の信号配線が形成されており、かつ、前記第1の電源プレーン配線は該第1の電源プレーン配線上の各信号配線の幅の和の5倍以上の幅を有していることを特徴とする請求項1〜7のいずれかに記載の多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001322990A JP3956665B2 (ja) | 2001-10-22 | 2001-10-22 | 多層プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001322990A JP3956665B2 (ja) | 2001-10-22 | 2001-10-22 | 多層プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003133747A JP2003133747A (ja) | 2003-05-09 |
JP3956665B2 true JP3956665B2 (ja) | 2007-08-08 |
Family
ID=19139942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001322990A Expired - Fee Related JP3956665B2 (ja) | 2001-10-22 | 2001-10-22 | 多層プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3956665B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007128973A (ja) * | 2005-11-01 | 2007-05-24 | Technology Alliance Group Inc | 基板の配線構造 |
US8063480B2 (en) | 2006-02-28 | 2011-11-22 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
US9147664B2 (en) * | 2013-10-11 | 2015-09-29 | Mediatek Inc. | Semiconductor package |
US10163767B2 (en) | 2013-10-11 | 2018-12-25 | Mediatek Inc. | Semiconductor package |
-
2001
- 2001-10-22 JP JP2001322990A patent/JP3956665B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003133747A (ja) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7594105B2 (en) | Multilayer print circuit board | |
US7929315B2 (en) | Multilayered printed circuit board | |
US6075285A (en) | Semiconductor package substrate with power die | |
US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
EP1684558A2 (en) | Multilayer printed circuit board | |
JP5409312B2 (ja) | 多層プリント回路板 | |
JP2010050298A (ja) | プリント回路板 | |
US7016198B2 (en) | Printed circuit board having outer power planes | |
US11096277B2 (en) | Printed circuit board shielding and power distribution via edge plating | |
CN110177423B (zh) | 基板电路装置以及印刷布线基板 | |
JP2988421B2 (ja) | Emi抑制多層プリント基板 | |
US9131615B2 (en) | Printed circuit board | |
JP3956665B2 (ja) | 多層プリント配線板 | |
JP4454388B2 (ja) | 半導体モジュール | |
JPH11261238A (ja) | 多層プリント配線板と該多層プリント配線板を搭載した電子機器 | |
JP3514221B2 (ja) | プリント配線基板 | |
US7061094B2 (en) | Multilayer printed circuit board including first and second signal traces and a first ground trace | |
JPH07272934A (ja) | プリント基板 | |
US11804425B2 (en) | Electronic device and wiring board | |
JP4433882B2 (ja) | ノイズ放射抑制メモリモジュール | |
TW202127974A (zh) | 用於提高穩定性的電阻pcb走線 | |
JP2000223799A (ja) | 配線基板及びその製造方法 | |
WO2012153835A1 (ja) | プリント配線基板 | |
JP4717431B2 (ja) | プリント配線板 | |
JP2000031650A (ja) | プリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |