CN110177423B - 基板电路装置以及印刷布线基板 - Google Patents

基板电路装置以及印刷布线基板 Download PDF

Info

Publication number
CN110177423B
CN110177423B CN201910125739.8A CN201910125739A CN110177423B CN 110177423 B CN110177423 B CN 110177423B CN 201910125739 A CN201910125739 A CN 201910125739A CN 110177423 B CN110177423 B CN 110177423B
Authority
CN
China
Prior art keywords
wiring
region
printed wiring
ground
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910125739.8A
Other languages
English (en)
Other versions
CN110177423A (zh
Inventor
户田健太郎
新井健嗣
宫泽学
长友宪一郎
上野彻
丸子亚登
小川浩史
大森铁男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN110177423A publication Critical patent/CN110177423A/zh
Application granted granted Critical
Publication of CN110177423B publication Critical patent/CN110177423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供能够减少从外部照射的噪声的影响的基板电路装置。基板电路装置具有：印刷布线基板；IC芯片，其载置于该基板的表面侧且至少具有一个接地端子；以及布线图案，其装配于该基板并向IC芯片的接地端子供给接地电位。布线图案装配在印刷布线基板的背面上。基板电路装置在存在于印刷布线基板的表面的IC芯片的安装区域内的位置，具有连接于布线图案且贯通印刷布线基板的至少一个导通孔。

Description

基板电路装置以及印刷布线基板
技术领域
本发明涉及基板电路装置。
背景技术
已知有安装半导体集成电路(称为IC芯片)的基板电路装置。例如，专利文献1中提出有一种基板电路装置，其目的在于减少由IC芯片的电源、接地端子产生的共模噪声所引起的EMI(ElectroMagnetic Interference：电磁干扰)。该基板电路装置中，将IC芯片的电源端子和接地端子分别经由电容器连接于导电图案，并将该导体图案经由滤波器连接于未与接地板和电源板连接的板导体。由此，专利文献1记载了相对减少了流入作为天线的印刷布线板的接地和电源中的共模噪声。
另外，专利文献2中提出有一种印刷布线板，其目的在于抑制由分别形成于电源层和接地层的电路图案产生的不需要的电磁辐射。该不必要的电磁辐射与专利文献1的EMI相同。记载了将与未安装IC芯片等电子部件的状态下的该印刷布线板本身的谐振频率f具有几乎相同的谐振频率的旁路电容器连接在该印刷布线板的电源层与接地层之间，从而抑制不必要的电磁辐射。
专利文献1：日本特开2009-027140
专利文献2：日本特开2001-203434
然而，在专利文献1中记载的基板电路装置的印刷布线板的表面存在能够从外部接受电磁感应的电源线-接地线回路。因此，存在若该回路受到来自外部的噪声(电磁波、EMS(ElectroMagnetic Susceptibility：电磁敏感性)等)的电磁感应作用，则由此产生感应电流、IC芯片的电源电压发生变动的问题。在安装于电子设备的IC芯片、LSI(LargeScale Integration：大规模集成电路)芯片的设计中，也实施了用于减少电磁感应作用的各种加工，但现有的基板电路装置的抗噪性的确保并不充分。
发明内容
本发明是鉴于上述的问题点而完成的，其目的在于，提供一种能够减少外部噪声的混入的基板电路装置。
本发明的基板电路装置具有：印刷布线基板；IC芯片，其载置在印刷布线基板的表面侧且至少具有一个接地端子和电源端子；以及接地布线图案和电源布线图案，它们载置于印刷布线基板上并分别向IC芯片的接地端子和电源端子供给接地电位和电源电位，上述基板电路装置的特征在于，接地布线图案载置于印刷布线基板的背面上，连接于接地布线图案且贯通印刷布线基板的至少一个导通孔存在于印刷布线基板的表面的IC芯片的安装范围内。
附图说明
图1是表示实施例1的基板电路装置的一部分的简要俯视图。
图2是表示实施例2的基板电路装置的一部分的简要俯视图。
图3是表示实施例2的基板电路装置的一部分的变形例的简要俯视图。
图4是表示实施例2的基板电路装置的比较例的局部俯视图。
图5是实施例2的基板电路装置的印刷布线基板的局部俯视图。
图6是实施例2的基板电路装置的印刷布线基板的简要图。
图7是实施例2的基板电路装置的变形例的印刷布线基板的简要图。
附图标记说明：
10…基板电路装置；11…印刷布线基板；11F…表面；11R…背面；20…IC芯片；13、13a、13b、13c、13d、13e、13f、13g、13h…导体；VDD…第一电源端子；VDDL…第二电源端子；VDD1…电源线；VSS…第三电源端子；VIA、VIA1、VIA2、VIA3、VIA4、VIA5、VIA5a、VIA5b、VIA5c、VIA5d、VIA6…导通孔；GND…接地层；C1、C2…旁路电容器；R1…第一区域；R2…第二区域；R3…接地区域；GCL…切口区域。
具体实施方式
以下，参照附图对本发明的实施例的基板电路装置详细地进行说明。此外，实施例中，针对实质上具有相同的功能以及结构的构成要素标注相同的附图标记，从而省略重复说明。
【实施例1】
图1是表示本实施例的基板电路装置10的一部分的简要俯视图。基板电路装置10由IC芯片20、安装有该IC芯片20的印刷布线基板11构成。此外，图1中，基板电路装置10的印刷布线基板11包括信号布线的图案、或电源布线以及接地布线的图案等印刷布线，但为了便于说明，省略了信号布线的印刷布线。另外，在本实施例中，对印刷布线基板11是在其表面具备IC芯片的安装面、在其背面具备接地层GND而构成的单层的印刷布线基板的情况进行说明。
IC芯片20具有第一电源端子VDD、第二电源端子VDDL以及第三电源端子VSS。第一电源端子VDD以及第二电源端子VDDL是IC芯片20内的FET电路的正电源端子，且是N沟道FET的漏极侧的电源端子。第三电源端子VSS是IC芯片20内的FET电路的负电源端子，且若为一方(单)电源方式，则第三电源端子VSS是接地端子，也是N沟道FET的源极侧的端子。另外，IC芯片20包括信号端子(用虚线示出)等多个连接端子。此外，在本实施例中，虽然对IC芯片20为QFP(Quad Flat Package：小型方块平面封装)封装的情况进行说明，但作为IC芯片的封装形状，也可以是BGA(Ball Grid Array：球栅阵列封装)、PGA(Pin Grid Array：引脚阵列封装)等的外部连接端子被二维排列为阵列状的形状。此外，也可以构成为，对第一电源端子VDD供给电源电位，在第二电源端子VDDL供给有在IC芯片内基于电源电压而生成的内部电源电位。
印刷布线基板11由具有表面11F和背面11R的单层(以下，称为第一层。)的基板构成，且在表面11F划定有安装有IC芯片20的第一区域R1和与该第一区域R1邻接的第二区域R2。此外，第一区域R1表示配置有IC芯片20主体的区域，IC芯片20所具备的端子类与印刷布线基板11连接的部分包含于第二区域R2。另外，在背面11R划定有形成有后述的接地层GND的接地区域R3和与该接地区域R3邻接且形成有电源线VDD1的切口区域GCL。
在印刷布线基板11的表面11F上的第一区域R1安装有IC芯片20。另外，在第二区域R2设置有布线图案13a、13b、13c、13d、以及13e(以下称为导体13a、导体13b、导体13c、导体13d、以及导体13e。)作为布线图案13(以下，为导体13)，且安装有旁路电容器C1以及旁路电容器C2。在导体13a的一端的焊盘连接有IC芯片20的第一电源端子VDD，在导体13a的另一端的焊盘连接有旁路电容器C1的电源端子侧一端。在导体13b的一端的焊盘连接有旁路电容器C1的接地侧一端，在导体13b的另一端连接有导通孔VIA1。导通孔VIA1贯通印刷布线基板11的第一层并连接于背面11R的接地层GND。在导体13d的一端的焊盘连接有IC芯片20的第二电源端子VDDL，在导体13d的另一端的焊盘连接于旁路电容器C2的电源端子侧一端。在导体13e的一端的焊盘连接有旁路电容器C2的接地侧一端，在导体13e的另一端连接有导通孔VIA3。导通孔VIA3贯通印刷布线基板11的第一层并连接于背面11R的接地层GND。在导体13c，其一端连接于旁路电容器C1的电源端子侧一端以及导体13a，在另一端连接于导通孔VIA2。导通孔VIA2贯通印刷布线基板11的第一层并连接于背面11R的电源线VDD1。
在印刷布线基板11的表面11F，进一步地，导体13f跨设于第一区域R1和第二区域R2。在导体13f的一端的焊盘且在第二区域R2上连接有IC芯片20的第三电源端子VSS，在导体13f的另一端且在第一区域R1上连接于导通孔VIA4。导通孔VIA4贯通印刷布线基板11的第一层并连接于背面11R的接地层GND。另外，设置于第二区域R2上的导体13f以与导体13a以及导体13d之间分离的方式配置，这些导体13a、13f以及13d在它们之间不配置其它图案地按照该顺序配置于位于第一区域R1的外周的第二区域R2上。
在印刷布线基板11的表面11F的相反的一侧的背面11R，划定出设置有接地层GND的接地区域R3和与接地区域R3邻接且设置有电源线VDD1的切口区域GCL。接地区域R3设置为背面11R上除一部分切口区域GCL以外的广泛的区域。接地区域R3例如为矩形形状的区域，且具有一个拐角部向内侧凹陷的形状，在该情况下，切口区域GCL成为该凹陷的区域。换言之，接地区域R3以将背面11R的一个拐角部的附近避开的方式设置，在背面11R设置有包括该一个拐角部的切口区域GCL。另外，切口区域GCL是将包括背面11R的外周的背面11R的一部分占据的区域，也可以将除该部分以外的区域设为接地区域R3。
接地层GND是一样在背面11R上的接地区域R3设置的导电层，例如形成为与信号布线的图案相比较大的布线、所谓实心布线。另外，在背面11R的切口区域GCL，与接地层GND分离地形成有电源线VDD1。
因为本发明的实施例1具有上述构造，所以导通孔VIA4配置并存在于印刷布线基板11的表面11F中的第一区域R1内，故而能够防止来自该表面11F侧的电磁波等的噪声侵入。在印刷布线基板的背面11R配置的接地层GND经由接地导通孔亦即VIA4而向IC芯片20的第三电源端子VSS、即接地端子供给接地电位。此外，接地导通孔亦即导通孔VIA1、导通孔VIA3也向旁路电容器C1、C2的接地侧端子供给接地电位。另外，从在IC芯片20的下方配置的印刷布线基板11的表面11F侧的接地导通孔VIA4延伸至接地端子的第三电源端子VSS为止的接地布线图案、即导体13f也配置并存在于第一区域R1，故而能够防止来自该表面11F侧的电磁波等的噪声侵入。另外，电源线VDD1设置于背面11R，由此，在电源线VDD1设置于表面11F侧的情况下，电源线起到对电磁波进行接收的天线的作用从而产生电源电压的变动等异常，但能够通过在另一层设置电源线来避免这样的负面影响。
【实施例2】
图2是表示实施例2的基板电路装置10的一部分的简要俯视图。
如图2所示，实施例2代替实施例1的图1所示的导通孔VIA1、导通孔VIA3而设为一个共用的接地导通孔VIA5(将印刷布线基板11的第一层贯通并连接于背面11R的接地层GND。)，且与旁路电容器C1、C2的接地侧连接的导体13b、导体13e连接于该接地导通孔VIA5，除此以外，实施例2具有与实施例1相同的结构。接地导通孔VIA5配置于将连结一对旁路电容器C1、C2的接地侧一端彼此的直线(未图示。)横切的位置，导体13b、导体13e的各自的另一端与接地导通孔VIA5连接配置。另外，接地导通孔VIA5、导体13b、以及导体13e中，接地导通孔VIA5配置于相对于IC芯片20最远的位置，导体13b、导体13e配置于比接地导通孔VIA5靠近IC芯片20的位置。利用这些接地导通孔VIA5、导体13b以及导体13e，能够形成接地线回路。另外，如图3所示，以IC芯片20的一对旁路电容器C1、C2的各另一端连接于共用的接地导通孔VIA5a、且接地导通孔VIA5与将旁路电容器C1、C2的一对各另一端(接地侧)连结的直线xx-xx交叉(接地导通孔VIA5a)或者接触的方式(接地导通孔VIA5b、VIA5c)形成导体13b以及导体13e，由此能够形成接地线回路。并且，如图3的虚线箭头内所示，包括共用的接地导通孔VIA5d的中心轴、旁路电容器C1、C2的各另一端的两个平面y、z所成的、面对IC芯片20的角度α例如为90度以上180以下的规定角度，从而能够构成接地线回路。此时，导体13b、导体13e也可以构成为，在将与接地导通孔VIA5的角度α设为上述的规定角度之后，用曲线与旁路电容器C1、C2连接。
根据本实施例，也与实施例1相同地，利用在印刷布线基板11的表面11F上设置的布线图案，使IC芯片20的第三电源端子VSS不直接与接地导通孔VIA5连接、而经由其它层进行电连接，从而能够防止来自该未连接的部位的噪声侵入。另外，导通孔VIA4配置并存在于印刷布线基板11的表面11F中的第一区域R1内，故而能够防止来自该表面11F侧的电磁波等的噪声侵入，从在IC芯片20的下方配置的印刷布线基板11的表面11F侧的接地导通孔VIA4延伸至接地端子的第三电源端子VSS为止的接地布线图案、即导体13f也配置并存在于第一区域R1，故而能够防止来自该表面11F侧的电磁波等的噪声侵入。
并且，通过使与第三电源端子VSS电连接的表面11F侧的布线图案独立于其它布线图案，即导体13b、导体13e构成为除分别将旁路电容器C1、C2与接地导通孔VIA5连接以外不与其它布线连接、换言之、构成为导体13b、导体13e被布线不存在区域包围，即使在表面11F侧具有与IC芯片20所使用的接地布线图案不同的接地线(未图示)，也能够防止来自该接地线图案的噪声侵入。
如图2所示，印刷布线基板11能够构成为，使该通电电极VIA与信号线以及接地线分离且具有夹着旁路电容器C1、C2与导通孔VIA的布线不存在区域VCL。
[磁场噪声照射试验]
具体而言，使用噪声模拟器进行了对布线不存在区域VCL的效果进行确认的印刷布线基板的磁场噪声照射试验。磁场噪声照射试验是使用产生高电压脉冲噪声的设备并在该设备连接回路天线使磁场产生，向印刷布线基板照射的试验，是测量针对此时的脉冲噪声电压的耐压的试验。
图4是没有布线不存在区域VCL的印刷布线基板(比较例)的局部俯视图。图5是具有布线不存在区域VCL的印刷布线基板的局部俯视图。另外，图6是从图5的印刷布线基板的局部俯视图提取出了主要部分的印刷布线基板的简要图。
磁场噪声照射试验的结果为，图4的没有布线不存在区域VCL的现有型的印刷布线基板为800V左右的耐压，而在图5的具有布线不存在区域VCL的印刷布线基板可得到2000V以上的耐压。
参照图6，该布线不存在区域VCL是被连接于第一电源端子VDD的导体13a、旁路电容器C1、导体13b、VIA5、导体13e、旁路电容器C2、连接于第二电源端子VDDL的导体13d、以及连接于第三电源端子VSS的导体13f围起的区域，在印刷布线基板11的表面11F上，存在于对第一电源端子VDD、第二电源端子VDDL与第三电源端子VSS的连接产生妨碍的位置。另外，另一处布线不存在区域VCL存在于对连接于接地层GND的VIA5、导体13b、以及导体13e在印刷布线基板11的表面11F上与其它布线的连接产生妨碍的位置。此外，图6中，导体13f构成为覆盖第一区域R1并与VIA4连接。
根据本实施例，以包围与IC芯片的电源端子连接的旁路电容器的电源接地回路的一部分的方式配置布线不存在区域VCL，由此，电源接地回路与由上述布线不存在区域VCL形成的开口部的外周分离，能够抑制从外部受到的噪声的影响，其结果为，能够减少从外部受到的噪声的影响。
(实施例2的变形例)
图7是表示作为实施例2的变形例的基板电路装置10的一部分的简要俯视图。在实施例2的变形例中，代替实施例2的图6所示的导体13f、接地导通孔VIA4，而具有导体13g、导体13h以及接地导通孔VIA6。导体13g设置于印刷布线基板11的表面11F的第二区域R2，在导体13g的一端的焊盘且在第二区域R2上连接有IC芯片20的第三电源端子VSS，在导体13g的另一方且在第二区域R2上连接于接地导通孔VIA6。导体13h是覆盖印刷布线基板11的表面11F的第一区域R1而形成的GND电位的所谓实心布线的布线图案，如参照图5那样，也可以构成为，从第一区域R1的拐角部向第二区域R2避开其它布线图案地较宽地延伸。接地导通孔VIA6将印刷布线基板11的第一层的第二区域R2贯通并连接于背面11R的接地层GND。与图6中记载的导体13f不同，导体13g与覆盖第一区域R1的导体13h分离设置。
通过形成为这种结构，与实施例2相同地构成为导体13b、导体13e被布线不存在区域包围，由此，即使在表面11F侧具有与IC芯片20所使用的接地布线图案不同的接地线(未图示)，也能够防止来自该接地线图案的噪声侵入，且电源接地回路与由布线不存在区域VCL形成的开口部的外周分离，从而能够抑制从外部受到的噪声的影响，其结果为，能够减少从外部受到的噪声的影响。另外，如本变形例那样，通过将导体13g与导体13h分离，实心布线的导体13h(特别是如上述那样，在具备向第二区域R2延伸的延伸部分的情况下)所涉及的沿着导体13h的轮郭产生由电磁感应引起的感应电流、或经由其它布线图案而给予有噪声等担忧减少。
根据各实施例的基板电路装置，在与基板电路装置的表面不同的面(印刷布线基板的剖面以及背面)构成来自电源端子的折回的接地线回路的大部分，从而难以产生由电磁感应引起的感应电流。因此，与单纯地在基板电路装置的表面安装旁路电容器的情况相比，能够减少由来自外部的电磁波(噪声)引起的感应电流，能够防止LSI、IC的误动作。另外，通过这些结构，相对于IC芯片20的第一电源端子VDD或者第二电源端子VDDL、与第三电源端子VSS，不在印刷布线基板11的表面11F形成从直接电源连接于接地的回路，而成为使回路扩张并连接至背面11R侧的结构，由此，成为即使从表面11F侧施加有电磁波、也难以产生由电磁感应引起的感应电流的构造，从而能够抑制由噪声导致的误动作。另外，由于第一电源端子VDD、第三电源端子VSS、以及第二电源端子VDDL按照该顺序排列配置，所以在从垂直方向对从第一电源端子VDD经由旁路电容器C1而连接于接地导通孔VIA5的回路、从第二电源端子VDDL经由旁路电容器C2而连接于接地导通孔VIA5的回路施加有电磁波的情况下，从第三电源端子VSS观察，各回路的感应电流向相反方向流动而相互抵消。因此，施加于第一电源端子VDD、第二电源端子VDDL、以及第三电源端子VSS的感应电流减少，其结果是，能够减少由感应电流产生的噪声本身。另外，除旁路电容器以外，开关调节器的升压电容器、线性调节器的相位补偿用电容器也相同。并且，在需要利用水晶振子、滤波器等在LSI的多个端子间制作回路那样的布线的情况下，本发明也可适用。
此外，虽然构成为在各导通孔的端部事先设置连接焊盘，并经由该连接焊盘和布线与旁路电容器连接的方式，但并不限定于该方式，例如也可以能够与连接端子、旁路电容器等各种面安装部件直接连接。
此外，虽然对印刷布线基板作为单层的印刷布线基板进行了说明，但实际上并不限定于此，也可以是具有多层布线基板的印刷布线基板。在该情况下，背面11R可以构成为安装有IC芯片的层的背面，也可以构成为与其它层的表面11F侧相反的一侧的面，也可以构成为表面11F的相反的一侧的任一面。

Claims (5)

1.一种印刷布线基板，具有第一层，所述第一层具备安装有IC芯片的第一区域和与该第一区域邻接的第二区域，
所述印刷布线基板的特征在于，具有：
第一布线，其设置于所述印刷布线基板的所述第一层的所述第二区域；
第二布线，其设置于所述印刷布线基板的所述第一层的所述第二区域，且与所述第一布线分离配置；
第三布线，其设置于所述印刷布线基板的所述第一层的所述第二区域，且与所述第一布线和所述第二布线分离配置；
第一导通孔，其贯通所述印刷布线基板的所述第一层并连接于所述第一布线；
第二导通孔，其贯通所述印刷布线基板的所述第一层并连接于所述第二布线和所述第三布线；以及
接地层，其设置于相对于所述第一层与所述第一布线、所述第二布线以及所述第三布线相反的一侧，并经由所述第一导通孔和所述第二导通孔与该第一布线、该第二布线以及该第三布线电连接，
所述第一导通孔贯通所述印刷布线基板的所述第一层的所述第二区域，并与相对于所述第一层设置在相反侧的所述接地层连接，
所述第一布线与所述第一区域分离配置。
2.根据权利要求1所述的印刷布线基板，其特征在于，
所述第二布线、所述第一布线以及所述第三布线按照该顺序配置于位于所述第一区域的外周的所述第二区域上。
3.根据权利要求1或2所述的印刷布线基板，其特征在于，
所述印刷布线基板的所述第一层具备第一布线不存在区域，所述第一布线不存在区域被所述第一布线、所述第二导通孔、所述第三布线以及所述第二布线包围。
4.根据权利要求1～3中任一项所述的印刷布线基板，其特征在于，
所述印刷布线基板的所述第一层具备第二布线不在区域，所述第二布线不在区域与所述第一布线和所述第三布线形成在该第一层上的其它布线图案独立。
5.一种基板电路装置，其特征在于，具备：
权利要求1～4中任一项所述的印刷布线基板；和
IC芯片，其载置于所述印刷布线基板的所述第一区域，并具有连接于所述第一布线的接地端子和连接于所述第二布线的电源端子。
CN201910125739.8A 2017-02-21 2019-02-20 基板电路装置以及印刷布线基板 Active CN110177423B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017030537 2017-02-21
JP2018027561A JP7133319B2 (ja) 2017-02-21 2018-02-20 基板回路装置及びプリント配線基板
JP2018-027561 2018-02-20

Publications (2)

Publication Number Publication Date
CN110177423A CN110177423A (zh) 2019-08-27
CN110177423B true CN110177423B (zh) 2024-02-27

Family

ID=63167576

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810151890.4A Active CN108463048B (zh) 2017-02-21 2018-02-14 基板电路装置
CN201910125739.8A Active CN110177423B (zh) 2017-02-21 2019-02-20 基板电路装置以及印刷布线基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810151890.4A Active CN108463048B (zh) 2017-02-21 2018-02-14 基板电路装置

Country Status (3)

Country Link
US (2) US10375819B2 (zh)
JP (1) JP7133319B2 (zh)
CN (2) CN108463048B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108463048B (zh) * 2017-02-21 2022-04-15 拉碧斯半导体株式会社 基板电路装置
US11457524B2 (en) * 2019-04-29 2022-09-27 Nxp B.V. Integrated filter for de-sense reduction
JP7566142B2 (ja) * 2020-09-25 2024-10-11 華為技術有限公司 サブストレート、パッケージング化構造及び電子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1771500A (zh) * 2004-02-05 2006-05-10 松下电器产业株式会社 印刷布线板、程序、记录介质、印刷布线板设计设备及cad系统
JP2010098162A (ja) * 2008-10-17 2010-04-30 Hitachi Ltd プリント配線基板および設計支援システム
CN103379737A (zh) * 2012-04-19 2013-10-30 佳能株式会社 印刷电路板
CN108463048A (zh) * 2017-02-21 2018-08-28 拉碧斯半导体株式会社 基板电路装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102663A (ja) * 1995-10-04 1997-04-15 Canon Inc バイパスコンデンサ
JP2001203434A (ja) 2000-01-18 2001-07-27 Toshiba Corp プリント配線板及び電気機器
US7292450B2 (en) * 2006-01-31 2007-11-06 Microsoft Corporation High density surface mount part array layout and assembly technique
JP2007234864A (ja) * 2006-03-01 2007-09-13 Daikin Ind Ltd 装置及び接続方法
JP5196868B2 (ja) * 2006-06-16 2013-05-15 キヤノン株式会社 プリント回路板
JP5165912B2 (ja) 2007-03-15 2013-03-21 株式会社日立製作所 低ノイズ半導体装置
JP5354949B2 (ja) 2007-06-19 2013-11-27 キヤノン株式会社 プリント回路板
JP2009044029A (ja) * 2007-08-10 2009-02-26 Denso Corp 複数マイコン実装回路装置
JP2012156352A (ja) 2011-01-27 2012-08-16 Murata Mfg Co Ltd ノイズ対策電子部品の実装構造
JP2012238724A (ja) 2011-05-12 2012-12-06 Sharp Corp プリント配線基板
JP6207422B2 (ja) * 2014-02-19 2017-10-04 ルネサスエレクトロニクス株式会社 電子装置
JP6472344B2 (ja) 2015-06-30 2019-02-20 三菱電機株式会社 ノイズフィルタ及びプリント基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1771500A (zh) * 2004-02-05 2006-05-10 松下电器产业株式会社 印刷布线板、程序、记录介质、印刷布线板设计设备及cad系统
JP2010098162A (ja) * 2008-10-17 2010-04-30 Hitachi Ltd プリント配線基板および設計支援システム
CN103379737A (zh) * 2012-04-19 2013-10-30 佳能株式会社 印刷电路板
CN108463048A (zh) * 2017-02-21 2018-08-28 拉碧斯半导体株式会社 基板电路装置

Also Published As

Publication number Publication date
US10433420B2 (en) 2019-10-01
US20190261507A1 (en) 2019-08-22
CN108463048A (zh) 2018-08-28
US10375819B2 (en) 2019-08-06
US20180242444A1 (en) 2018-08-23
JP2018137440A (ja) 2018-08-30
CN108463048B (zh) 2022-04-15
CN110177423A (zh) 2019-08-27
JP7133319B2 (ja) 2022-09-08

Similar Documents

Publication Publication Date Title
US7466560B2 (en) Multilayered printed circuit board
CN110177423B (zh) 基板电路装置以及印刷布线基板
US7594105B2 (en) Multilayer print circuit board
EP3042394B1 (en) Low package parasitic inductance using a through-substrate interposer
US6418032B2 (en) Printed wiring board
CN107799489B (zh) 电子装置
US10856406B2 (en) Printed wiring board
JP2002543661A (ja) エネルギー調整回路アセンブリ
US11804425B2 (en) Electronic device and wiring board
JPWO2020174941A1 (ja) 電子機器及び基板
JP3514221B2 (ja) プリント配線基板
US9226386B2 (en) Printed circuit board with reduced emission of electro-magnetic radiation
WO2012153835A1 (ja) プリント配線基板
JP3956665B2 (ja) 多層プリント配線板
US11889616B2 (en) Circuit board
JP2020009936A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant