JP3514221B2 - プリント配線基板 - Google Patents
プリント配線基板Info
- Publication number
- JP3514221B2 JP3514221B2 JP2000243282A JP2000243282A JP3514221B2 JP 3514221 B2 JP3514221 B2 JP 3514221B2 JP 2000243282 A JP2000243282 A JP 2000243282A JP 2000243282 A JP2000243282 A JP 2000243282A JP 3514221 B2 JP3514221 B2 JP 3514221B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor region
- wiring board
- printed wiring
- terminals
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004020 conductor Substances 0.000 claims description 86
- 239000003990 capacitor Substances 0.000 claims description 51
- 230000008054 signal transmission Effects 0.000 claims description 3
- 239000000470 constituent Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000009434 installation Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09772—Conductors directly under a component but not electrically connected to the component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Description
プリント配線基板に関するもので、ノイズレベルの低減
が特に必要とされる電子機器、例えば車両ブレーキ制御
用ICのプリント配線基板に用いて好適である。
中央演算装置に代表されるICは電子機器の各種規制に
よってノイズレベルの低減が求められてきている。従来
のICにおいては、対面する2ピン(ICが4角形を成
しているとするとICの対向する辺それぞれに配置した
2つの端子)により電源電位と接地電位が取られてきた
が、昨今ではノイズ規制に対する観点から、電源電位及
び接地電位を取る端子を多数配置するICが主流となり
つつある。
数が増加することからICのパッケージサイズ及びバイ
パスコンデンサの配置数が増大してしまい、その結果バ
イパスコンデンサ及びその接続配線の基板占有面積が大
きくなるという問題を発生させる。
由度を低下させ、基板でのノイズ対策が困難となること
から、逆にノイズレベルが上昇してしまうという問題を
発生させている。
決することができると考えられるが、基板の多層化はコ
スト高になる。
増大を抑制しつつ、ノイズレベル低減を図ることを目的
とする。
め、請求項1に記載の発明では、電子部品(2)の各端
子と電気的に接続される複数のピン(3)が多角形状に
配置されてなるプリント配線基板において、複数のピン
のうち、多角形状を構成する辺の端部に配置されるピン
を接地端子(3a)にしていると共に、この接地端子に
隣合わせに配置されるピンを電源端子(3b)にしてお
り、さらに、多角形状のうち接地端子が配置されている
角部から放射状に延設されるように第1の導体領域(5
A)が形成され、該第1の導体領域と接地端子とが電気
的に接続されていることを特徴としている。
わせることにより、バイパスコンデンサによる基板占有
面積の増大を抑制することができる。そして、接地端子
を第1の導体領域に電気的に接続しているため、各接地
端子におけるグランドインピーダンスを低下させること
ができ、ノイズ低減を図ることができる。
ピンが構成する多角形状の内側に第2の導体領域(5
B)が形成されていると共に、角部に配置された2つの
接地端子の間の隙間に第3の導体領域(5C)が形成さ
れており、第1の導体領域と第2の導体領域とが第3の
導体領域を介して電気的に接続されていることを特徴と
している。
第3の導体領域を通じて各接地端子間が接続された状態
とされるため、各接地端子間の低インピーダンス化を図
ることができる。このため、接地端子の安定化が図れ、
ノイズの発生量を低減することができる。
が略四角形状に配置される場合を示したものであり、請
求項1、2とそれぞれ同様の効果が得られる。この場
合、請求項5に示すように、第1の導体領域を、接地端
子が配置された角部から約90度の角度を有した放射状
に延設した構成とできる。なお、請求項6に示すよう
に、第1の導体領域は、略四角形状の4つの角部のうち
2つ以上の角部に備えられていれば、上記各効果を得る
ことができる。
角部を構成する2つの辺それぞれの端部に位置する2つ
の接地端子が配置されている場合に、第1の導体領域を
2つの接地端子の両方共に電気的に接続させても良い
し、請求項8に示すように、角部に配置されている接地
端子の1つにのみ電気的に接続させてもよい。
端子とバイパスコンデンサの電源端子側が接続されるパ
ッド(7b)との間の主となる電流経路上にビアが形成
されていないことを特徴とする。このような構成とすれ
ば、電源ラインとバイパスコンデンサに向かうラインが
途中分岐しなくなるため、バイパスコンデンサのパッド
の付近をほぼすべての電源電流が通過するようにでき
る。
パスコンデンサの長手方向の寸法Sを、接地端子と電源
端子との間の間隔Tと比較し、寸法Sが間隔Tよりも大
きい場合には、バイパスコンデンサは、その長手方向が
接地端子と電源端子との配列方向に対して垂直を成すよ
うに配置され、寸法Sが間隔Tとほぼ同じ場合には、バ
イパスコンデンサは、その長手方向が配列方向を向くよ
うに配置されていることを特徴としている。
向の寸法S及び接地端子と電源端子との間の間隔Tとの
関係に基づいて、バイパスコンデンサの接続形態を決め
ることにより、バイパスコンデンサを通じて電源端子か
ら接地端子に流れる電流経路を短くすることができる。
する実施形態に記載の具体的手段との対応関係を示すも
のである。
の第1実施形態におけるプリント配線基板1に、QFP
(QuadFlat Package)−IC2を実装したときの上面
図を示す。以下、この図に基づいて本実施形態における
プリント配線基板1の構成について説明する。
は複数のピン(端子)3が略正方形状に並べられ、略正
方形状を構成する各辺に対して各ピン3が垂直方向を成
すように配置されている。これら各ピン3は、プリント
配線基板1上等に配置された図示しない各電子部品等に
接続される。
する各辺の端部に配置されたピン3aは、接地電位とさ
れるGND端子(接地端子)として用いられ、各ピン3
aの隣合わせに配置されたピン3bは、電源電位とされ
る電源端子として用いられる。以下、ピン3aをGND
端子といい、ピン3bを電源端子という。
央部には、QFP−IC2が搭載され、QFP−IC2
に備えられた各端子と複数のピン3のそれぞれとがワイ
ヤボンディングによりワイヤ4を介して電気的に接続さ
れている。なお、図1ではワイヤボンディングにおける
ワイヤ4のうちGND端子3aと電源端子3bとに接続
されるものを部分的に図示したが、実際にはQFP−I
C2と各ピン3とがすべてワイヤ4を介して電気的に接
続された状態となっている。
端子3aと電気的に接続される導体パターン5が印刷形
成されている。図2に、プリント配線基板1の上面図を
示し、プリント配線基板1上に形成された導体パターン
5の領域を斜線部で示す。
れる略正方形状の各角部と略正方形状の内側、及びこれ
らを連結する部位において、導体をベタ印刷することに
よって形成されている。
に配置される導体領域5Aは、各角部から放射状に延設
されている。すなわち、略正方形状の各角部を見てみる
と、各角部には2つのGND端子3aが配置され、これ
ら2つのGND端子3aが共に略正方形状の各辺から垂
直方向に延設されていることから、各GND端子3aに
挟まれる約90度の角度を有したスペースにはQFP−
IC2の各端子に接続されるピンが形成されない。この
スペースに導体を印刷することによって導体領域5Aを
形成している。なお、ここで言う放射状とは、略正方形
状を構成する各辺の端に配置したGND端子3aのさら
に外側に導体領域5Aを一様に備えたものを示し、より
具体的にはGND端子3aとその外側に配置した導体領
域5Aとの間にギャップを設けていないものを示してい
る。
内側に配置される導体領域5Bは、各ピンのQFP−I
C2側の端部によって形作られる略正方形と比べて若干
各辺の長さが短くされた略正方形状の全面、つまり図1
に示すQFP−IC2の裏面に位置する部分をも含むよ
うに導体を印刷することによって形成されている。
体領域5Bとを連結する導体領域5Cは、略正方形状の
各角部に配置されたGND端子3aの間の隙間を通じ
て、複数のピン3が構成する略正方形状の内外を貫通す
るように導体を印刷することによって形成されている。
各角部に配置されたGND端子3aの間の隙間は、要望
される導体領域5Cの幅に応じて大きさを設定すること
が可能である。ここでは、導体領域5Cを通じて電流が
抜け易くなって、後述する各GND端子3a間の低イン
ピーダンス化が図れるような大きさに設定してある。
ン5の導体領域5Aと各電源端子3bとの間にはバイパ
スコンデンサ6が配置された構造となっている。このよ
うに、各電源端子3bとGND端子3aとを隣り合わせ
ているため、これらの端子3a、3b間に接続されるバ
イパスコンデンサ6の配線長が最短となる。このため、
バイパスコンデンサ6及びその接続配線における基板占
有面積の増大を防ぐことができる。
具体的にはバイパスコンデンサ6のサイズに基づいて決
定され、以下のようになっている。
イズと接続形態との関係を説明する。バイパスコンデン
サ6の接続形態としては、隣り合うGND端子3aと電
源端子3bとの配列方向とバイパスコンデンサ6の長手
方向とを一致させる場合(以下、横置きという)と、そ
の配列方向に対してバイパスコンデンサ6の長手方向を
垂直にする場合(以下、縦置きという)との2つがあ
る。図3(a)〜(c)は、バイパスコンデンサ6のサ
イズ別にバイパスコンデンサ6を横置きした場合と縦置
きした場合それぞれにおける接続形態を模式的に示した
ものであり、(a)はバイパスコンデンサ6の長手方向
の寸法SがGND端子3aと電源端子3bとの間隔Tよ
りも十分に大きい場合、(b)は寸法Sが間隔Tより大
きい場合、(c)は寸法Sが間隔Tとほぼ同じ場合を示
している。
イパスコンデンサ6の両端はそれぞれ導体パターン5に
形成されたパッド7aと電源端子3bから延設されたパ
ッド7bに電気的に接続される。このとき、図3(a)
〜(c)に示す各場合について、バイパスコンデンサ6
を通じ電源端子3bからGND端子3aに抜ける電流経
路の長さを見てみると、バイパスコンデンサ6の寸法S
がGND端子3aと電源端子3bとの間隔Tよりも大き
い場合には、縦置きの方が横置きよりも電流経路が短
く、寸法Sが間隔Tとほぼ同じになる場合には、横置き
の方が縦置きよりも電流経路が短くなる。
とGND端子3aと電源端子3bとの間隔Tとの関係に
基づいて電流経路が短くなる形態を選択して、バイパス
コンデンサ6と導体パターン5及び電源端子3bとの電
気的接続を行っている。
電源端子となるパッド7bと電源端子3bの間の主とな
る電流経路上にはビアを用いないようにするのが好まし
い。これは、バイパスコンデンサ6のパッド7b付近を
ほぼすべての電源電流が通過するようにするためであ
る。すなわち、電源端子3bからみて主となる電源ライ
ンとバイパスコンデンサ6に向かうラインが途中分岐し
なければよく、電源端子3bとバイパスコンデンサ6と
の間にビアがないようにすれば、そのような途中分岐を
なくすことができる。
いては、以下の効果を得ることができる。
状の角部にGND端子3aを配置し、この角部において
プリント配線基板1に形成した導体パターン5とGND
端子3aとを結合させた構成としている。このため、各
GND端子3aにおけるグランドインピーダンスを低下
させることができる。
路電流が流れる際のグランドバウンスの発生を低減する
ことができ、他の回路ブロックへのノイズ伝搬を防ぐこ
とができる。また、QFP−IC2の各GND端子3a
間のインピーダンス及びバイパスコンデンサ6間のイン
ピーダンス低下が成されることから、QFP−IC2内
に備えられたMOSFET等のスイッチング時に発生す
る貫通電流に基づくノイズ発生量を低減することができ
る。
隣合わせることで、それぞれの端子間の相互インダクタ
ンスが上昇する。この相互インダクタンスは自己インダ
クタンスを打ち消すように作用するため、インダクタン
スによる逆起電力の発生を低減させることができる。さ
らに、電源端子3bとGND端子3aとを隣合わせるこ
とで、これらの間に挿入するバイパスコンデンサ6(デ
カップリングコンデンサ)の配線長を最短とすることが
できるため、コンデンサのESL(寄生直列インダクタ
ンス)が最小化され、ノイズ低減の効果がある。
体領域5Bをベタ印刷してグランドとし、この導体領域
5Bを通じて各GND端子3a間が接続された状態とさ
れるため、各GND端子3a間の低インピーダンス化を
図ることができる。このため、GND端子3aの安定化
が図れ、ノイズの発生量を低減することが可能となる。
さらに、QFP−IC2の直下の導体パターン5に流れ
るイメージ電流効果により、QFP−IC2からの直接
放射量を低減することができる。
を用いた場合におけるノイズ低減効果を従来と比較する
実験を行った。具体的には、図4(a)に示すように本
実施形態に示したプリント配線基板1を想定した基板、
すなわち、四角形状の2ヶ所の角部に導体領域5Aを設
けると共に四角形状の導体領域5Bを設け、これら導体
領域5Aと導体領域5Bとを導体領域5Cによって連結
した導体パターン5を有するプリント配線基板1と、図
4(b)に示すように四角形状の一辺において隣り合う
2ピン3a’、3b’を電源電位及び接地電位とした従
来のプリント配線基板との双方におけるノイズについて
調べた。その結果を図5に示す。
C2での電圧変動を調べたものであり、この変動量がノ
イズに相当する。なお、図4(b)においては、2ピン
3a’、3b’の反対側の接地端子3b’’の変動を見
ている。これらのうち実線で示したものた図4(a)に
示す構成のプリント配線基板1を用いた場合の電圧変動
を示しており、一点鎖線で示したものが図4(b)に示
す従来のプリント配線基板を用いた場合の電圧変動を示
している。
プリント配線基板1におけるノイズは、図4(b)に示
す従来のプリント配線基板1におけるノイズと比べて十
分に低減されていることが分かる。
リント配線基板1においては、バイパスコンデンサ6及
びその接続配線の基板占有面積を増大させることなく、
ノイズ低減を図ることが可能である。
複数のピンによって形作られる略正方形状の各角部すべ
てに、放射状に延設された導体領域5Aを設けている
が、必ずしも各角部すべてに備える必要はない。
意の一辺の両端に位置する2つの角部のみに導体領域5
Aを設けるようにしても良い。また、図7に示すように
略正方形状の対向する2つの角部のみに導体領域5Aを
設けるようにしてもよい。
置される2つのGND端子3aの両方共と導体領域5A
とが接合されるような構成としているが、少なくとも一
方が接合されていれば、GND端子3aのグランドイン
ピーダンス低減の効果を得ることができる。なお、この
場合、2つの端子間に形成される約90度の角度を成す
スペースすべてを導体領域5Aとする必要はなく、例え
ばそのうちの半分のスペースを導体領域5Bとしてもよ
い。さらに、角部を構成する2辺の双方の端部が接地端
子とされる場合だけでなく、一方にのみ接地端子が配置
されるような場合でも適用できる。
放射状に設けたものの例として、導体領域5Aを約90
度の角度で設けたものを示しているが、これに限るもの
ではなく、バイパスコンデンサ6の配置時に各GND端
子3a間の最長距離W(図2参照)の幅に対して、配線
幅がW/21/2となる関係が保持されていれば良い。す
なわち、プリント配線基板上に配置される各種部品やレ
イアウトの関係からどこまでも導体領域5Aを理想的に
配置できるわけではないため、最低限必要とされる配線
幅(グランド太さ)が確保されるようにすればよい。そ
して、このような関係を満たすようにバイパスコンデン
サ6の配置(縦置き、横置き)の組み合わせを適宜調整
すればよい。
成された箇所に、図8(a)に示すように、他の層に配
置された接地電位とされる導体パターンと導体領域5A
との電気的接続を図るグランドビア10が形成されても
良いし、図8(b)に示すように、導体領域5Aとの電
気的接続は成されないが、他の層の間(例えば第2層と
第3層)での電気的接続を図る信号伝達用のビア11が
形成されていても良い。
が略正方形状に配置される場合について説明している
が、複数のピンが略多角形状(例えば略四角形等)に配
置されるどのような場合でも本発明を適用可能である。
板1にQFP−IC2を実装した時の様子を示す図であ
る。
る。
めの図である。
ント配線基板1を模式的に示した図であり、(b)は従
来のプリント配線基板を模式に示した図である。
基板1を用いた場合における周波数と電圧変動との関係
を示す図である。
図である。
図である。
される場合を示す図であり、(b)は導体領域5A内に
信号伝達用のビアが形成される場合を示す図である。
3a…GND端子、3b…電源端子、4…ワイヤ、5…
導体パターン、5A、5B、5C…導体領域、6…バイ
パスコンデンサ、7…パッド。
Claims (14)
- 【請求項1】 電子部品(2)の各端子と電気的に接続
される複数のピン(3)が多角形状に配置されてなるプ
リント配線基板において、 前記複数のピンのうち、前記多角形状を構成する辺の端
部に配置されるピンを接地端子(3a)にしていると共
に、この接地端子に隣合わせに配置されるピンを電源端
子(3b)にしており、さらに、前記多角形状のうち前
記接地端子が配置されている角部から前記電子部品と同
一面で放射状に延設されるように第1の導体領域(5
A)が形成され、該第1の導体領域と前記接地端子とが
電気的に接続されていることを特徴とするプリント配線
基板。 - 【請求項2】 前記複数のピンが構成する前記多角形状
の内側に第2の導体領域(5B)が形成されていると共
に、前記角部に配置された端子の間の隙間に第3の導体
領域(5C)が形成されており、前記第1の導体領域と
前記第2の導体領域とが前記第3の導体領域を介して電
気的に接続されていることを特徴とする請求項1に記載
のプリント配線基板。 - 【請求項3】 電子部品(2)の各端子と電気的に接続
される複数のピン(3)が略四角形状に配置されてなる
プリント配線基板において、 前記複数のピンのうち、前記略四角形状を構成する辺の
端部に配置されるピンを接地端子(3a)にしていると
共に、この接地端子に隣合わせに配置されるピンを電源
端子(3b)にしており、さらに、前記略四角形状のう
ち前記接地端子が配置されている角部から前記電子部品
と同一面で放射状に延設されるように第1の導体領域
(5A)が形成され、該第1の導体領域と前記接地端子
とが電気的に接続されていることを特徴とするプリント
配線基板。 - 【請求項4】 前記複数のピンが構成する前記略四角形
状の内側に第2の導体領域(5B)が形成されていると
共に、前記角部に配置された端子の間の隙間に第3の導
体領域(5C)が形成されており、前記第1の導体領域
と前記第2の導体領域とが前記第3の導体領域を介して
電気的に接続されていることを特徴とする請求項3に記
載のプリント配線基板。 - 【請求項5】 前記第1の導体領域は、前記接地端子が
配置された角部から約90度の角度を有して放射状に延
設されていることを特徴とする請求項3また は4に記載
のプリント配線基板。 - 【請求項6】 前記第1の導体領域は、前記略四角形状
の4つの角部のうち2つ以上の角部に備えられているこ
とを特徴とする請求項3乃至5のいずれか1つに記載の
プリント配線基板。 - 【請求項7】 前記接地端子が配置された角部には、該
角部を構成する2つの辺それぞれの端部に配置された2
つの接地端子が位置しており、 前記第1の導体領域は、前記角部に配置される2つの接
地端子の両方共に電気的に接続されていることを特徴と
する請求項1乃至6のいずれか1つに記載のプリント配
線基板。 - 【請求項8】 前記角部には、該角部を構成する2つの
辺の少なくとも一方の端部に配置された少なくとも1つ
の接地端子が位置しており、 前記第1の導体領域は、前記角部に配置される接地端子
の1つにのみ電気的に接続されていることを特徴とする
請求項1乃至6のいずれか1つに記載のプリント配線基
板。 - 【請求項9】 前記接地端子と該接地端子に隣合せに配
置された前記電源端子との間には、バイパスコンデンサ
(6)が備えられていることを特徴とする請求項1乃至
8のいずれか1つに記載のプリント配線基板。 - 【請求項10】 前記電源端子と前記バイパスコンデン
サの電源端子側が接続されるパッド(7b)との間の主
となる電流経路上にビアが形成されていないことを特徴
とする請求項9に記載のプリント配線基板。 - 【請求項11】 前記バイパスコンデンサの配置時に前
記角部に配置された端子の間の最長距離Wの幅に対して
配線幅がW/21/2となる関係になっていることを特徴
とする請求項9又は10に記載のプリント配線基板。 - 【請求項12】 前記バイパスコンデンサの長手方向の
寸法Sを、前記接地端子と前記電源端子との間の間隔T
と比較し、 前記寸法Sが前記間隔Tよりも大きい場合には、前記バ
イパスコンデンサは、その長手方向が前記接地端子と前
記電源端子との配列方向に対して垂直を成すように配置
され、 寸法Sが間隔Tとほぼ同じ場合には、前記バイパスコン
デンサは、その長手方向が前記配列方向を向くように配
置されていることを特徴とする請求項9に記載のプリン
ト配線基板。 - 【請求項13】 前記第1の導体領域内には、他の層と
該第1の導体領域とを電気的に接続するためのグランド
ビアホール(10)が形成されていることを特徴とする
請求項1乃至9のいずれか1つに記載のプリント配線基
板。 - 【請求項14】 前記第1の導体領域内には、他の層同
士の間を電気的に接続するための信号伝達用のビア(1
1)が形成されていることを特徴とする請求項1乃至9
のいずれか1つに記載のプリント配線基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000243282A JP3514221B2 (ja) | 2000-08-10 | 2000-08-10 | プリント配線基板 |
US09/911,428 US6582238B2 (en) | 2000-08-10 | 2001-07-25 | Printed circuit board with ground corner regions |
EP01118697A EP1179971B1 (en) | 2000-08-10 | 2001-08-03 | Printed circuit board with pins for being connected to electronic part mounted thereon |
DE60130717T DE60130717T2 (de) | 2000-08-10 | 2001-08-03 | Leiterplatte mit Kontaktflächen zur Verbindung mit einem darauf montierten elektronischen Bauteil |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000243282A JP3514221B2 (ja) | 2000-08-10 | 2000-08-10 | プリント配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002057418A JP2002057418A (ja) | 2002-02-22 |
JP3514221B2 true JP3514221B2 (ja) | 2004-03-31 |
Family
ID=18734158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000243282A Expired - Fee Related JP3514221B2 (ja) | 2000-08-10 | 2000-08-10 | プリント配線基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6582238B2 (ja) |
EP (1) | EP1179971B1 (ja) |
JP (1) | JP3514221B2 (ja) |
DE (1) | DE60130717T2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6793500B1 (en) * | 2003-09-18 | 2004-09-21 | International Business Machines Corporation | Radial contact pad footprint and wiring for electrical components |
JP4707095B2 (ja) | 2005-05-09 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 半導体回路 |
JP5084153B2 (ja) * | 2005-08-15 | 2012-11-28 | キヤノン株式会社 | プリント基板 |
US8063480B2 (en) | 2006-02-28 | 2011-11-22 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
DE102007032092A1 (de) * | 2006-11-27 | 2008-05-29 | Conti Temic Microelectronic Gmbh | Schaltungsanordnung zur Energieversorgung eines integrierten Schaltkreises |
JP2009004689A (ja) * | 2007-06-25 | 2009-01-08 | Mitsubishi Electric Corp | プリント配線基板 |
US8947887B2 (en) * | 2009-02-23 | 2015-02-03 | Freescale Semiconductor, Inc. | Package assembly and method of tuning a natural resonant frequency of a package |
US9014085B2 (en) * | 2011-11-28 | 2015-04-21 | At&T Intellectual Property I, L.P. | Internet protocol session persistence for mobile communications |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63142894A (ja) * | 1986-12-06 | 1988-06-15 | 株式会社東芝 | フラツトパツケ−ジ集積回路の配線基板 |
FR2620587B1 (fr) * | 1987-09-16 | 1993-07-02 | Telemecanique Electrique | Circuit imprime equipe d'un drain thermique |
US4880386A (en) * | 1988-11-18 | 1989-11-14 | Amp Incorporated | Socketing a semiconductor device |
US5138429A (en) * | 1990-08-30 | 1992-08-11 | Hewlett-Packard Company | Precisely aligned lead frame using registration traces and pads |
US5131852A (en) * | 1991-08-23 | 1992-07-21 | Amp Incorporated | Electrical socket |
JPH0745936A (ja) * | 1993-07-31 | 1995-02-14 | Nippon Seiki Co Ltd | プリント配線基板 |
JPH07142673A (ja) * | 1993-11-15 | 1995-06-02 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
JPH08288626A (ja) * | 1995-04-19 | 1996-11-01 | Canon Inc | Ic及びプリント配線基板 |
JP3231225B2 (ja) * | 1995-09-18 | 2001-11-19 | アルプス電気株式会社 | プリント配線基板 |
US5777853A (en) * | 1996-05-03 | 1998-07-07 | Ast Research, Inc. | Printed circuit board having a dual square pattern footprints for receiving one of two electronic components having equal printouts per size |
JPH10223997A (ja) | 1997-02-12 | 1998-08-21 | Canon Inc | プリント配線基板 |
-
2000
- 2000-08-10 JP JP2000243282A patent/JP3514221B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-25 US US09/911,428 patent/US6582238B2/en not_active Expired - Lifetime
- 2001-08-03 DE DE60130717T patent/DE60130717T2/de not_active Expired - Lifetime
- 2001-08-03 EP EP01118697A patent/EP1179971B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1179971A3 (en) | 2005-12-07 |
JP2002057418A (ja) | 2002-02-22 |
EP1179971B1 (en) | 2007-10-03 |
US20020019155A1 (en) | 2002-02-14 |
EP1179971A2 (en) | 2002-02-13 |
DE60130717T2 (de) | 2008-07-17 |
US6582238B2 (en) | 2003-06-24 |
DE60130717D1 (de) | 2007-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6346743B1 (en) | Embedded capacitor assembly in a package | |
US7929315B2 (en) | Multilayered printed circuit board | |
US6365828B1 (en) | Electromagnetic interference suppressing device and circuit | |
US7518881B2 (en) | Interposer containing bypass capacitors for reducing voltage noise in an IC device | |
US5903050A (en) | Semiconductor package having capacitive extension spokes and method for making the same | |
JP3647307B2 (ja) | プリント配線基板および電子機器 | |
JP3294490B2 (ja) | Bga型半導体装置 | |
US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
JPH05218285A (ja) | 集積回路チップ・パッケージ | |
JP3514221B2 (ja) | プリント配線基板 | |
JP3443408B2 (ja) | 配線基板及びそれを用いた半導体装置 | |
JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
US5761049A (en) | Inductance cancelled condenser implemented apparatus | |
JP3139783B2 (ja) | 半導体集積回路装置 | |
CN108463048B (zh) | 基板电路装置 | |
US5583748A (en) | Semiconductor module having multiple circuit boards | |
US20080083984A1 (en) | Wiring board | |
US6437252B2 (en) | Method and structure for reducing power noise | |
JP2674553B2 (ja) | 半導体装置 | |
JP3116782B2 (ja) | 誘導相殺コンデンサを備えた回路基板 | |
JP4468651B2 (ja) | 集積回路パッケージの実装方法 | |
JP4545537B2 (ja) | 半導体装置及び半導体装置ユニット | |
JP2005203420A (ja) | 電子回路基板 | |
JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
JPH0832200A (ja) | 電気回路板及びプリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3514221 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |