JP2009044029A

JP2009044029A - 複数マイコン実装回路装置

Info

Publication number: JP2009044029A
Application number: JP2007208910A
Authority: JP
Inventors: Hiroshi Inamura; 洋稲村
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2007-08-10
Filing date: 2007-08-10
Publication date: 2009-02-26

Abstract

【課題】プリント基板の導体層パターン配線を簡素化することができ、それに伴って配線電力損失や高周波電磁波ノイズも低減でき、プリント基板も小型化できる複数マイコン実装回路装置を提供すること。
【解決手段】プリント基板１の面方向同位置に２つの１チップマイコン２、３を配置し、それらを製造公差の範囲内でなるべく好適には完全にオーバーラップさせる。各１チップマイコン２、３のＶｓｓ端子５は、共通の内層導体パターン１６、共通のビアホール導体１８，１９を通じてＶｓｓ電位を供給される。このようにすれば、電源配線パターンの縮小とともに耐ノイズ性能の向上とを実現することができる。
【選択図】図１

Description

本発明は、プリント基板に複数の１チップマイコンを実装してなる複数マイコン実装回路装置に関する。

近年における制御の複雑化に伴い、同一プリント基板に複数の１チップマイコンを実装する傾向が生じている。たとえば、下記の特許文献１は、２つの発電電動機を駆動する２つの３相インバータ装置を個別に制御する２つのECU（電子制御装置）を記載している。

量産時の製造コストを考慮すると、これら２つのECU装置用の１チップマイコンとしては、同一品種のものを選択されるのが普通である。
特開2007-274427号公報

しかしながら、上記した複数マイコン実装回路装置では、２つの１チップマイコンへの電源配線や信号配線のため、プリント基板の配線設計負担が増加し、プリント基板の導体層パターンの引き回しの複雑化のためプリント基板の大型化とそれに伴う配線電力損失や高周波電磁波ノイズが増大するという問題が生じた。すなわち、導体層パターンの引き回しの簡素化を考慮せずに単純に２つの１チップマイコンを同一プリント基板に実装する場合、必要なプリント基板面積はほぼ倍増してしまい、しかも２つの１チップマイコン及びそれらへの導体層パターンの近接によりノイズ問題は一層深刻となってしまう。

本発明は上記問題点に鑑みなされたものであり、プリント基板の導体層パターン配線を簡素化することができ、それに伴って配線電力損失や高周波電磁波ノイズも低減でき、プリント基板も小型化できる複数マイコン実装回路装置を提供することをその目的としている。

上記課題を解決する本発明は、表面に表層導体パターンを、裏面に裏層導体パターンを、内部に内層導体パターンを有し、前記各導体パターンはビアホール導体により接続されるプリント基板と、電源端子を有して前記プリント基板の表面及び裏面に個別に実装される少なくとも２つの１チップマイコンとを備え、前記２つの１チップマイコンは、前記プリント基板の表面又は裏面に実装された共通の電源ICの出力端子から給電される複数マイコン実装回路装置において、前記２つの１チップマイコンは、基板の厚さ方向へ投影した場合に50％以上オーバラップし、前記２つの１チップマイコンの前記電源端子から前記電源ＩＣの出力端子までの電源配線経路の７０％以上は、前記各導体パターンのうち共通の前記導体パターンにより構成されていることをその特徴としている。

すなわち、この発明は、２つの１チップマイコンがプリント基板の裏表ほぼ重なる位置に配置され、しかも電源ＩＣからこれら２つの１チップマイコンへの電源ラインの大部分を共用化しているため、広い導体層パターン幅をもつ電源配線必要面積を低減できる。又は、上記共通化により電源配線抵抗を減らしてその配線抵抗損失を減らすことができる。更に、上記共通化により電源配線経路の総距離を短縮することができるため、その配線インダクタンスを低減でき、それに起因して生じる高周波ノイズ電圧や電磁波ノイズ放射も低減することができる。

好適な態様において、前記２つの１チップマイコンは、基板の面方向において製造公差範囲で完全に重なって配置されている。これにより、上記効果を更に一層促進することができる。

好適な態様において、前記電源配線経路の５０％以上は、共通の前記内層導体パターンにより構成されている。これにより、電源配線経路のための配線が他の配線に邪魔されることが少なく、電源配線経路を短縮することができる。また、この電源配線経路としての内層導体パターンは、ほぼ定電位に維持されるため、２つの１チップマイコン間の電磁気的干渉を低減することもできる。

好適な態様において、前記２つの１チップマイコンの前記電源端子は、前記共通の内層導体パターンに接続される一つのビアホール導体の両端に個別に接続される。このようにすれば、２つの１チップマイコンへの電流が、一つのビアホール導体をプリント基板の厚さ方向逆向きに流れることになるため、このビアホール導体に流れるこれらの電流が形成する磁束が互いに打ち消し合うことになる。その結果、上記ビアホール導体を流れる電流のうちの高周波成分により放射される高周波電磁波ノイズを低減することができる。

好適な態様において、前記２つの１チップマイコンは、角形パッケージの４つの角部の近傍にそれぞれ前記電源端子を有し、前記プリント基板の面方向における前記２つの１チップマイコンの前記角部の位置は、製造公差範囲で同位置とされている。これにより、互いに裏返しに向かい合って重なって配置されるにもかかわらず、２つの１チップマイコンの電源端子の基板面方向における位置が同じとなるため、同一のビアホール導体によりこれら２つの１チップマイコンの電源端子を接続することが容易となる。また、電源配線経路としての共通の導体層パターンを更に短縮することができる。

本発明の好適な実施態様を図面を参照して以下に説明する。ただし、本発明はこの実施形態に限定解釈されるべきではなく、本発明の技術思想をその他の技術の組み合わせにより実現してもよいことはもちろんである。

図１はこの実施形態の複数マイコン実装回路装置の模式縦断面図である。１は多層プリント基板、２、３は１チップマイコン、４は低電圧電源電圧を出力する電源ICである。

図１において、表層導体パターン１１、１２が多層プリント基板１の表面（部品実装面）に図示され、裏層導体パターン１３、１４が多層プリント基板１の裏面（ハンダ面）に図示され、Vssラインをなす内層導体パターン１６が多層プリント基板１の内部に図示されている。

Vssラインをなす内層導体パターン１６は、接続点１６Aにてビアホール導体１７に接続され、ビアホール導体１７は電源ＩＣ４のＶｓｓ出力端子４１に接続されている。また、内層導体パターン１６は、接続点１６B、１６Cにてビアホール導体１８、１９に接続され、ビアホール導体１８、１９は１チップマイコン２、３のＶｓｓ端子５に接続されている。なお、１チップマイコン２、３のＶｓｓ端子５は、本発明で言う１チップマイコンの電源端子を構成している。

１チップマイコン２の端子配置例を図２に示す。この実施形態では、１チップマイコン３は１チップマイコン２と同品種とされているため、１チップマイコン３の端子配置は図２と同じである。１チップマイコン２の４つの角部には互いに直角に突出する２つのＶｓｓ端子５が設けられている。図２の１チップマイコン２は、合計８本のＶｓｓ端子５を有している。したがって、図２では、図１に示すビアホール導体１８、１９の他に、更に６つのビアホール導体を有しており、これら残りの６個のビアホール導体も、ビアホール導体１８、１９と同じく内層導体パターン１６に接続されている。ただし、図２では、これら８個のビアホール導体は、すべて８つのＶｓｓ端子５の直下に個別に露出して各Ｖｓｓ端子５に個別にはんだ接続されている。

（実施例効果）
上記したこの実施形態の回路装置では、１チップマイコン２、３が、プリント基板１の厚さ方向へ投影した場合に製造公差範囲内にて完全にオーバラップしており、かつ、２つの１チップマイコン２，３のＶｓｓ端子５ラインから電源ＩＣ４のＶｓｓ出力端子４１までの電源配線経路の７０％以上が、ビアホール導体１７及び内層導体パターン１６として共通化されているため、プリント基板１に必要なＶｓｓライン用の導体層パターン面積を大幅に減らすことができ、高密度実装が可能となる。また、その分だけ、内層導体パターン６などの配線幅を容易に増大させることができるため、配線抵抗損失を減らすことができる。更に、電源配線経路の総延長距離を短縮することができ、その配線インダクタンスを低減でき、それに起因して生じる高周波ノイズ電圧や電磁波ノイズ放射も低減することができる。

その他、同一のビアホール導体（たとえば１８）が、内層導体パターン１６と１チップマイコン３のＶｓｓ端子５との接続と、内層導体パターン１６と１チップマイコン２のＶｓｓ端子５との接続を同時に実現するため、更に配線の簡素化、短縮を実現することができる。この場合には、２つの１チップマイコン２、３への電流が、ビアホール導体（たとえば１８）を逆向きに流れるため、たとえば、電源ＩＣから１チップマイコン２、３へ流れる高周波ノイズ電流が、ビアホール導体（たとえば１８）に形成する高周波磁界が互いに打ち消し合うことになり、その結果として、１チップマイコン２、３のＶｓｓ端子５に導入される高周波電磁波ノイズを低減することができる。

更にこの実施形態では、１チップマイコン２は、角形パッケージ２００の４つの角部の近傍にそれぞれＶｓｓ端子５を有しているため、２つの１チップマイコン２、３のＶｓｓ端子５の基板面方向位置が等しくなる。したがって、１チップマイコン２、３の各８本のＶｓｓ端子５をそれぞれ、ビアホール導体の両端に接続することが可能となり、電源配線経路を更に短縮することができる。

なお、上記説明では、いわゆるGND端子となる１チップマイコン２、３へのＶｓｓラインについて説明したが、他の高電位側の電源配線についても同様の配線構造を採用できることはもちろんである。

（変形態様）
変形態様を図３を参照して説明する。

この態様は、上記実施形態にて、４つのビアホール導体１８〜２１を、互いに裏返しに重なって配置された１チップマイコン２、３の４つの角部それぞれに近接する位置に１個づつ設け、一つのビアホール導体を一つの表層導体パターン１５にて１チップマイコン２の互いに近接する２つのＶｓｓ端子５に接続している。同じく、この一つのビアホール導体を表層導体パターン１５の裏側に位置する同形の一つの裏層導体パターンにて１チップマイコン３の互いに近接する２つのＶｓｓ端子５に接続している。このようにしても、ほとんど電源配線経路の増大は無いため、上記と同様の効果を奏することできる。

図６に従来の２マイコン実装回路装置の配線例を示す。図６と図１とを比較すると、配線短縮効果及びビアホール導体の磁束φの相殺効果が容易に理解されるであろう。

（変形態様）
上記した実施形態では、１チップマイコン２と３とを製造公差の範囲でプリント基板１の面方向において完全に重なって配置したが、１チップマイコン２、３がプリント基板１の面方向へ多少ずれていても上記効果は多少減殺されるものの実現することができる。

たとえば、図４は、１チップマイコン３を内層導体パターン１６の延在方向へずらせた例である。この場合でも上記と同様の効果を期待することができる。

１チップマイコン３を内層導体パターン１６の延在方向へずらせる距離と、電源配線パターンの総面積との関係を図５に示す。ただし、図５では、横軸は、内層導体パターン１６の延在方向における１チップマイコン２、３の幅に対するずらせた距離の割合を示す。図５から、ずらせる距離の増大につれて言い換えれば１チップマイコン２、３のオーバーラップ面積の縮小とともに、電源配線パターンの総面積が増大することがわかる。なお、図４では、内層導体パターン１６の延在方向へずらせたが、ずらせる方向にこれに限定されないことはもちろんである。

実施形態の複数マイコン実装回路装置の模式縦断面図である。図１の１チップマイコンの平面図である。変形態様の複数マイコン実装回路装置の平面図である。変形態様の複数マイコン実装回路装置の模式縦断面図である。１チップマイコンのオーバーラップ量と必要な電源配線パターン面積との関係を示す図である。従来の複数マイコン実装回路装置を示す模式縦断面図である。

符号の説明

１多層プリント基板（プリント基板）
２１チップマイコン
３１チップマイコン
５１チップマイコンのＶｓｓ端子（電源端子）
６プリント基板の内層導体パターン
１１表層導体パターン
１３裏層導体パターン
１５表層導体パターン
１６内層導体パターン
１７ビアホール導体
１８ビアホール導体
１９ビアホール導体

Claims

表面に表層導体パターンを、裏面に裏層導体パターンを、内部に内層導体パターンを有し、前記各導体パターンはビアホール導体により接続されるプリント基板と、電源端子を有して前記プリント基板の表面及び裏面に個別に実装される２つの１チップマイコンとを備え、前記２つの１チップマイコンは、前記プリント基板の表面又は裏面に実装された共通の電源ICの出力端子から給電される複数マイコン実装回路装置において、
前記２つの１チップマイコンは、基板の厚さ方向へ投影した場合に50％以上オーバラップし、
前記２つの１チップマイコンの前記電源端子から前記電源ＩＣの出力端子までの電源配線経路の７０％以上は、前記各導体パターンのうち共通の前記導体パターンにより構成されていることを特徴とする複数マイコン実装回路装置。
請求項１記載の複数マイコン実装回路装置において、
前記２つの１チップマイコンは、基板の面方向において製造公差範囲で完全に重なって配置されている複数マイコン実装回路装置。
請求項１記載の複数マイコン実装回路装置において、
前記電源配線経路の５０％以上は、共通の前記内層導体パターンにより構成されている複数マイコン実装回路装置。
請求項２記載の複数マイコン実装回路装置において、
前記２つの１チップマイコンの前記電源端子は、前記共通の内層導体パターンに接続される一つのビアホール導体の両端に個別に接続される複数マイコン実装回路装置。
請求項４記載の複数マイコン実装回路装置において、
前記２つの１チップマイコンは、角形パッケージの４つの角部の近傍にそれぞれ前記電源端子を有し、
前記プリント基板の面方向における前記２つの１チップマイコンの前記角部の位置は、製造公差範囲で同位置とされている複数マイコン実装回路装置。