JP4273098B2 - 多層プリント回路板 - Google Patents
多層プリント回路板 Download PDFInfo
- Publication number
- JP4273098B2 JP4273098B2 JP2005209882A JP2005209882A JP4273098B2 JP 4273098 B2 JP4273098 B2 JP 4273098B2 JP 2005209882 A JP2005209882 A JP 2005209882A JP 2005209882 A JP2005209882 A JP 2005209882A JP 4273098 B2 JP4273098 B2 JP 4273098B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- surface layer
- bypass capacitor
- ground
- supply via
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 97
- 239000004020 conductor Substances 0.000 claims description 82
- 239000002344 surface layer Substances 0.000 claims description 77
- 239000010410 layer Substances 0.000 claims description 64
- 239000004065 semiconductor Substances 0.000 claims description 30
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 claims description 2
- 230000005855 radiation Effects 0.000 description 15
- 230000003071 parasitic effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000001965 increasing effect Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09263—Meander
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/0949—Pad close to a hole, not surrounding the hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10545—Related components mounted on both sides of the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
前記第1の表層から第2の表層を貫き、前記基幹電源配線層とは電気的に接続されない第1の電源ヴィアと、前記第1の表層に配置され前記半導体集積回路の電源端子と前記第1の電源ヴィアを接続する第1の導体パターンと、前記第2の表層から第1の表層を貫き、前記基幹電源配線層と電気的に接続される第2の電源ヴィアと、前記第2の表層に配置され、前記第1の電源ヴィアと前記第2の電源ヴィアとを接続する第2の導体パターンと、前記第2の表層から第1の表層を貫き、前記グラウンド層と電気的に接続されるグラウンドヴィアとを具備し、前記第2の導体パターンと、グラウンドヴィアとが前記バイパスコンデンサの一方の端子と接続されており、前記第2の電源ヴィアは、前記第1の電源ヴィアと前記グラウンドヴィアを結んだ線分の垂直二等分線よりもグラウンドヴィア側に位置し、かつグラウンドヴィアを中心として、ヴィアの長さをL、eを自然対数の底とした場合に、D=2L/eで表わされる半径Dの円の内部に位置する多層プリント回路板を提供している。
図1は、本発明の第1の実施形態のプリント回路板を示す模式図である。
M=2L(ln(2L/d)−1)×10−7 ・・・(1)
によって示される(M:相互インダクタンス、L:ヴィア長さ、d:ヴィア間隔)。この式(1)より相互インダクタンスが作用する領域を近似的に相互インダクタンスMが正の値を取る領域とみなすと、ln(2L/d)が1以上という条件が得られる。このことから、相互インダクタンスが作用する領域はヴィア間隔dが2L/e以内という条件が限定される(ただしeは自然対数の底)。
図5は、本発明の第2の形態を示す模式図である。図5において、601はノイズ発生源であるところのIC、602はIC601に電源を供給する電源端子、603はIC601に基準電位を与えるグラウンド端子、604はIC601の任意の機能を有する入出力端子である。605はIC601が実装されるプリント配線板の表層導体、606は表層導体に設けられた電源配線である。607はIC601が実装されたプリント配線板の電源供給システムを構成し、表層導体605の直下に位置する内層基幹電源プレーンである。608はプリント配線板の内層GND導体、609はIC601が実装される表層導体605とは反対面の表層導体である。610はIC601が実装された表層導体605から表層導体609に引き出す第1の電源ヴィアである。611は第1の電源ヴィア610によって表層導体609に引き出された電源配線である。612は表層導体609に実装されたバイパスコンデンサである。615は電源配線611上のバイパスコンデンサ612実装位置から後の電源配線に設けられたミアンダ配線パターンである。613はバイパスコンデンサ612を通った電流がグラウンド端子603に戻るための最短経路を構成するグラウンドヴィアであり、614はミアンダ配線パターン615と内層基幹電源プレーン607との接続をとる第2の電源ヴィアである。
図6は、本発明の第3の実施形態としてのプリント配線基板の構成を示す断面図である。QFPまたはSOPタイプのIC701の電源ピン702は、プリント配線板に設けられた電源配線706に半田付けにより実装されている。一方、プリント配線板のIC701の表面導体705とは反対側の表面導体709には、バイパスコンデンサ712を実装するための電源配線711が設けられている。
図7は、本発明の第4の形態を示す模式図である。図7において、801はノイズ発生源であるところのIC、802はIC801に電源を供給する電源端子である。805はIC801が実装されるプリント配線板の表層導体、806は表層導体に設けられた電源配線である。807はIC801が実装されたプリント配線板の電源供給システムを構成し、表層導体805の直下に位置する内層基幹電源プレーンである。808はプリント配線板の内層グラウンドプレーン、809はIC801が実装される表層導体805とは反対面の表層導体である。810はIC801が実装された表層導体805から表層導体809に引き出す第1の電源ヴィアである。811は第1の電源ヴィア810によって表層導体809に引き出された電源配線である。812は表層導体809に実装されたバイパスコンデンサである。814は電源配線811と内層基幹電源プレーン807との接続をとる第2の電源ヴィアである。第2の電源ヴィア814は表層導体809から一端表層導体805に引き出され、ふたたび第2の電源ヴィア814に隣接する第3の電源ヴィア815により内層基幹電源プレーン807と接続している。
図8は、本発明の第5の形態を示す模式図である。図8において、901はノイズ発生源であるところのIC、902はIC901に電源を供給する電源端子である。905はIC901が実装されるプリント配線板の表層導体、906は表層導体に設けられた電源配線である。907はIC901が実装されたプリント配線板の電源供給システムを構成し、表層導体905の直下に位置する内層基幹電源プレーンである。908はプリント配線板の内層GND導体、909はIC901が実装される表層導体905とは反対面の表層導体である。910はIC901が実装された表層導体805から表層導体809に引き出す第1の電源ヴィアである。電源ヴィア910は平行に2本のヴィアにより形成されている。911は第1の電源ヴィア810によって表層導体809に引き出された電源配線である。912は表層導体909に実装されたバイパスコンデンサである。914は電源配線811と内層基幹電源プレーン907との接続をとる第2の電源ヴィアである。
以上説明した実施形態では、ヴァイアホールとしてスルーホールを用いる場合を例に挙げて説明したが、本発明に係るヴァイアホールの構造はこれに限定されず、ヴィアホールやインナーヴィアホールを用いた場合でも、同様な効果が得られる。
102、202、602、702、802、902 電源端子
103、203、603 グラウンド端子
104、204、604 入出力端子
105、205、605、705、805、905 表層導体
106、206、606、706、806、906 電源配線
107、207、607、707、807、907 内層グラウンドプレーン
108、208、608、708、808、908 内層基幹電源プレーン
109、209、609、709、809、909 表層導体
110 電源ヴィア
210、610、710、810、910 第1の電源ヴィア
111、211、611、711、811、911 電源配線
112、212、304、612、712、812、912 バイパスコンデンサ
113、213、613、713、813、913 グラウンドヴィア
214、614、714、814、914 第1の電源ヴィア
301 ICモデル
302、306 伝送線路
303、305 インダクタンス
307 電源
Claims (6)
- 半導体集積回路が実装された第1の表層と、バイパスコンデンサが実装された前記第1の表層と反対面の第2の表層と、第1、第2の表層の内部に基幹電源配線層と基幹グラウンド層とを有する多層プリント回路板において、
前記第1の表層から第2の表層を貫き、前記基幹電源配線層とは電気的に接続されない第1の電源ヴィアと、前記第1の表層に配置され前記半導体集積回路の電源端子と前記第1の電源ヴィアを接続する第1の導体パターンと、前記第2の表層から第1の表層を貫き、前記基幹電源配線層と電気的に接続される第2の電源ヴィアと、前記第2の表層に配置され、前記第1の電源ヴィアと前記第2の電源ヴィアとを接続する第2の導体パターンと、前記第2の表層から第1の表層を貫き、前記グラウンド層と電気的に接続されるグラウンドヴィアとを具備し、前記第2の導体パターンと、グラウンドヴィアとが前記バイパスコンデンサの一方の端子と接続されており、前記第2の電源ヴィアは、前記第1の電源ヴィアと前記グラウンドヴィアを結んだ線分の垂直二等分線よりもグラウンドヴィア側に位置し、かつグラウンドヴィアを中心として、ヴィアの長さをL、eを自然対数の底とした場合に、D=2L/eで表わされる半径Dの円の内部に位置する
ことを特徴とする多層プリント回路板。 - 前記第2の電源ヴィアが、前記第1の電源ヴィアと前記グラウンドヴィアを結ぶ直線上に位置することを特徴とする請求項1に記載のプリント回路板。
- 前記第2の導体パターンは、前記バイパスコンデンサと前記第2の電源ヴィアとの間の部分にミアンダ形状部分を有することを特徴とする請求項1に記載の多層プリント回路板。
- 前記第1の電源ヴィアの内径が、前記第2の電源ヴィアの内径よりも大きいことを特徴とする請求項1に記載のプリント配線基板。
- 前記第1の電源ヴィアの数が、前記第2の電源ヴィアの数よりも多いことを特徴とする請求項1に記載のプリント配線基板。
- 前記第2の電源ヴィアの長さが、前記第1の電源ヴィアの長さよりも長いことを特徴とする請求項1に記載のプリント配線基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005209882A JP4273098B2 (ja) | 2004-09-07 | 2005-07-20 | 多層プリント回路板 |
US11/219,114 US7466560B2 (en) | 2004-09-07 | 2005-09-02 | Multilayered printed circuit board |
US12/245,988 US7679930B2 (en) | 2004-09-07 | 2008-10-06 | Multilayered printed circuit board |
US12/694,951 US7929315B2 (en) | 2004-09-07 | 2010-01-27 | Multilayered printed circuit board |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004259981 | 2004-09-07 | ||
JP2004364786 | 2004-12-16 | ||
JP2005209882A JP4273098B2 (ja) | 2004-09-07 | 2005-07-20 | 多層プリント回路板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006196859A JP2006196859A (ja) | 2006-07-27 |
JP2006196859A5 JP2006196859A5 (ja) | 2006-09-14 |
JP4273098B2 true JP4273098B2 (ja) | 2009-06-03 |
Family
ID=35995988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005209882A Expired - Fee Related JP4273098B2 (ja) | 2004-09-07 | 2005-07-20 | 多層プリント回路板 |
Country Status (2)
Country | Link |
---|---|
US (3) | US7466560B2 (ja) |
JP (1) | JP4273098B2 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006121046A (ja) * | 2004-09-24 | 2006-05-11 | Meiko:Kk | 回路基板 |
JP4860990B2 (ja) * | 2005-11-29 | 2012-01-25 | キヤノン株式会社 | 回路接続構造およびプリント回路板 |
JP4047351B2 (ja) * | 2005-12-12 | 2008-02-13 | キヤノン株式会社 | 多層プリント回路板 |
US7881065B1 (en) * | 2006-04-25 | 2011-02-01 | Tc License Ltd. | Circuit with improved electrostatic discharge susceptibility |
JP5354949B2 (ja) * | 2007-06-19 | 2013-11-27 | キヤノン株式会社 | プリント回路板 |
US20090021352A1 (en) * | 2007-07-18 | 2009-01-22 | Murata Manufacturing Co., Ltd. | Radio frequency ic device and electronic apparatus |
JP4977902B2 (ja) * | 2007-10-10 | 2012-07-18 | 国立大学法人電気通信大学 | アンテナ制御回路基板の構造およびアンテナ装置 |
CN101877935B (zh) * | 2009-04-29 | 2012-06-20 | 鸿富锦精密工业(深圳)有限公司 | 主板布局布线方法及利用该方法布局布线的主板 |
CN101932192A (zh) * | 2009-06-18 | 2010-12-29 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
KR101072591B1 (ko) * | 2009-08-10 | 2011-10-11 | 삼성전기주식회사 | Emi 노이즈 저감 인쇄회로기판 |
KR101038236B1 (ko) * | 2009-09-16 | 2011-06-01 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
KR101021548B1 (ko) * | 2009-09-18 | 2011-03-16 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
KR101021551B1 (ko) * | 2009-09-22 | 2011-03-16 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
KR101023541B1 (ko) * | 2009-09-22 | 2011-03-21 | 삼성전기주식회사 | Emi 노이즈 저감 인쇄회로기판 |
KR101092590B1 (ko) * | 2009-09-23 | 2011-12-13 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
JP2011187809A (ja) * | 2010-03-10 | 2011-09-22 | Renesas Electronics Corp | 半導体装置および多層配線基板 |
JP5758584B2 (ja) * | 2010-03-18 | 2015-08-05 | 本田技研工業株式会社 | ジャンクションボックス |
JP2012129443A (ja) * | 2010-12-17 | 2012-07-05 | Canon Inc | プリント回路板 |
US8587950B2 (en) | 2011-05-31 | 2013-11-19 | Server Technology, Inc. | Method and apparatus for multiple input power distribution to adjacent outputs |
TW201316895A (zh) * | 2011-10-14 | 2013-04-16 | Hon Hai Prec Ind Co Ltd | 可抑制電磁干擾的電路板 |
JP5472265B2 (ja) * | 2011-11-09 | 2014-04-16 | 株式会社村田製作所 | 電力増幅回路および高周波モジュール |
JP6153319B2 (ja) * | 2011-12-08 | 2017-06-28 | キヤノン株式会社 | プリント回路板、プリント配線板及び電子機器 |
JP6452270B2 (ja) * | 2012-04-19 | 2019-01-16 | キヤノン株式会社 | プリント回路板および電子機器 |
JP6108887B2 (ja) * | 2013-03-13 | 2017-04-05 | キヤノン株式会社 | 半導体パッケージ及びプリント回路板 |
US9377183B2 (en) * | 2013-03-14 | 2016-06-28 | Qualcomm Mems Technologies, Inc. | Low-profile lighting systems |
JP6098802B2 (ja) * | 2013-03-25 | 2017-03-22 | セイコーエプソン株式会社 | 液体噴射装置及び印刷装置 |
JP2015149356A (ja) * | 2014-02-05 | 2015-08-20 | 三菱電機株式会社 | 多層回路基板 |
JP6385074B2 (ja) * | 2014-03-03 | 2018-09-05 | キヤノン株式会社 | プリント回路板及び電子機器 |
US9967969B2 (en) * | 2014-04-21 | 2018-05-08 | Hitachi, Ltd. | Multilayer printed circuit board with switching power supply capacitors, broad patterns, and TT-type filter |
JP2018107307A (ja) * | 2016-12-27 | 2018-07-05 | 富士通株式会社 | プリント基板及び電子装置 |
TWI640229B (zh) * | 2017-04-14 | 2018-11-01 | 和碩聯合科技股份有限公司 | 電源信號傳遞結構及其設計方法 |
CN110831318A (zh) * | 2018-08-13 | 2020-02-21 | 中兴通讯股份有限公司 | 一种pcb板及电子设备 |
JP7087899B2 (ja) * | 2018-10-03 | 2022-06-21 | 株式会社デンソー | 駆動回路および当該回路を備える回路基板 |
WO2020165953A1 (ja) * | 2019-02-12 | 2020-08-20 | 三菱電機株式会社 | 多層プリント基板 |
US10849227B1 (en) * | 2020-04-13 | 2020-11-24 | Simmonds Precision Products, Inc. | Cascading power bus for circuit card assembly stacks |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07235775A (ja) * | 1994-02-21 | 1995-09-05 | Mitsubishi Electric Corp | 多層プリント配線基板 |
JP2734447B2 (ja) * | 1995-09-14 | 1998-03-30 | 日本電気株式会社 | 多層プリント基板 |
JP3036629B2 (ja) * | 1996-10-07 | 2000-04-24 | 富士ゼロックス株式会社 | プリント配線基板装置 |
US5912809A (en) * | 1997-01-21 | 1999-06-15 | Dell Usa, L.P. | Printed circuit board (PCB) including channeled capacitive plane structure |
JP2000040859A (ja) | 1998-07-22 | 2000-02-08 | Sony Corp | 電子回路基板 |
US6084779A (en) * | 1998-10-02 | 2000-07-04 | Sigrity, Inc. | Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips |
JP2001168477A (ja) * | 1999-12-13 | 2001-06-22 | Fujitsu Ltd | プリント基板、プリント基板モジュール、及び電子機器 |
US6535398B1 (en) * | 2000-03-07 | 2003-03-18 | Fujitsu Limited | Multichip module substrates with buried discrete capacitors and components and methods for making |
US6768650B2 (en) * | 2002-02-07 | 2004-07-27 | International Business Machines Corporation | Method and structure for reduction of impedance using decoupling capacitor |
JP2003297963A (ja) | 2002-04-03 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 多層回路基板および電子機器 |
JP2003332706A (ja) | 2002-05-07 | 2003-11-21 | Fuji Xerox Co Ltd | プリント配線基板装置 |
-
2005
- 2005-07-20 JP JP2005209882A patent/JP4273098B2/ja not_active Expired - Fee Related
- 2005-09-02 US US11/219,114 patent/US7466560B2/en not_active Expired - Fee Related
-
2008
- 2008-10-06 US US12/245,988 patent/US7679930B2/en active Active
-
2010
- 2010-01-27 US US12/694,951 patent/US7929315B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006196859A (ja) | 2006-07-27 |
US20060050491A1 (en) | 2006-03-09 |
US7929315B2 (en) | 2011-04-19 |
US20100128451A1 (en) | 2010-05-27 |
US7466560B2 (en) | 2008-12-16 |
US7679930B2 (en) | 2010-03-16 |
US20090040741A1 (en) | 2009-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4273098B2 (ja) | 多層プリント回路板 | |
US7594105B2 (en) | Multilayer print circuit board | |
US6870252B2 (en) | Chip packaging and connection for reduced EMI | |
KR101013537B1 (ko) | 적층 커패시터들의 배선 구조 | |
JP2877132B2 (ja) | 多層プリント基板とその製造方法 | |
JP5354949B2 (ja) | プリント回路板 | |
US6555920B2 (en) | Vertical electronic circuit package | |
US10109576B2 (en) | Capacitor mounting structure | |
US20140078702A1 (en) | Multilayer printed circuit board | |
JP6108887B2 (ja) | 半導体パッケージ及びプリント回路板 | |
JP2007250928A (ja) | 多層プリント配線板 | |
US11764151B2 (en) | Connection of several circuits of an electronic chip | |
US8332790B1 (en) | Capacitive decoupling method and module | |
JP6425632B2 (ja) | プリント基板 | |
US9226386B2 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
JP2008198761A (ja) | 半導体装置 | |
JP2022173402A (ja) | 電子機器及び配線基板 | |
JP2005150490A (ja) | Icとプリント配線基板間のシート部品 | |
US10667385B2 (en) | Impedance control using anti-pad geometries | |
KR100669963B1 (ko) | 다층배선기판 및 그 제조 방법 | |
JP5742235B2 (ja) | 接続部品 | |
JP2005203420A (ja) | 電子回路基板 | |
JP2006339563A (ja) | 回路基板およびそれを用いた半導体パッケージ | |
JP2001135898A (ja) | プリント配線板 | |
JP2017216367A (ja) | プリント回路板及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060727 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4273098 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |