JP6452270B2 - プリント回路板および電子機器 - Google Patents

プリント回路板および電子機器 Download PDF

Info

Publication number
JP6452270B2
JP6452270B2 JP2012096100A JP2012096100A JP6452270B2 JP 6452270 B2 JP6452270 B2 JP 6452270B2 JP 2012096100 A JP2012096100 A JP 2012096100A JP 2012096100 A JP2012096100 A JP 2012096100A JP 6452270 B2 JP6452270 B2 JP 6452270B2
Authority
JP
Japan
Prior art keywords
semiconductor package
signal
terminal group
signal terminal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012096100A
Other languages
English (en)
Other versions
JP2013225544A (ja
Inventor
寛 磯野
寛 磯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012096100A priority Critical patent/JP6452270B2/ja
Priority to EP13162056.9A priority patent/EP2654387B1/en
Priority to US13/863,631 priority patent/US9185804B2/en
Priority to CN201310136822.8A priority patent/CN103379737B/zh
Publication of JP2013225544A publication Critical patent/JP2013225544A/ja
Priority to US14/855,233 priority patent/US9345140B2/en
Application granted granted Critical
Publication of JP6452270B2 publication Critical patent/JP6452270B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)

Description

本発明はプリント回路板に形成されるバス配線に関する。
近年の電子機器の高機能化に伴って、プリント回路板は動作の高速化や配線の高密度化が求められている。そのため高速で信号を伝送できる複数の信号線は並行に配線されたバス配線が頻繁に使用されている。送信側半導体パッケージから受信側半導体パッケージに信号をバス配線により伝送する場合、各配線の長さは等しくすることが求められる。各配線の長さの差が大きいと、受信側半導体パッケージの動作タイミングにずれが生じたり、各配線の接続点において信号が反射するタイミングの差により、ノイズが増大することとなる。
また、多層プリント配線板の一方の表面に送信側半導体パッケージ、他方の表面の受信側半導体パッケージが実装されている場合は、ヴィアを用いてバス配線を配置することとなる。また、通常多層プリント配線板の内層は、グラウンド層あるいは電源層が形成されており、グラウンド層あるいは電源層は、バス配線等の信号配線を流れる信号のリターン経路となっている。
しかしながらこのような多層プリント配線板の場合、グラウンド層あるいは電源層にもヴィアが形成されることとなる。近年プリント配線板を高密度に設計するためには、バス配線はできるだけ近接させて配線ことが必要となる。そのため、ヴィアも近接して配置しなければならない。そのため、グラウンド層あるいは電源層に形成されたヴィアを連続して配置すると、信号のリターン経路がヴィアによって分断される。そのため放射ノイズが増大してしまう。
特許文献１には、多層プリント配線板にバス配線を形成する場合、ヴィアを斜めに配置したり、２個もしくは４個置きに間隔を広く取ることが記載されている。このようにヴィアを形成することで、リターン経路は確保されている。
特開平８−３４０１６１号公報
近年、特許文献１に記載されているようなＱＦＰタイプの半導体パッケージに変わり、ＢＧＡ（ボールグリッドアレイ）タイプの半導体パッケージが使用されている。そのため、バス配線と接続される電極端子が、半導体パッケージの最外周に設けられた電極端子だけではなく、最外周と内周に設けられた電極端子にバス配線が接続される形態も増えている。そのためバス配線を等しい長さで配置することが困難になっている。
また多層プリント配線板の場合、バス配線の数が多くなると、信号配線のグラウンド層あるいは電源層に形成されるヴィアの数が増加し、信号のリターン経路の確保が困難となる。また、特許文献１に記載されているように、ヴィアを斜めに配置したとしても、ヴィアを形成する領域が大きくなり、基板設計の自由度を著しく阻害することとなる。すなわちヴィアが斜めに形成されると、バイパスコンデンサなどの電子部品を実装する領域が限られ、また他の信号配線を形成する領域も限られることとなる。
本発明は、信号電流に対するリターン電流経路を確保するプリント回路板の構成にすることで放射ノイズを低減しつつ、高密度配線を実現するプリント回路板を提供することを目的としている。
本願発明は、プリント配線板の第１の表面層に第１の半導体パッケージが実装され、第２の表面層に第２の半導体パッケージが実装され、前記第１の半導体パッケージから第２の半導体パッケージへバス信号を伝送するプリント回路板において、前記第１の半導体パッケージに設けられた第１の信号端子群は、前記第１の半導体パッケージの直下に設けられた複数の第１のヴィアと、前記複数の第１のヴィアと接続された第２の表面層に形成された複数の第１のバス配線とにより、前記第２の半導体パッケージに設けられた第３の信号端子群に接続されており、前記第１の半導体パッケージに設けられた第２の信号端子群は、前記第２の半導体パッケージの直下に設けられた複数の第２のヴィアと、前記複数の第２のヴィアに接続された第１の表面層に形成された複数の第２のバス配線とにより、前記第２の半導体パッケージに設けられた第４の信号端子群に接続されており、前記第１の半導体パッケージにおいて、前記第２の信号端子群は前記第１の信号端子群よりも外周側に配置された信号端子群であり、前記第２の半導体パッケージにおいて、前記第３の信号端子群は前記第４の信号端子群よりも外周側に配置された信号端子群であり、前記第１のバス配線と前記第１のヴィアにより形成される第１のバス配線経路と、前記第２のバス配線と前記第２のヴィアにより形成される第２のバス配線経路を伝送するバス信号の伝送時間が等しいことを特徴とするプリント回路板を提供している。
また、本願発明は、プリント配線板の第１の表面層に第１の半導体パッケージが実装され、第２の表面層に第２の半導体パッケージが実装され、前記第１の半導体パッケージから第２の半導体パッケージへバス信号を伝送するプリント回路板において、前記第１の半導体パッケージに設けられた第１の信号端子群は、前記第１の半導体パッケージの直下に設けられた複数の第１のヴィアと、前記複数の第１のヴィアと接続された第２の表面層に形成された複数の第１のバス配線とにより、前記第２の半導体パッケージに設けられた第３の信号端子群に接続されており、前記第１の半導体パッケージに設けられた第２の信号端子群は、前記第２の半導体パッケージの直下に設けられた複数の第２のヴィアと、前記複数の第２のヴィアに接続された第１の表面層に形成された複数の第２のバス配線とにより、前記第２の半導体パッケージに設けられた第４の信号端子群に接続されており、前記第１の半導体パッケージにおいて、前記第２の信号端子群は前記第１の信号端子群よりも外周側に配置された信号端子群であり、前記第２の半導体パッケージにおいて、前記第３の信号端子群は前記第４の信号端子群よりも外周側に配置された信号端子群であり、前記第１のバス配線と前記第２のバス配線の長さが等しいことを特徴とするプリント回路板を提供している。
本願発明は、プリント配線板の第１の表面層に第１の半導体パッケージが実装され、第２の表面層に第２の半導体パッケージが実装され、前記第１の半導体パッケージから第２の半導体パッケージへバス信号を伝送する複数の信号層を有するプリント回路板において、前記複数の信号層を形成する第１の信号層に形成された複数の第１のバス配線は、前記第１の半導体パッケージに設けられた第１の信号端子群、前記第１の半導体パッケージの直下に設けられた複数の第１のヴィア、前記第２の半導体パッケージの直下に設けられた複数の第３のヴィアおよび、前記第２の半導体パッケージに設けられた第３の信号端子群に接続されており、前記複数の信号層を形成する第２の信号層に形成された複数の第２のバス配線は、前記第１の半導体パッケージに設けられた第２の信号端子群、前記第１の半導体パッケージの直下に設けられた複数の第２のヴィア、前記第２の半導体パッケージの直下に設けられた複数の第４のヴィアおよび、前記第２の半導体パッケージに設けられた第４の信号端子群に接続されており、前記第１の信号層は、前記第２の信号層よりも前記第２の表面層に近くに設けられており、前記第１の半導体パッケージにおいて、前記第２の信号端子群は前記第１の信号端子群よりも外周側に配置された信号端子群であり、前記第２の半導体パッケージにおいて、前記第３の信号端子群は前記第４の信号端子群よりも外周側に配置された信号端子群であり、前記第１の信号層と第２の信号層の間には、第３の信号層が設けられており、前記第３の信号層には複数の第３のバス配線が形成されており、前記複数の第３のバス配線は、前記第１の半導体パッケージに設けられた第５の信号端子群および、前記第２の半導体パッケージに設けられた第６の信号端子群に接続されており、前記第１の半導体パッケージにおいて、前記第５の信号端子群は前記第１の信号端子群よりも外周側で、前記第２の信号端子群よりも内周側に配置された信号端子群であり、前記第２の半導体パッケージにおいて、前記第６の信号端子群は前記第４の信号端子群よりも外周側で、前記第３の信号端子群よりも内周側に配置された信号端子群であり、前記第１のバス配線、前記第２のバス配線、前記第３のバス配線の長さが等しいことを特徴とするプリント回路板を提供している。
また、本願発明は、プリント配線板の第１の表面層に第１の半導体パッケージが実装され、第２の表面層に第２の半導体パッケージが実装され、前記第１の半導体パッケージから第２の半導体パッケージへバス信号を伝送する複数の信号層を有するプリント回路板において、前記複数の信号層を形成する第１の信号層に形成された複数の第１のバス配線は、前記第１の半導体パッケージに設けられた第１の信号端子群、前記第１の半導体パッケージの直下に設けられた複数の第１のヴィア、前記第２の半導体パッケージの直下に設けられた複数の第３のヴィアおよび、前記第２の半導体パッケージに設けられた第３の信号端子群に接続されており、前記複数の信号層を形成する第２の信号層に形成された複数の第２のバス配線は、前記第１の半導体パッケージに設けられた第２の信号端子群、前記第１の半導体パッケージの直下に設けられた複数の第２のヴィア、前記第２の半導体パッケージの直下に設けられた複数の第４のヴィアおよび、前記第２の半導体パッケージに設けられた第４の信号端子群に接続されており、前記第１の信号層は、前記第２の信号層よりも前記第２の表面層に近くに設けられており、前記第１の半導体パッケージにおいて、前記第２の信号端子群は前記第１の信号端子群よりも外周側に配置された信号端子群であり、前記第２の半導体パッケージにおいて、前記第３の信号端子群は前記第４の信号端子群よりも外周側に配置された信号端子群であり、前記第１の信号層と第２の信号層の間には、第３の信号層が設けられており、前記第３の信号層には複数の第３のバス配線が形成されており、前記複数の第３のバス配線は、前記第１の半導体パッケージに設けられた第５の信号端子群および、前記第２の半導体パッケージに設けられた第６の信号端子群に接続されており、前記第１の半導体パッケージにおいて、前記第５の信号端子群は前記第１の信号端子群よりも外周側で、前記第２の信号端子群よりも内周側に配置された信号端子群であり、前記第２の半導体パッケージにおいて、前記第６の信号端子群は前記第４の信号端子群よりも外周側で、前記第３の信号端子群よりも内周側に配置された信号端子群であり、
前記第１のバス配線と前記第１のヴィアにより形成される第１のバス配線経路と、前記第２のバス配線と前記第２のヴィアにより形成される第２のバス配線経路と、前記第３のバス配線と前記第３のヴィアにより形成される第３のバス配線経路と、を伝送するバス信号の伝送時間が等しいことを特徴とするプリント回路板を提供している。
本発明は、信号電流のリターン経路を確保することで放射ノイズを低減しつつ、プリント回路板の高密度配線、高密度実装化ができる。
第１の実施の形態における多層プリント回路板の断面図 第１の実施の形態における半導体パッケージ１と半導体パッケージ２の端子配置を示した平面図。 第１の実施の形態におけるプリント回路板の各層を示した平面図。 第２の実施の形態を示したプリント回路板の断面図。 第３の実施の形態を示したプリント回路板の断面図。
以下図面を参照して本発明の実施の形態を説明する。
［第１の実施の形態］
図１は本発明の第１の実施の形態を示した４層構造の多層プリント回路板１００の断面図である。多層プリント回路板１００は、プリント配線板１０１の第１層（第１の表面層）である第１の信号層１０２に送信側である第１の半導体パッケージ１が、第４層（第２の表面層）である第２の信号層１０３に受信側である第２の半導体パッケージ２が実装されている。第１層と第４層の間に設けられた第２層はグラウンド層１０４、第３層は電源層１０５である。グラウンド層１０４にはグランドパターン３が形成されており、電源層１０５には電源パターン４が形成されている。なお、第２層を電源層１０５、第３層をグラウンド層１０４としても良い。
第１の半導体パッケージ１は複数のボール電極を介して第１の信号層１０２実装されている。ボール電極群１２は後述するバス配線１７と接続された第１の信号端子群であり、ボール電極群１３は後述するバス配線１８と接続された第２の信号端子群である。ボール電極２６はグラウンド端子であり、グランドパターン３とヴィア２２を介して接続されている。ボール電極２７は電源端子であり、電源パターン４とヴィア２３を介して接続されている。８はバイパスコンデンサであり、コンデンサ端子１０はヴィア２２とコンデンサ端子９はヴィア２３に接続されている。
第２の半導体パッケージ２は複数のボール電極を介して第２の信号層１０３実装されている。ボール電極群１４は後述するバス配線１７と接続された第３の信号端子群であり、ボール電極群１５は後述するバス配線１８と接続された第２の信号端子群である。ボール電極２４はグラウンド端子であり、グランドパターン３とヴィア２０を介して接続されている。ボール電極２５は電源端子であり、電源パターン４とヴィア２１を介して接続されている。５はバイパスコンデンサであり、コンデンサ端子６はヴィア２０とコンデンサ端子７はヴィア２１に接続されている。
第１の半導体パッケージ１のボール電極群１２と、第２の半導体パッケージ２のボール電極群１４とは、第１のヴィア１６および第２の信号層１０３に形成された第１のバス配線１７を介して接続されている。第１の半導体パッケージ１のボール電極群１３と、第２の半導体パッケージ２のボール電極群１５とは、第１の信号層１０２に形成された第２のバス配線１８および第２のヴィア１９を介して接続されている。
ボール電極群１２からボール電極群１４へ伝送するバス信号とボール電極群１３からボール電極群１５へ伝送するバス信号は同一のバス信号である。従って、第１のヴィア１６および第１のバス配線１７により形成される第１のバス配線経路と、第２のバス配線１８および第２のヴィア１９により形成される第２のバス配線経路とは、同じ信号を伝送する一つのバス配線経路である。このとき、第１のバス配線１７と第２のバス配線１８の長さをおよび幅を等しくすることで、第１のバス配線経路と第２のバス配線経路の等長配線を実現することができる。
図２は本発明の第１の実施の形態を示した図１の矢印１１からの平面視における半導体パッケージ１と半導体パッケージ２の端子配列を示した図である。
図２（ａ）は半導体パッケージ１のボール電極群１２とボール電極群１３のみを拡大して示した平面図である。図２（ａ）においてボール電極群１３は、半導体パッケージ１の最外周列に設けられた電極ａ４、ｂ４、ｃ４、ｄ４と、最外周列と隣接する最外周から数えて２列目に設けられた電極ａ３、ｂ３、ｃ３、ｄ３とからなっている。また、ボール電極群１２は、最外周から数えて３列目に設けられた電極ａ２、ｂ２、ｃ２、ｄ２と、最外周から数えて４列目に設けられた電極ａ１、ｂ１、ｃ１、ｄ１とからなっている。
図２（ｂ）は半導体パッケージ２のボール電極群１４とボール電極群１５のみを拡大して示した平面図である。図２（ｂ）においてボール電極群１４は、半導体パッケージ２の最外周列に設けられた電極ａ１’、ｂ１’、ｃ１’、ｄ１’と、最外周列と隣接する最外周から数えて２列目に設けられた電極ａ２’、ｂ２’、ｃ２’、ｄ２’とからなっている。またボール電極群１３は、最外周から数えて３列目に設けられた電極ａ３’、ｂ３’、ｃ３’、ｄ３’と、最外周から数えて４列目に設けられた電極ａ４’、ｂ４’、ｃ４’、ｄ４’とからなっている。 ボール電極群１２を形成する電極ａ１、ａ２、ｂ１、ｂ２、ｃ１、ｃ２、ｄ１、ｄ２と、ボール電極群１４を形成する電極ａ１’、ａ２’、ｂ１’、ｂ２’、ｃ１’、ｃ２’、ｄ１’、ｄ２’は、第１のヴィア１６および第１のバス配線１７を介して接続されている。また、ボール電極群１３を形成する電極ａ３、ａ４、ｂ３、ｂ４、ｃ３、ｃ４、ｄ３、ｄ４と、ボール電極群１５を形成する電極ａ３’、ａ４’、ｂ３’、ｂ４’、ｃ３’、ｃ４’、ｄ３’、ｄ４’は、第２のバス配線１８および第２のヴィア１９を介して接続されている。
図３は、本発明の第１の実施の形態を示した図１の矢印１１からの平面視における各層を示した図であり、図３（ａ）は第１層（第１の表面層）である第１の信号層１０２、図３（ｂ）は第２層であるグランドパターン３、図３（ｃ）は第３層である電源パターン４、図３（ｄ）は第４層（第２の表面層）である第２の信号層１０３をそれぞれ示している。なお説明を容易にするために、図３では、半導体パッケージ１に関してはボール電極群１２とボール電極群１３に周辺部のみを記載しており、半導体パッケージ２に関してはボール電極群１４とボール電極群１５に周辺部のみを記載している。また、配線は、本発明に関わるバス配線１７、１８のみを記している。
以上のような構成とすることで、ボール電極群１２からボール電極群１４へバス信号を伝送する第１のバス配線経路と、ボール電極群１３からボール電極群１５へバス信号を伝送する第２のバス配線経路における信号の伝送時間をほぼ等しくすることができる。また、第１のヴィア１６及び第２のヴィア１９はともに半導体パッケージ１および２の実装領域内に設けられており、基板設計の自由度を阻害することもない。
また、ボール電極群１２からの信号を伝送する第１のヴィア１６の近傍に、バイパスコンデンサ８と接続されたヴィア２２および２３を形成することで、前述の第１、第２のバス配線経路を伝送する信号のリターン経路を最短な長さで確保することができる。従って、放射ノイズの抑制に大きく貢献することができる。
この時、図１で示したバイパスコンデンサ５に接続されるボール電極群２４、２５の配置を、ボール電極群１４よりも外周側に配置することで、前述のリターン経路をヴィア２０、２１で阻害することもない。また同様に、バイパスコンデンサ８に接続されるボール電極群２６、２７の配置を、ボール電極群１３よりも外周側に配置することで同様の効果が得られる。
また、本実施の形態では、半導体パッケージ１の最外周列と最外周から数えて２列目にボール電極群１３を配置し、最外周から数えて３列目と４列目にボール電極群１２を配置している。本実施の形態はそれに限られるものではなく、ボール電極群１３がボール電極群１２よりも外周側に配置されていれば良い。また同様に半導体パッケージ２の最外周列と最外周から数えて２列目にボール電極群１４を配置し、最外周から数えて３列目と４列目にボール電極群１５を配置している。本実施の形態はそれに限られるものではなく、ボール電極群１４がボール電極群１５よりも外周側に配置されていれば良い。ただし、前述の第１のバス配線経路と第２のバス配線経路の伝送時間を等しくするためには、ボール電極群１３とボール電極群１４、及びボール電極群１２とボール電極群１５は、半導体パッケージの最外周から数えて同じ列に設けることが好ましい。
［第２の実施の形態］
図４は本発明の第２の実施の形態を示した４層構造のプリント回路板の断面図である。ただし説明を容易にするため、後述する半導体パッケージ２８、２９はその一部のみを記載している。
図４は本発明の第２の実施の形態を示した４層構造の多層プリント回路板２００の断面図である。多層プリント回路板２００は、プリント配線板２０１の第１層（第１の表面層）である電源層２０５に送信側である第１の半導体パッケージ２８が、第４層（第２の表面層）であるグラウンド層２０４に受信側である第２の半導体パッケージ２９が実装されている。電源層２０５には電源パターン３０が形成されており、グラウンド層２０４にはグラウンドパターン３１が形成されている。第１層と第４層の間に設けられた第２層は第１の信号層２０２、第３層は第２の信号層２０３である。なお、第４層を電源層２０５、第１層をグラウンド層２０４としても良い。
第１の半導体パッケージ２８は複数のボール電極を介して電源層２０５に実装されている。ボール電極群３２は後述するバス配線４０と接続された第１の信号端子群であり、ボール電極群３３は後述するバス配線４１と接続された第２の信号端子群である。第２の半導体パッケージ２９は複数のボール電極を介してグラウンド層２０４に実装されている。ボール電極群３４は後述するバス配線４０と接続された第３の信号端子群であり、ボール電極群３５は後述するバス配線４１と接続された第４の信号端子群である。
第１の半導体パッケージ２８のボール電極群３２と、第２の半導体パッケージ２９のボール電極群３４とは、第１のヴィア３６、信号層２０３より形成された第１のバス配線４０、および第３のヴィア３８に介して接続されている。第１の半導体パッケージ２８のボール電極群３３と、第２の半導体パッケージ２９のボール電極群３５とは、第２のヴィア３７、信号層２０２に形成された第２のバス配線４１および第４のヴィア３９を介して接続されている。
ボール電極群３２からボール電極群３４へ伝送する信号と、ボール電極群３３からボール電極群３５へ伝送する信号は同一の信号である。従って、第１のヴィア３６、第１のバス配線４０、第３のヴィア３８により形成される第１のバス配線経路と、第２のヴィア３７、第２のバス配線４１および第４のヴィア３９により形成される第２のバス配線経路とは、同じ信号を伝送する一つのバス配線経路である。このとき、第１のバス配線４０と第２のバス配線４１の長さをおよび幅を等しくすることで、第１のバス配線経路と第２のバス配線経路の等長配線を実現することができる。
以上のような構成とすることで、ボール電極群３２からボール電極群３４へバス信号を伝送する第１のバス配線経路と、ボール電極群３３からボール電極群３５へバス信号を伝送する第２のバス配線経路における信号の伝送時間をほぼ等しくすることができる。また、第１のヴィア３６、第２のヴィア３７、第３のヴィア３８及び第４のヴィア３９はともに半導体パッケージ２８および２９の実装領域内に設けられており、基板設計の自由度を阻害することもない。
また、形成するヴィアを第１の実施の形態の貫通ヴィアではなく、非貫通のヴィアにより形成している。また、電源パターン３０とグラウンドパターン３１を第１、第２の表面層に設けることで、伝送信号のリターン経路にヴィアが全くない構造を実現している。すなわち第１のバス配線経路のリターン経路はグラウンドパターン３１であり、第２のバス配線経路のリターン経路は電源パターン３０とすることができる。従って、放射ノイズの抑制に大きく貢献することができる。
［第３の実施の形態］
また、第１、第２の形態では、４層構造のプリント回路板について説明したが、本発明はそれに限定されるものではなく、４層以上の多層からなるプリント回路板であれば適応可能である。図５に６層構造のプリント回路板の場合を示す。
図５は本発明の第３の実施の形態を示した６層構造の多層プリント回路板３００の断面図である。多層プリント回路板３００は、プリント配線板３０１の第１層（第１の表面層）である第１の信号層３０２に送信側である第１の半導体パッケージ４２が、第６層（第２の表面層）である第２の信号層３０３に受信側である第２の半導体パッケージ４３が実装されている。第１層と第６層の間の内層に設けられた第２層はグラウンド層３０４、第５層は電源層３０５である。グラウンド層３０４にはグランドパターン４４が形成されており、電源層３０５には電源パターン４５が形成されている。なお、第２層を電源層３０５、第５層をグラウンド層３０４としても良い。また、第３層は第３の信号層３０６であり、第４層は第４の信号層３０７である。
第１の半導体パッケージ４２は複数のボール電極を介して第１の信号層３０２実装されている。ボール電極群５０は後述するバス配線６４と接続された第１の信号端子群であり、ボール電極群５３は後述するバス配線６７と接続された第２の信号端子群である。またボール電極群５１は後述するバス配線６５と接続された第５の信号端子群であり、ボール電極群５２は後述するバス配線６６と接続された第７の信号端子群である。第１の半導体パッケージ４２において、ボール電極群５１およびボール電極群５２は、ボール電極群５０よりも外周側であり、ボール電極群５３よりも内周側に形成されている。
第２の半導体パッケージ４３は複数のボール電極を介して第２の信号層３０３実装されている。ボール電極群５４は後述するバス配線６４と接続された第３の信号端子群であり、ボール電極群５７は後述するバス配線６７と接続された第４の信号端子群である。またボール電極群５５は後述するバス配線６５と接続された第６の信号端子群であり、ボール電極群５６は後述するバス配線６６と接続された第８の信号端子群である。第２の半導体パッケージ４３において、ボール電極群５５およびボール電極群５６は、ボール電極群５７よりも外周側であり、ボール電極群５４よりも内周側に形成されている。
第１の半導体パッケージ４２のボール電極群５０と、第２の半導体パッケージ４３のボール電極群５４とは、第１のヴィア５８および第２の信号層３０３に形成された第１のバス配線６４を介して接続されている。第１の半導体パッケージ４２のボール電極群５３と、第２の半導体パッケージ４３のボール電極群５７とは、第１の信号層３０２に形成された第２のバス配線６７および第２のヴィア６３を介して接続されている。また、第１の半導体パッケージ４２のボール電極群５１と、第２の半導体パッケージ４３のボール電極群５５とは、第３のヴィア５９、第４の信号層３０７に形成された第３のバス配線６５、および第４のヴィア６１を介して接続されている。第１の半導体パッケージ４２のボール電極群５２と、第２の半導体パッケージ４３のボール電極群５６とは、第５のヴィア６０、第３の信号層３０６に形成された第４のバス配線６６、および第６のヴィア６２を介して接続されている。
このとき、第１のバス配線６４、第２のバス配線６７、第３のバス配線６５、第４のバス配線６６の長さをおよび幅を等しくすることで、ボール電極群５０からボール電極群５４へバス信号を伝送する第１のバス配線経路と、ボール電極群５３からボール電極群５７へ信号を伝送する第２のバス配線経路と、ボール電極群５１からボール電極群５５へバス信号を伝送する第３のバス配線経路と、ボール電極群５２からボール電極群５６へバス信号を伝送する第４のバス配線経路における信号の伝送時間をほぼ等しくすることができる。また、第１のヴィア５８、第３のヴィア５９、第５のヴィア６０及び第４のヴィア６１、第６のヴィア６２、第２のヴィア６３はともに半導体パッケージ４２および４３の実装領域内に設けられており、基板設計の自由度を阻害することもない。
また、第１のバス配線経路および第３のバス配線経路のリターン経路は、それぞれにバス配線経路に隣接する電源層３０５となる。また、第２のバス配線経路および第４のバス配線経路のリターン経路は、それぞれに隣接するグラウンド層３０４となる。従って、第１のバス配線経路および第３のバス配線経路のリターン経路を最短とすることができ、放射ノイズの抑制に大きく貢献することができる。
１，２ 半導体パッケージ
３ グラウンドパターン
４ 電源パターン
１２，１３，１４，１５ ボール電極群
１７，１８ バス配線
１６，１９，２０，２１，２２，２３ ヴィア
５，８ コンデンサ
６，７，９，１０ コンデンサ端子
２４，２６ グラウンド端子
２５，２７ 電源端子
１０２、１０３ 信号層
１０４ グラウンド層
１０５ 電源層

Claims (9)

  1. プリント配線板の第１の表面層に第１の半導体パッケージが実装され、第２の表面層に第２の半導体パッケージが実装され、前記第１の半導体パッケージから第２の半導体パッケージへバス信号を伝送するプリント回路板において、
    前記第１の半導体パッケージに設けられた第１の信号端子群は、前記第１の半導体パッケージの直下に設けられた複数の第１のヴィアと、前記複数の第１のヴィアと接続された第２の表面層に形成された複数の第１のバス配線とにより、前記第２の半導体パッケージに設けられた第３の信号端子群に接続されており、
    前記第１の半導体パッケージに設けられた第２の信号端子群は、前記第２の半導体パッケージの直下に設けられた複数の第２のヴィアと、前記複数の第２のヴィアに接続された第１の表面層に形成された複数の第２のバス配線とにより、前記第２の半導体パッケージに設けられた第４の信号端子群に接続されており、
    前記第１の半導体パッケージにおいて、前記第２の信号端子群は前記第１の信号端子群よりも外周側に配置された信号端子群であり、前記第２の半導体パッケージにおいて、前記第３の信号端子群は前記第４の信号端子群よりも外周側に配置された信号端子群であり、
    前記第１のバス配線と前記第１のヴィアにより形成される第１のバス配線経路と、前記第２のバス配線と前記第２のヴィアにより形成される第２のバス配線経路を伝送するバス信号の伝送時間が等しいことを特徴とするプリント回路板。
  2. プリント配線板の第１の表面層に第１の半導体パッケージが実装され、第２の表面層に第２の半導体パッケージが実装され、前記第１の半導体パッケージから第２の半導体パッケージへバス信号を伝送するプリント回路板において、
    前記第１の半導体パッケージに設けられた第１の信号端子群は、前記第１の半導体パッケージの直下に設けられた複数の第１のヴィアと、前記複数の第１のヴィアと接続された第２の表面層に形成された複数の第１のバス配線とにより、前記第２の半導体パッケージに設けられた第３の信号端子群に接続されており、
    前記第１の半導体パッケージに設けられた第２の信号端子群は、前記第２の半導体パッケージの直下に設けられた複数の第２のヴィアと、前記複数の第２のヴィアに接続された第１の表面層に形成された複数の第２のバス配線とにより、前記第２の半導体パッケージに設けられた第４の信号端子群に接続されており、
    前記第１の半導体パッケージにおいて、前記第２の信号端子群は前記第１の信号端子群よりも外周側に配置された信号端子群であり、前記第２の半導体パッケージにおいて、前記第３の信号端子群は前記第４の信号端子群よりも外周側に配置された信号端子群であり、
    前記第１のバス配線と前記第２のバス配線の長さが等しいことを特徴とするプリント回路板。
  3. 前記第２の信号端子群は、前記第１の半導体パッケージの最外周に配置されており、前記第３の信号端子群は、前記第２の半導体パッケージの最外周に配置されていることを特徴とする請求項１または２に記載のプリント回路板。
  4. 前記プリント配線板の内層には電源層とグラウンド層が形成されており、前記第１の半導体パッケージには、前記第１の信号端子群もしくは第２の信号端子群に隣接して、前記電源層に形成された電源パターンと接続する電源端子もしくは前記グラウンド層に形成されたグラウンドパターンと接続するグラウンド端子が設けられており、前記電源端子もしくはグラウンド端子には、バイパスコンデンサが接続されていることを特徴とする請求項１乃至３に記載のプリント回路板。
  5. 前記プリント配線板の内層には電源層とグラウンド層が形成されており、前記第２の半導体パッケージには、前記第３の信号端子群もしくは第４の信号端子群に隣接して、前記電源層に形成された電源パターンと接続する電源端子もしくは前記グラウンド層に形成されたグラウンドパターンと接続するグラウンド端子が設けられており、前記電源端子もしくはグラウンド端子には、バイパスコンデンサが接続されていることを特徴とする請求項１乃至４に記載のプリント回路板。
  6. プリント配線板の第１の表面層に第１の半導体パッケージが実装され、第２の表面層に第２の半導体パッケージが実装され、前記第１の半導体パッケージから第２の半導体パッケージへバス信号を伝送する複数の信号層を有するプリント回路板において、
    前記複数の信号層を形成する第１の信号層に形成された複数の第１のバス配線は、前記第１の半導体パッケージに設けられた第１の信号端子群、前記第１の半導体パッケージの直下に設けられた複数の第１のヴィア、前記第２の半導体パッケージの直下に設けられた複数の第３のヴィアおよび、前記第２の半導体パッケージに設けられた第３の信号端子群に接続されており、
    前記複数の信号層を形成する第２の信号層に形成された複数の第２のバス配線は、前記第１の半導体パッケージに設けられた第２の信号端子群、前記第１の半導体パッケージの直下に設けられた複数の第２のヴィア、前記第２の半導体パッケージの直下に設けられた複数の第４のヴィアおよび、前記第２の半導体パッケージに設けられた第４の信号端子群に接続されており、
    前記第１の信号層は、前記第２の信号層よりも前記第２の表面層に近くに設けられており、前記第１の半導体パッケージにおいて、前記第２の信号端子群は前記第１の信号端子群よりも外周側に配置された信号端子群であり、前記第２の半導体パッケージにおいて、前記第３の信号端子群は前記第４の信号端子群よりも外周側に配置された信号端子群であり、
    前記第１の信号層と第２の信号層の間には、第３の信号層が設けられており、前記第３の信号層には複数の第３のバス配線が形成されており、前記複数の第３のバス配線は、前記第１の半導体パッケージに設けられた第５の信号端子群および、前記第２の半導体パッケージに設けられた第６の信号端子群に接続されており、前記第１の半導体パッケージにおいて、前記第５の信号端子群は前記第１の信号端子群よりも外周側で、前記第２の信号端子群よりも内周側に配置された信号端子群であり、前記第２の半導体パッケージにおいて、前記第６の信号端子群は前記第４の信号端子群よりも外周側で、前記第３の信号端子群よりも内周側に配置された信号端子群であり、
    前記第１のバス配線、前記第２のバス配線、前記第３のバス配線の長さが等しいことを特徴とするプリント回路板。
  7. プリント配線板の第１の表面層に第１の半導体パッケージが実装され、第２の表面層に第２の半導体パッケージが実装され、前記第１の半導体パッケージから第２の半導体パッケージへバス信号を伝送する複数の信号層を有するプリント回路板において、
    前記複数の信号層を形成する第１の信号層に形成された複数の第１のバス配線は、前記第１の半導体パッケージに設けられた第１の信号端子群、前記第１の半導体パッケージの直下に設けられた複数の第１のヴィア、前記第２の半導体パッケージの直下に設けられた複数の第３のヴィアおよび、前記第２の半導体パッケージに設けられた第３の信号端子群に接続されており、
    前記複数の信号層を形成する第２の信号層に形成された複数の第２のバス配線は、前記第１の半導体パッケージに設けられた第２の信号端子群、前記第１の半導体パッケージの直下に設けられた複数の第２のヴィア、前記第２の半導体パッケージの直下に設けられた複数の第４のヴィアおよび、前記第２の半導体パッケージに設けられた第４の信号端子群に接続されており、
    前記第１の信号層は、前記第２の信号層よりも前記第２の表面層に近くに設けられており、前記第１の半導体パッケージにおいて、前記第２の信号端子群は前記第１の信号端子群よりも外周側に配置された信号端子群であり、前記第２の半導体パッケージにおいて、前記第３の信号端子群は前記第４の信号端子群よりも外周側に配置された信号端子群であり、
    前記第１の信号層と第２の信号層の間には、第３の信号層が設けられており、前記第３の信号層には複数の第３のバス配線が形成されており、前記複数の第３のバス配線は、前記第１の半導体パッケージに設けられた第５の信号端子群および、前記第２の半導体パッケージに設けられた第６の信号端子群に接続されており、前記第１の半導体パッケージにおいて、前記第５の信号端子群は前記第１の信号端子群よりも外周側で、前記第２の信号端子群よりも内周側に配置された信号端子群であり、前記第２の半導体パッケージにおいて、前記第６の信号端子群は前記第４の信号端子群よりも外周側で、前記第３の信号端子群よりも内周側に配置された信号端子群であり、
    前記第１のバス配線と前記第１のヴィアにより形成される第１のバス配線経路と、前記第２のバス配線と前記第２のヴィアにより形成される第２のバス配線経路と、前記第３のバス配線と前記第３のヴィアにより形成される第３のバス配線経路と、を伝送するバス信号の伝送時間が等しいことを特徴とするプリント回路板。
  8. 前記第１の信号層と第３の信号層、および前記第２の信号層と第３の信号層の間には、電源層またはグラウンド層が設けられていることを特徴とする請求項６または７に記載のプリント回路板。
  9. 請求項１乃至８のいずれか１項に記載のプリント回路板を有する電子機器。
JP2012096100A 2012-04-19 2012-04-19 プリント回路板および電子機器 Active JP6452270B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012096100A JP6452270B2 (ja) 2012-04-19 2012-04-19 プリント回路板および電子機器
EP13162056.9A EP2654387B1 (en) 2012-04-19 2013-04-03 Printed circuit board
US13/863,631 US9185804B2 (en) 2012-04-19 2013-04-16 Printed circuit board
CN201310136822.8A CN103379737B (zh) 2012-04-19 2013-04-19 印刷电路板
US14/855,233 US9345140B2 (en) 2012-04-19 2015-09-15 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012096100A JP6452270B2 (ja) 2012-04-19 2012-04-19 プリント回路板および電子機器

Publications (2)

Publication Number Publication Date
JP2013225544A JP2013225544A (ja) 2013-10-31
JP6452270B2 true JP6452270B2 (ja) 2019-01-16

Family

ID=48013865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012096100A Active JP6452270B2 (ja) 2012-04-19 2012-04-19 プリント回路板および電子機器

Country Status (4)

Country Link
US (2) US9185804B2 (ja)
EP (1) EP2654387B1 (ja)
JP (1) JP6452270B2 (ja)
CN (1) CN103379737B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140162575A1 (en) * 2012-12-07 2014-06-12 Anayas360.Com, Llc Highly integrated millimeter-wave soc layout techniques for improved performance and modeling accuracy
EP2869339B1 (en) * 2013-10-31 2016-07-27 Ampleon Netherlands B.V. Transistor arrangement
WO2017131694A1 (en) * 2016-01-28 2017-08-03 Hewlett Packard Enterprise Development Lp Printed circuit boards
CN108463048B (zh) * 2017-02-21 2022-04-15 拉碧斯半导体株式会社 基板电路装置
US10074919B1 (en) * 2017-06-16 2018-09-11 Intel Corporation Board integrated interconnect
KR102420586B1 (ko) 2017-07-24 2022-07-13 삼성전자주식회사 반도체 장치, 반도체 패키지 및 반도체 패키지의 제조 방법
WO2019075224A1 (en) * 2017-10-11 2019-04-18 Nucleus Scientific, Inc. MODULAR BUS SYSTEMS FOR ELECTRIC VEHICLES
CN108925035A (zh) * 2018-08-01 2018-11-30 郑州云海信息技术有限公司 一种基于0402封装的印刷电路板封装设计方法及系统
US11234325B2 (en) * 2019-06-20 2022-01-25 Infinera Corporation Printed circuit board having a differential pair routing topology with negative plane routing and impedance correction structures
JP2021034536A (ja) * 2019-08-23 2021-03-01 日本特殊陶業株式会社 配線基板
JP7235708B2 (ja) * 2020-10-14 2023-03-08 矢崎総業株式会社 熱伝導シートの製造方法
DE102021202801B4 (de) * 2021-03-23 2022-10-13 Hanon Systems Efp Deutschland Gmbh Schaltung mit einer Leiterplatte und Fahrzeug mit zumindest einer derartigen Schaltung

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340161A (ja) 1995-06-13 1996-12-24 Canon Inc プリント配線基板上のバス配線
US5763947A (en) * 1996-01-31 1998-06-09 International Business Machines Corporation Integrated circuit chip package having configurable contacts and a removable connector
US5898217A (en) * 1998-01-05 1999-04-27 Motorola, Inc. Semiconductor device including a substrate having clustered interconnects
US6008534A (en) * 1998-01-14 1999-12-28 Lsi Logic Corporation Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
JP3495917B2 (ja) * 1998-07-15 2004-02-09 日本特殊陶業株式会社 多層配線基板
US6353539B1 (en) * 1998-07-21 2002-03-05 Intel Corporation Method and apparatus for matched length routing of back-to-back package placement
JP2000323645A (ja) 1999-05-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001035966A (ja) 2000-01-01 2001-02-09 Ngk Spark Plug Co Ltd 配線基板および中継基板
KR100455890B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP4137659B2 (ja) 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2005191355A (ja) * 2003-12-26 2005-07-14 Toshiba Corp モジュール基板
TW200603694A (en) * 2004-05-15 2006-01-16 Kalu K Vasoya Printed wiring board with conductive constraining core including resin filled slots
CN100367491C (zh) 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
JP4273098B2 (ja) * 2004-09-07 2009-06-03 キヤノン株式会社 多層プリント回路板
DE102005033254B4 (de) * 2005-07-15 2008-03-27 Qimonda Ag Verfahren zur Herstellung eines Chip-Trägersubstrats aus Silizium mit durchgehenden Kontakten
DE102005037040A1 (de) * 2005-08-05 2007-02-08 Epcos Ag Elektrisches Bauelement
JP2008109094A (ja) * 2006-09-29 2008-05-08 Sanyo Electric Co Ltd 素子搭載用基板および半導体モジュール
JP4978269B2 (ja) * 2007-03-27 2012-07-18 日本電気株式会社 多層配線基板
JP2009038112A (ja) * 2007-07-31 2009-02-19 Toshiba Corp プリント配線板構造および電子機器
WO2009119562A1 (ja) * 2008-03-28 2009-10-01 日本電気株式会社 多層プリント配線基板
JP2010010482A (ja) * 2008-06-27 2010-01-14 Canon Inc 差動伝送回路
CN101631425B (zh) * 2008-07-15 2012-08-29 鸿富锦精密工业（深圳）有限公司 电路板及其共存布线方法
US8488329B2 (en) * 2010-05-10 2013-07-16 International Business Machines Corporation Power and ground vias for power distribution systems
CN102348323A (zh) * 2010-08-02 2012-02-08 鸿富锦精密工业（深圳）有限公司 电路板

Also Published As

Publication number Publication date
JP2013225544A (ja) 2013-10-31
CN103379737A (zh) 2013-10-30
US20160007466A1 (en) 2016-01-07
US9185804B2 (en) 2015-11-10
US9345140B2 (en) 2016-05-17
US20130279135A1 (en) 2013-10-24
EP2654387B1 (en) 2021-08-11
CN103379737B (zh) 2016-03-02
EP2654387A3 (en) 2017-07-19
EP2654387A2 (en) 2013-10-23

Similar Documents

Publication Publication Date Title
JP6452270B2 (ja) プリント回路板および電子機器
US20070194432A1 (en) Arrangement of non-signal through vias and wiring board applying the same
US8319345B2 (en) Semiconductor packaging substrate and semiconductor device
US9549459B2 (en) Multilayer printed circuit board
JP6611555B2 (ja) プリント回路板及び電子機器
JP6140989B2 (ja) 多層基板、回路基板、情報処理装置、センサー装置、および通信装置
TWI572256B (zh) 線路板及電子總成
JP6671551B1 (ja) 多層プリント基板
US20080251286A1 (en) Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board
JP2003297963A (ja) 多層回路基板および電子機器
JP2008182062A (ja) 半導体装置
JP5324619B2 (ja) 信号伝送回路
JP2010192767A (ja) 配線基板及び半導体装置
CN114025465B (zh) 一种带隔离结构的pcb板
JP6039380B2 (ja) プリント配線板、プリント回路板及び電子機器
KR20040106252A (ko) 반도체 장치
CN109509737B (zh) 电子封装构件以及电路布局结构
WO2012153835A1 (ja) プリント配線基板
TWI586231B (zh) 電源及訊號延伸器及電路板
JP2012089541A (ja) 多層回路基板
JP6288910B2 (ja) 多層基板、回路基板、情報処理装置、センサー装置、および通信装置
JP3872713B2 (ja) 多層配線基板
JP2011071322A (ja) 電子装置
JP2015170682A (ja) プリント配線板
JP2005228977A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170824

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170828

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20171102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181211

R151 Written notification of patent or utility model registration

Ref document number: 6452270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151