JP2000323645A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000323645A
JP2000323645A JP11129739A JP12973999A JP2000323645A JP 2000323645 A JP2000323645 A JP 2000323645A JP 11129739 A JP11129739 A JP 11129739A JP 12973999 A JP12973999 A JP 12973999A JP 2000323645 A JP2000323645 A JP 2000323645A
Authority
JP
Japan
Prior art keywords
wiring pattern
semiconductor element
layer
insulating layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11129739A
Other languages
English (en)
Inventor
Yukiharu Takeuchi
之治 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP11129739A priority Critical patent/JP2000323645A/ja
Publication of JP2000323645A publication Critical patent/JP2000323645A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 半導体素子を集積して半導体装置に搭載する
ことを可能にし、コンパクトで複合機能を有する半導体
装置を提供する。 【解決手段】 基板３０上に絶縁層２６ａ、２６ｂ、２
６ｃを介して配線パターン２２ａ、２２ｂ、２２ｃ、２
２ｄが多層に積層され、該配線パターンが層間で電気的
に接続されてなる半導体装置において、前記配線パター
ンが形成された内層の配線層に、該配線パターンと電気
的に接続された半導体素子１２が埋設されて搭載されて
いる。内層の配線層は、下層の配線パターンを被覆する
とともに、電極端子形成面を上面にして内層に搭載され
た半導体素子１２の側面を封止する、半導体素子の厚さ
と略同じ厚さの絶縁層２６ａ、２６ｂ、２６ｃ、２６ｄ
と、絶縁層を貫通して形成されたビア３２を介して下層
の配線パターンと電気的に接続されるとともに、該絶縁
層の表面に形成され、前記半導体素子の電極端子形成面
上に延出して該電極端子と電気的に接続される上層の配
線パターンとを備えている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は単一のパッケージ内
に複数の半導体素子を搭載した半導体装置及びその製造
方法に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化、高機能化を図る
目的で単一のパッケージ内に複数の半導体素子を搭載し
た半導体装置が従来提供されている。図７は一枚の基板
１０に半導体素子１２を複数個搭載した半導体装置の例
を示す。図７(a) は基板１０の両面に半導体素子１２を
搭載した例、図７(b) は基板１０の片面に半導体素子１
２を積み重ねて搭載した例、図７(c) は基板１０の平面
内に半導体素子１２を複数個搭載した例、図７(d) は基
板１０の両面に半導体素子１２を搭載すると共に基板の
平面内に半導体素子１２を複数個搭載した例である。
【０００３】基板１０の表面には配線パターンが形成さ
れており、図示例ではいずれも半導体素子１２と配線パ
ターンとをワイヤボンディングによって電気的に接続し
ている。もちろん、半導体素子１２と配線パターンとの
電気的接続はワイヤボンディング接続に限らず、フリッ
プチップ接続、ＴＡＢ接続等が利用できる。
【０００４】
【発明が解決しようとする課題】上記の半導体装置は基
板１０の搭載面内に半導体素子１２を搭載するから、半
導体素子１２の搭載数が制限されるし、半導体素子１２
を積み重ねて搭載する場合でも何枚も積層することがで
きない。また、半導体素子１２と基板１０の配線パター
ンとをワイヤボンディングによって接続する場合は、ボ
ンディングエリアが必要となるから、さらに半導体素子
１２を搭載する面積が狭くなる。
【０００５】このようにパッケージ内に複数の半導体素
子１２を搭載する場合に、単に基板１０の搭載面に半導
体素子１２を搭載する方法では半導体素子１２の搭載数
が限定され十分な高集積化及び高機能化を図ることがで
きない。そこで、さらに半導体装置の高集積化及び高機
能化を図る方法として、基板を多層化し基板内に半導体
素子を内蔵する形式の半導体装置が考えられている。図
８は樹脂基体１４中に半導体素子１２を埋設し、半導体
素子１２の電極端子形成面上に配線層１６を形成して成
る半導体装置である。
【０００６】このように、複数の配線層を備えた多層基
板の構造を利用すれば、半導体素子等のチップ状の部品
を相互に電気的に接続して、基板内で３次元的に配置す
ることが可能である。しかしながら、基板内に半導体素
子を埋設し、かつ配線層を多層に形成することは必ずし
も容易ではなく、また、全体の厚さを薄くして、半導体
装置をコンパクトに形成しなければならないという問題
もある。本発明はこのような単一のパッケージ内に複数
の半導体素子を搭載した半導体装置に係るものであり、
その目的とするところは、従来の半導体装置にくらべて
効果的に高集積化及び高機能化を図ることができ、確実
に、かつコンパクトに製造することができる半導体装置
及びその製造方法を提供するにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、基板上に絶
縁層を介して配線パターンが多層に積層され、該配線パ
ターンが層間で電気的に接続されてなる半導体装置にお
いて、前記配線パターンが形成された内層の配線層に、
該配線パターンと電気的に接続された半導体素子が埋設
されて搭載されていることを特徴とする。また、内層の
配線層が、下層の配線パターンを被覆するとともに、電
極端子形成面を上面にして内層に搭載された半導体素子
の側面を封止する、半導体素子の厚さと略同じ厚さの絶
縁層と、該絶縁層を貫通して形成されたビアを介して下
層の配線パターンと電気的に接続されるとともに、該絶
縁層の表面に形成され、前記半導体素子の電極端子形成
面上に延出して該電極端子と電気的に接続される上層の
配線パターンとを備えていることを特徴とする。また、
基板の両面に前記配線パターンが形成され、基板を貫通
して設けた導通部を介して基板の両面に設けられた配線
パターンが電気的に接続されていることを特徴とする。
また、基板が金属板によって形成され、該金属板の一方
の面側の内層に半導体素子を埋設した配線層が形成され
ていることを特徴とする。
【０００８】また、配線パターンが形成された内層の配
線層に、該配線パターンと電気的に接続された半導体素
子が埋設されて搭載された半導体装置の製造方法におい
て、下層の配線パターンを有する配線層に電極端子形成
面を上面にして半導体素子を搭載し、下層の配線パター
ンと半導体素子の側面とを絶縁層により被覆し、該絶縁
層を貫通して前記下層の配線パターンを露出させるビア
穴を形成し、ビア穴の内面、絶縁層の表面及び半導体素
子の表面に電解めっき用のめっき給電層を形成した後、
該めっき給電層上に配線パターンを形成する部位を露出
したレジストパターンを形成し、該レジストパターンを
マスクとして電解めっきを施し、次いで、前記レジスト
パターンを除去した後、該レジストパターンの除去によ
って露出しためっき給電層部分を除去して、下層の配線
パターンと上層の配線パターンとを電気的に接続するビ
アと、前記半導体素子の電極端子と電気的に接続する上
層の配線パターンとを形成することを特徴とする。ま
た、前記半導体装置の製造方法において、基板、あるい
は下層の配線パターンを被覆して形成した絶縁層に電極
端子形成面を上面にして半導体素子を搭載し、半導体素
子の側面を絶縁層により被覆し、該絶縁層を貫通して前
記下層の配線パターンを露出させるビア穴を形成し、ビ
ア穴の内面、絶縁層の表面及び半導体素子の表面に電解
めっき用のめっき給電層を形成した後、該めっき給電層
上に配線パターンを形成する部位を露出したレジストパ
ターンを形成し、該レジストパターンをマスクとして電
解めっきを施し、次いで、前記レジストパターンを除去
した後、該レジストパターンの除去によって露出しため
っき給電層部分を除去して、下層の配線パターンと上層
の配線パターンとを電気的に接続するビアと、前記半導
体素子の電極端子と電気的に接続する上層の配線パター
ンとを形成することを特徴とする。また、半導体素子を
所定位置に搭載した後、半導体素子の厚さと略同じ厚さ
に形成され、半導体素子を収納する素子収納孔が形成さ
れた絶縁樹脂フィルムを、半導体素子と素子収納孔とを
位置合わせして配置し、リリースフィルムを介して前記
絶縁樹脂フィルムを加熱・加圧して半導体素子を搭載し
た層に絶縁層を形成することを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。図１、２は本発明
に係る半導体装置の製造方法を工程順に示す説明図であ
る。本実施形態では樹脂基板の両面に銅箔を貼った両面
銅貼り基板を基板に使用して多層に配線層を形成する。
基板として樹脂基板以外に金属基板やメタルコア基板等
を使用することも可能であるが、以下では、まず、樹脂
基板を基板材料とする基板を用いて半導体装置を形成す
る方法について説明する。
【００１０】図１(a) は樹脂基板２０の一方の面と他方
の面に配線パターン２２ａ、２３が形成され、これらの
配線パターン２２ａ、２３が樹脂基板２０を厚さ方向に
貫通する導通部２４を介して電気的に接続された基板３
０を示す。基板３０は、両面銅貼り基板に貫通孔を形成
し、無電解銅めっき及び電解銅めっきを施して貫通孔の
内壁面に導体膜を形成し、貫通孔に樹脂を充填した後、
樹脂基板２０の表面の銅箔とめっきにより銅箔上に形成
されためっき層からなる導体層をエッチングし配線パタ
ーン２２ａ、２３を形成して得られる。貫通孔の内壁面
に形成される導体膜が配線パターン２２ａ、２３を電気
的に接続する導通部２４となる。
【００１１】なお、基板３０は樹脂基板２０の両面に配
線パターンを複数層に形成したもの、たとえば４層の配
線層を有するもの等であってもよい。基板３０は多層配
線基板でのコア基板として作用する。複数層に配線層を
形成した基板は、下層の配線パターンを形成した後、絶
縁層により配線パターンを被覆し、レーザ光照射等によ
り絶縁層にビア穴を形成し、ビア穴の内面を含む絶縁層
の表面を導体層によって被着し、導体層を所要のパター
ンにエッチングして得られる。なお、別の方法として、
樹脂基板に貫通孔をあける工程を配線パターンを絶縁層
によって被覆した後の工程とし、絶縁層を含めて貫通孔
を形成した後、貫通孔の内壁面に導体部を形成しあわせ
て絶縁層の表面に導体層を形成し、導体層をエッチング
して上層の配線パターンを形成する方法もある。
【００１２】図１(b) は次に、基板３０に半導体素子１
２を搭載した状態である。半導体素子１２は機能面を上
面側として第１層の配線層に搭載する。配線パターン２
２ａは半導体素子１２の搭載位置を考慮し、また上層の
配線パターンとの電気的接続を考慮して所定のパターン
に形成されている。たとえば、配線パターン２２ａの形
成方法として、半導体素子１２の搭載部が接地電位とな
るように配線パターン２２ａを形成するといったことが
できる。図のように、半導体素子１２は、基板３０の平
面範囲内で複数個所に搭載する。
【００１３】本実施形態の半導体装置は基板３０の一方
の面のみに半導体素子１２を積層するように形成するも
のであり、本実施形態で基板３０の下面に設けた配線パ
ターン２３ははんだボール等の外部接続端子を接合する
ランドとして形成される。もちろん、製品形態により、
基板３０の両面に半導体素子１２を搭載することが可能
である。半導体素子１２は基板内に積層して配置するか
らできるだけ厚さの薄いものを使用する。現在、半導体
素子として５０μｍ〜１００μｍ程度の厚さのものが提
供されている。この程度の厚さの半導体素子１２であれ
ば基板内に積層して埋設して使用することは十分に可能
である。
【００１４】図１(c) は、次に、第１層の配線パターン
２２ａを絶縁層２６ａによって被覆した状態である。２
８は層間で配線層を電気的に接続するビアを形成するた
めのビア穴である。本実施形態では絶縁層２６ａを形成
する際に、半導体素子１２の厚さと略同じ厚さに絶縁層
２６ａを形成し、半導体素子１２の電極端子形成面（上
面）が絶縁層２６ａによって被覆されないように形成す
ることが特徴である。半導体素子１２と配線パターンと
は絶縁層２６ａの表面に形成する導体層を介して電気的
に接続するようにするからである。
【００１５】半導体素子１２の電極端子形成面を絶縁層
２６ａによって被覆しないようにするため、絶縁層２６
ａを形成する絶縁樹脂フィルム４０として半導体素子１
２の搭載位置に合わせて素子収納孔４０ａを形成したフ
ィルムを使用する。図３に絶縁樹脂フィルム４０を基板
に接着する方法を示す。素子収納孔４０ａを形成した絶
縁樹脂フィルム４０を基板に位置合わせし（図３(a))、
基板に配置する（図３(b))。絶縁樹脂フィルム４０に素
子収納孔４０ａが形成されているから半導体素子１２の
電極端子形成面を被覆せずに絶縁樹脂フィルム４０が配
置される。
【００１６】絶縁樹脂フィルム４０を基板に配置した
後、絶縁樹脂フィルム４０を加熱・加圧して絶縁層２６
ａを形成する（図３(c))。この加熱・加圧操作は絶縁樹
脂フィルム４０を確実に接着することと、絶縁層２６ａ
の表面を半導体素子１２の表面と同一の高さの平坦面に
することを目的とする。実施形態では絶縁樹脂フィルム
４０と半導体素子１２の表面をリリースフィルム４２に
よって被覆し、リリースフィルム４２を介して熱板４４
により加熱・加圧して半導体素子１２の側面部分を封止
する。リリースフィルム４２を介して熱圧着するのは、
絶縁樹脂フィルム４０を加熱・加圧して接着する際に半
導体素子１２の電極端子形成面が汚染されないようにす
るためである。
【００１７】リリースフィルム４２は所要の耐熱性を有
し、絶縁樹脂フィルム４０（絶縁層２６ａ）、半導体素
子１２と容易に剥離できるものを使用する。絶縁樹脂フ
ィルム４０としては、たとえば接着性を有するポリイミ
ド樹脂が使用できる。絶縁樹脂フィルム４０に形成する
素子収納孔４０ａは半導体素子１２と同寸か、もしくは
やや大きく形成する。また、絶縁樹脂フィルム４０は半
導体素子１２の厚さと同じか、もしくはやや厚いものを
使用する。絶縁層２６ａを形成した後、絶縁層２６ａの
所要部位にレーザ光を照射し、底面に配線パターン２２
ａが露出するビア穴２８を形成する。こうして、図１
(c)に示すビア穴２８が形成された絶縁層２６ａが得ら
れる。
【００１８】図１(d) は、絶縁層２６ａの表面に第２層
の配線パターン２２ｂを形成した状態である。第２層の
配線パターン２２ｂは次のような方法によって形成する
ことができる。まず、絶縁層２６ａに無電解銅めっきあ
るいはスパッタリングを施してビア穴２８を含む絶縁層
２６ａの表面及び半導体素子１２の表面に、電解めっき
を施すめっき給電層としての薄い導電層を形成する。次
に、この薄い導電層の表面に感光性レジストを塗布し、
第２層の配線パターン２２ｂを形成する部位を露出した
レジストパターンを形成する。次に、このレジストパタ
ーンをめっき用のマスクとし、薄い導電層をめっき給電
層として電解銅めっきを施し肉厚の導体層を形成する。
導体層を形成した後、先の電解めっきで使用したレジス
トパターンを除去し、薄いめっき給電層の露出部分をエ
ッチングにより除去し肉厚の導体層を残す。こうして、
絶縁層２６ａに配線パターン２２ｂが形成される。
【００１９】ビア穴２８では穴の内面に導体層が被着し
て形成され、第１層の配線パターン２２ａと第２層の配
線パターン２２ｂとを電気的に接続するビア３２が形成
される。また、半導体素子１２の電極端子形成面では半
導体素子１２の電極端子と電気的に接続する接続パター
ン３４が形成される。接続パターン３４は半導体素子１
２の電極端子形成面上に延出して電極端子に接続するよ
うに形成する。前述したように、絶縁層２６ａの表面と
半導体素子１２の電極端子形成面とは同一高さの平坦面
に形成されているから、めっき給電層用の薄い導電層を
形成した後、めっき用のレジストパターンを用いて電解
めっきを施すことにより配線パターンと同時に接続パタ
ーン３４が形成される。なお、接続パターン３４は当該
配線層での配線パターンの一部となるものであり、当該
配線層での引き回し用のパターンと半導体素子１２に接
続される接続パターン３４をともに含む意味で配線パタ
ーンという。
【００２０】図１(e) は、第２層の配線パターン２２ｂ
に半導体素子１２を搭載した状態である。第１層の配線
パターン２２ａに半導体素子１２を搭載した方法と同様
に、電極端子形成面を上面にし、配線パターン２２ｂに
位置合わせして半導体素子１２を搭載する。図１(f)
は、次に、第２層の配線パターン２２ｂを絶縁層２６ｂ
によって被覆した状態である。絶縁層２６ｂも絶縁層２
６ａを形成したと同様に、半導体素子１２の配置に合わ
せて素子収納孔を設けた絶縁樹脂フィルムを熱圧着し、
半導体素子１２の電極端子形成面と絶縁層２６ｂの表面
とが同一高さの平坦面となるように形成する。２８は絶
縁層２６ｂに形成したビア穴である。
【００２１】図２(a) は、絶縁層２６ｂの表面に第３層
目の配線パターン２２ｃを形成した状態である。３２が
第２層目の配線パターン２２ｂと第３目の配線パターン
２２ｃとを電気的に接続するビアである。配線パターン
２２ｃには、第２層目の場合と同様に、半導体素子１２
の電極端子と電気的に接続する接続パターン３４を形成
する。図２(b) は、第３層目の配線パターン２２ｃに半
導体素子１２を搭載した状態である。この場合も、電極
端子形成面を上面にして半導体素子１２を搭載する。図
２(c) は、配線パターン２２ｃを絶縁層２６ｃによって
被覆した状態である。半導体素子１２の電極端子形成面
と絶縁層２６ｃの表面とが面一の平坦面になるよう絶縁
層２６ｃを形成する。
【００２２】図２(d) は、絶縁層２６ｃの表面に導体層
を形成し、導体層をエッチングして第４層の配線パター
ン２２ｄを形成した状態である。第４層の配線パターン
２２ｄもビア３２を介して第３層の配線パターン２２ｃ
と電気的に接続され、接続パターン３４を介して半導体
素子１２と電気的に接続される。図２(e) は、第４層の
配線パターン２２ｄを形成した後、第４層の配線パター
ン２２ｄの表面を保護膜のソルダーレジスト３６によっ
て被覆し、基板３０の下面の配線パターン２３をソルダ
ーレジスト３６によって被覆する。配線パターン２２ｄ
の表面を被覆するソルダーレジスト３６は、最上層に搭
載する半導体素子の接続端子の配置位置に合わせて底面
で配線パターン２２ｄが露出する接続部３８を設けたも
のである。一方、配線パターン２３を被覆するソルダー
レジスト３６はランド２３ａが底面で露出するように設
けたものである。接続部３８及びランド２３ａの表面に
は金めっき等の保護めっきが施される。
【００２３】図２(e) に示す多層配線基板は内層に半導
体素子１２が配置されるとともに、樹脂基板２０を基板
として層間で電気的に接続した複数の配線層が形成され
たものとなる。図４は図２(e) に示す多層配線基板で、
最上層の配線パターン２２ｄにバンプ３９を介して半導
体素子１２を搭載し、配線パターン２３のランド２３ａ
に外部接続端子５０としてはんだボールを接合して得た
半導体装置の最終形状を示す。樹脂基板２０の一方の面
上に多層に配線層が形成され、これらの配線層中に半導
体素子１２が埋め込まれるとともに、樹脂基板２０の他
方の面にこれらの半導体素子１２と電気的に接続する外
部接続端子５０が取り付けられている。
【００２４】この半導体装置は外観上は配線基板の一方
の面に半導体素子１２が搭載され、他方の面に実装用の
外部接続端子が接合されたものとなっているが、多層形
成された配線基板の内部に半導体素子１２が内蔵されて
構成されていることから、半導体素子１２の集積度がき
わめて高度に達成され、複合機能を有するコンパクトな
半導体装置として提供することが可能になる。また、製
造方法も絶縁層を介して配線層を多層に形成する従来方
法を利用するものであり、配線層中に埋設した半導体素
子１２と配線パターンとの電気的接続が確保でき、半導
体装置としての所要の信頼性を得ることが可能になる。
【００２５】図５は本発明に係る半導体装置の他の実施
形態を示す。図５に示す半導体装置は内層に半導体素子
１２を埋設して基板３０の一方の面上のみに配線層を形
成するとともに、多層に形成した配線層の外面に外部接
続端子５０であるはんだボールを接合したことと、隣接
する配線層の層間に絶縁層２６を設けたことを特徴とす
る。隣接する配線層の層間に絶縁層２６を設けたことに
より、隣接層での半導体素子１２の配置位置の制約が緩
和され、隣接層で半導体素子１２が重複する平面配置と
することが可能になる。
【００２６】図６は図５に示す半導体装置を製造する工
程を示す。図６(a) は基板３０に電極端子形成面を上面
側として半導体素子１２を搭載し、半導体素子１２の側
面間を絶縁層２６によって封止し、絶縁層２６の表面と
半導体素子１２の表面に配線パターン２２を形成した状
態である。配線パターン２２には半導体素子１２の電極
端子に接続する接続パターン３４が形成される。このよ
うに半導体素子１２は基板３０に直接搭載することも可
能である。絶縁層２６は上述した実施形態と同様に、半
導体素子１２の配置位置に合わせて素子収納孔を形成し
た絶縁樹脂フィルム４０を基板３０上に配置し、リリー
スフィルムを介して加熱・加圧することにより半導体素
子１２の側面を封止するとともに、半導体素子１２の表
面と同一高さの平坦面となるように形成する。
【００２７】配線パターン２２は絶縁層２６および半導
体素子１２の表面にめっき給電層を設け、めっき給電層
の表面に配線パターン２２を形成するためのレジストパ
ターンを設け、このレジストパターンをマスクとして電
解めっきを施し、レジストパターンを除去して、薄いめ
っき給電層の露出部分をエッチングして除去することに
よって形成できる。図６(b) は配線パターン２２を設け
た面を絶縁層２６によって被覆し、下層の配線パターン
２２が底面で露出するビア穴２８を形成した状態であ
る。絶縁層２６は絶縁樹脂フィルム４０を被覆し、電気
的絶縁性を有する樹脂を薄くコーティングすることによ
って形成できる。ビア穴２８はレーザ光照射、エッチン
グ等によって形成できる。
【００２８】図６(c) は前述した実施形態と同様な方法
により、ビア穴２８にビア３２を形成し、ビア３２を介
して下層の配線パターンと電気的に接続する上層の配線
パターン２２を絶縁層２６の表面に形成した状態であ
る。図６(d) は次に、絶縁層２６の上に第２層目の半導
体素子１２を電極端子形成面を上面にして搭載した状態
である。この第２層目の半導体素子１２は絶縁層２６の
表面に形成した配線パターン２２の上に搭載することも
もちろん可能である。
【００２９】図６(d) は第２層目の半導体素子１２の側
面間を絶縁層２６によって封止するとともに、配線パタ
ーン２２を絶縁層２６によって被覆した状態である。当
該層における半導体素子１２の平面配置に合わせて素子
収納孔を設けた絶縁性フィルムを用いることにより、前
述したと同様な方法によって絶縁層２６を形成し、ビア
穴２８を形成する。絶縁層２６の表面と半導体素子１２
の電極端子形成面とは同一高さ面となっている。図６
(e) は絶縁層２６と半導体素子１２の電極端子形成面に
配線パターン２２を形成した状態である。配線パターン
２２には半導体素子１２の電極端子と電気的に接続され
る接続パターン３４が設けられる。
【００３０】半導体素子１２をさらに上層に積層する場
合は、上述したように、絶縁層２６を中間層に形成して
積層していけばよい。図５はこうして作成した半導体装
置を示すものである。前述したように、隣接する半導体
素子１２の中間層に絶縁層２６を設けることにより、平
面配置で見た場合、半導体素子１２を重複させて配置す
ることができ、半導体装置の平面方向での集積度を効果
的に向上させることが可能になる。
【００３１】本実施形態の半導体装置では基板３０に金
属板を使用し、基板強度を高めて配線層、絶縁層を多層
に形成した際の配線基板の反り等の変形を好適に防止で
きるようにしている。また、基板３０に金属板を使用す
ることにより、基板３０からの熱放散性を向上させ、配
線基板に埋設された半導体素子１２から発生する熱を効
果的に放散することを可能にする。基板３０に金属板を
使用することは半導体素子１２を多数個搭載するような
場合に有効である。また、本実施形態のように基板３０
の一方の面のみに配線層を設けた場合は、基板３０の他
方の露出面に放熱フィンを取り付けて熱放散性をさらに
改善することが可能になる。
【００３２】なお、上記各実施形態では、外部接続端子
としてはんだボール５０を使用した例を示したが、はん
だボールに限らずリードピン等を使用することも可能で
あり、実装構造は種々の形式を採用することができる。
たとえば、外部接続用の端子部を保護めっきを施したコ
ンタクト部に形成して実装基板側の接続電極に電気的に
接続するように構成する方法、外部接続用の端子をエッ
ジコネクタに形成する方法等がある。
【００３３】
【発明の効果】本発明に係る半導体装置は、上述したよ
うに、配線層を多層に形成するとともに多層に形成した
内層に半導体素子を埋設したことによって、半導体素子
をきわめて集積したかたちで半導体装置に搭載すること
を可能にする。各層に形成される配線パターンに設けた
接続パターンを介して半導体素子と配線パターンとが電
気的に接続されるから、半導体素子と配線パターンとの
電気的接続もきわめてコンパクトになされる。また、本
発明に係る半導体装置の製造方法によれば、層間で配線
パターンを確実に電気的に接続するとともに、半導体素
子との電気的接続を確実にとって内層に半導体素子を埋
設した多層の配線基板を確実に形成でき信頼性の高い、
コンパクトな半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法を示す説明
図である。
【図２】本発明に係る半導体装置の製造方法を示す説明
図である。
【図３】基板に絶縁樹脂フィルムを圧着する方法を示す
説明図である。
【図４】本発明に係る半導体装置の構成を示す断面図で
ある。
【図５】本発明に係る半導体装置の他の実施形態の構成
を示す断面図である。
【図６】半導体装置の他の実施形態の製造方法を示す説
明図である。
【図７】半導体素子を複数個搭載した半導体装置の従来
例を示す断面図である。
【図８】半導体素子を複数個搭載した半導体装置の従来
例を示す断面図である。
【符号の説明】
１０ 基板 １２ 半導体素子 １４ 樹脂基体 １６ 配線層 ２０ 樹脂基板 ２２、２２ａ、２２ｂ、２２ｃ、２２ｄ 配線パターン ２３ 配線パターン ２３ａ ランド ２６、２６ａ、２６ｂ、２６ｃ 絶縁層 ２８ ビア穴 ３０ 基板 ３２ ビア ３４ 接続パターン ３６ ソルダーレジスト ３８ 接続部 ４０ａ 素子収納孔 ４０ 絶縁樹脂フィルム ４２ リリースフィルム ４４ 熱板 ５０ 外部接続端子
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板上に絶縁層を介して配線パターンが
    多層に積層され、該配線パターンが層間で電気的に接続
    されてなる半導体装置において、 前記配線パターンが形成された内層の配線層に、該配線
    パターンと電気的に接続された半導体素子が埋設されて
    搭載されていることを特徴とする半導体装置。
  2. 【請求項２】 内層の配線層が、下層の配線パターンを
    被覆するとともに、電極端子形成面を上面にして内層に
    搭載された半導体素子の側面を封止する、半導体素子の
    厚さと略同じ厚さの絶縁層と、 該絶縁層を貫通して形成されたビアを介して下層の配線
    パターンと電気的に接続されるとともに、該絶縁層の表
    面に形成され、前記半導体素子の電極端子形成面上に延
    出して該電極端子と電気的に接続される上層の配線パタ
    ーンとを備えていることを特徴とする請求項１記載の半
    導体装置。
  3. 【請求項３】 基板の両面に前記配線パターンが形成さ
    れ、基板を貫通して設けた導通部を介して基板の両面に
    設けられた配線パターンが電気的に接続されていること
    を特徴とする請求項１または２記載の半導体装置。
  4. 【請求項４】 基板が金属板によって形成され、該金属
    板の一方の面側の内層に半導体素子を埋設した配線層が
    形成されていることを特徴とする請求項１または２記載
    の半導体装置。
  5. 【請求項５】 配線パターンが形成された内層の配線層
    に、該配線パターンと電気的に接続された半導体素子が
    埋設されて搭載された半導体装置の製造方法において、 下層の配線パターンを有する配線層に電極端子形成面を
    上面にして半導体素子を搭載し、 下層の配線パターンと半導体素子の側面とを絶縁層によ
    り被覆し、 該絶縁層を貫通して前記下層の配線パターンを露出させ
    るビア穴を形成し、ビア穴の内面、絶縁層の表面及び半
    導体素子の表面に電解めっき用のめっき給電層を形成し
    た後、 該めっき給電層上に配線パターンを形成する部位を露出
    したレジストパターンを形成し、該レジストパターンを
    マスクとして電解めっきを施し、 次いで、前記レジストパターンを除去した後、該レジス
    トパターンの除去によって露出しためっき給電層部分を
    除去して、下層の配線パターンと上層の配線パターンと
    を電気的に接続するビアと、前記半導体素子の電極端子
    と電気的に接続する上層の配線パターンとを形成するこ
    とを特徴とする半導体装置の製造方法。
  6. 【請求項６】 配線パターンが形成された内層の配線層
    に、該配線パターンと電気的に接続された半導体素子が
    埋設されて搭載された半導体装置の製造方法において、 基板、あるいは下層の配線パターンを被覆して形成した
    絶縁層に電極端子形成面を上面にして半導体素子を搭載
    し、 半導体素子の側面を絶縁層により被覆し、 該絶縁層を貫通して前記下層の配線パターンを露出させ
    るビア穴を形成し、ビア穴の内面、絶縁層の表面及び半
    導体素子の表面に電解めっき用のめっき給電層を形成し
    た後、 該めっき給電層上に配線パターンを形成する部位を露出
    したレジストパターンを形成し、該レジストパターンを
    マスクとして電解めっきを施し、 次いで、前記レジストパターンを除去した後、該レジス
    トパターンの除去によって露出しためっき給電層部分を
    除去して、下層の配線パターンと上層の配線パターンと
    を電気的に接続するビアと、前記半導体素子の電極端子
    と電気的に接続する上層の配線パターンとを形成するこ
    とを特徴とする半導体装置の製造方法。
  7. 【請求項７】 半導体素子を所定位置に搭載した後、半
    導体素子の厚さと略同じ厚さに形成され、半導体素子を
    収納する素子収納孔が形成された絶縁樹脂フィルムを、
    半導体素子と素子収納孔とを位置合わせして配置し、 リリースフィルムを介して前記絶縁樹脂フィルムを加熱
    ・加圧して半導体素子を搭載した層に絶縁層を形成する
    ことを特徴とする請求項５記載の半導体装置の製造方
    法。
JP11129739A 1999-05-11 1999-05-11 半導体装置及びその製造方法 Pending JP2000323645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11129739A JP2000323645A (ja) 1999-05-11 1999-05-11 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11129739A JP2000323645A (ja) 1999-05-11 1999-05-11 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000323645A true JP2000323645A (ja) 2000-11-24

Family

ID=15017020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11129739A Pending JP2000323645A (ja) 1999-05-11 1999-05-11 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000323645A (ja)

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002063688A1 (fr) * 2001-02-06 2002-08-15 Hitachi, Ltd Dispositif a circuit integre hybride, son procede de fabrication et dispositif electronique
JP2002246504A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵する多層プリント配線板の製造方法
JP2002246756A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2002246507A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板
JP2002246500A (ja) * 2000-12-12 2002-08-30 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2003218319A (ja) * 2002-01-18 2003-07-31 Ibiden Co Ltd マルチチップ半導体装置
EP1418617A3 (en) * 2002-11-05 2004-05-26 Shinko Electric Co. Ltd. Semiconductor device and method of manufacturing the same
JP2005026469A (ja) * 2003-07-02 2005-01-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6943442B2 (en) 2002-12-03 2005-09-13 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure having mutually connected electronic parts that are buried in a insulating film
EP1615264A2 (en) 2003-01-23 2006-01-11 Shinko Electric Industries Co., Ltd. Method of manufacturing an electronic parts packaging structure
US7057290B2 (en) 2003-02-13 2006-06-06 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
US7229856B2 (en) 2004-05-17 2007-06-12 Shinko Electric Industries Co., Ltd. Method of manufacturing electronic part packaging structure
US7247518B2 (en) 2001-11-01 2007-07-24 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
US7285728B2 (en) 2004-03-29 2007-10-23 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
JP2008306105A (ja) * 2007-06-11 2008-12-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2008547206A (ja) * 2005-06-14 2008-12-25 キュービック・ウエハ・インコーポレーテッド チップの架橋接続
CN100461384C (zh) * 2004-06-30 2009-02-11 三洋电机株式会社 电路装置及其制造方法
CN100463167C (zh) * 2005-06-23 2009-02-18 诺基亚有限公司 半导体封装及形成半导体封装的方法
KR100908759B1 (ko) * 2000-12-15 2009-07-22 인텔 코오퍼레이션 범프레스 적층식 상호 연결 층을 갖는 초소형 전자 패키지
US7683268B2 (en) 2004-06-08 2010-03-23 Sanyo Electric Co., Ltd. Semiconductor module with high process accuracy, manufacturing method thereof, and semiconductor device therewith
US7707713B2 (en) 2002-07-09 2010-05-04 Shinko Electric Industries Co., Ltd. Component-embedded circuit board fabrication method
US7843059B2 (en) 2005-07-21 2010-11-30 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7884286B2 (en) 2000-02-25 2011-02-08 Ibiden Co., Ltd. Multilayer printed circuit board
US8021922B2 (en) 2005-06-14 2011-09-20 Cufer Asset Ltd. L.L.C. Remote chip attachment
US8053903B2 (en) 2005-06-14 2011-11-08 Cufer Asset Ltd. L.L.C. Chip capacitive coupling
US8197627B2 (en) 2005-06-14 2012-06-12 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US8283778B2 (en) 2005-06-14 2012-10-09 Cufer Asset Ltd. L.L.C. Thermally balanced via
US8309860B2 (en) 2008-10-27 2012-11-13 Shinko Electric Industries Co., Ltd. Electronic component built-in substrate and method of manufacturing the same
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
CN103379737A (zh) * 2012-04-19 2013-10-30 佳能株式会社 印刷电路板

Cited By (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888605B2 (en) 2000-02-25 2011-02-15 Ibiden Co., Ltd. Multilayer printed circuit board
US8438727B2 (en) 2000-02-25 2013-05-14 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US7888606B2 (en) 2000-02-25 2011-02-15 Ibiden Co., Ltd. Multilayer printed circuit board
US7884286B2 (en) 2000-02-25 2011-02-08 Ibiden Co., Ltd. Multilayer printed circuit board
US8959756B2 (en) 2000-09-25 2015-02-24 Ibiden Co., Ltd. Method of manufacturing a printed circuit board having an embedded electronic component
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US8293579B2 (en) 2000-09-25 2012-10-23 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US9245838B2 (en) 2000-09-25 2016-01-26 Ibiden Co., Ltd. Semiconductor element
JP2002246500A (ja) * 2000-12-12 2002-08-30 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP4601158B2 (ja) * 2000-12-12 2010-12-22 イビデン株式会社 多層プリント配線板およびその製造方法
KR100908759B1 (ko) * 2000-12-15 2009-07-22 인텔 코오퍼레이션 범프레스 적층식 상호 연결 층을 갖는 초소형 전자 패키지
JP4618919B2 (ja) * 2000-12-15 2011-01-26 イビデン株式会社 半導体素子を内蔵する多層プリント配線板の製造方法
JP2002246507A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板
JP2002246756A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2002246504A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵する多層プリント配線板の製造方法
US7902656B2 (en) 2001-02-06 2011-03-08 Renesas Electronics Corporation Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US7518228B2 (en) 2001-02-06 2009-04-14 Renesas Technology Corp. Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US7755182B2 (en) 2001-02-06 2010-07-13 Renesas Technology Corp. Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US7323770B2 (en) 2001-02-06 2008-01-29 Renesas Technology Corp. Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US8222734B2 (en) 2001-02-06 2012-07-17 Renesas Electronics Corporation Hybrid integrated circuit device and electronic device
US8084852B2 (en) 2001-02-06 2011-12-27 Renesas Electronics Corporation Hybrid integrated circuit device, and method for fabricating the same, and electronic device
WO2002063688A1 (fr) * 2001-02-06 2002-08-15 Hitachi, Ltd Dispositif a circuit integre hybride, son procede de fabrication et dispositif electronique
US8581395B2 (en) 2001-02-06 2013-11-12 Renesas Electronics Corporation Hybrid integrated circuit device and electronic device
US7247518B2 (en) 2001-11-01 2007-07-24 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
JP2003218319A (ja) * 2002-01-18 2003-07-31 Ibiden Co Ltd マルチチップ半導体装置
US7707713B2 (en) 2002-07-09 2010-05-04 Shinko Electric Industries Co., Ltd. Component-embedded circuit board fabrication method
US6958544B2 (en) 2002-11-05 2005-10-25 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
EP1418617A3 (en) * 2002-11-05 2004-05-26 Shinko Electric Co. Ltd. Semiconductor device and method of manufacturing the same
EP1801866A3 (en) * 2002-11-05 2007-12-19 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
US7084009B2 (en) 2002-12-03 2006-08-01 Shinko Electric Industries Co., Ltd. Method of manufacturing a packaging structure for electronic parts buried in an insulating film formed on the electronic parts and a wiring substrate
US6943442B2 (en) 2002-12-03 2005-09-13 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure having mutually connected electronic parts that are buried in a insulating film
US7285862B2 (en) * 2003-01-23 2007-10-23 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure in which a semiconductor chip is mounted on a wiring substrate and buried in an insulation film
EP1441389B1 (en) * 2003-01-23 2012-01-04 Shinko Electric Industries Co., Ltd. Method of manufacturing an electronic parts packaging structure
US7573135B2 (en) 2003-01-23 2009-08-11 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure in which a semiconductor chip is mounted on a wiring substrate and buried in an insulation film
US7498200B2 (en) 2003-01-23 2009-03-03 Shinko Electric Industries Co., Ltd. Electronic-parts-packaging structure in which a semiconductor chip is mounted on a wiring substrate and buried in an insulation film
EP1615264A2 (en) 2003-01-23 2006-01-11 Shinko Electric Industries Co., Ltd. Method of manufacturing an electronic parts packaging structure
US7691673B2 (en) 2003-02-13 2010-04-06 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
US7545049B2 (en) 2003-02-13 2009-06-09 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure
US7057290B2 (en) 2003-02-13 2006-06-06 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
US7964950B2 (en) 2003-02-13 2011-06-21 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
JP2005026469A (ja) * 2003-07-02 2005-01-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7563987B2 (en) 2004-03-29 2009-07-21 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
US7285728B2 (en) 2004-03-29 2007-10-23 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
US8003895B2 (en) 2004-03-29 2011-08-23 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
US7229856B2 (en) 2004-05-17 2007-06-12 Shinko Electric Industries Co., Ltd. Method of manufacturing electronic part packaging structure
US7414309B2 (en) 2004-05-17 2008-08-19 Shinko Electric Industries Co., Ltd. Encapsulated electronic part packaging structure
US7683268B2 (en) 2004-06-08 2010-03-23 Sanyo Electric Co., Ltd. Semiconductor module with high process accuracy, manufacturing method thereof, and semiconductor device therewith
CN100461384C (zh) * 2004-06-30 2009-02-11 三洋电机株式会社 电路装置及其制造方法
US8197627B2 (en) 2005-06-14 2012-06-12 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US8021922B2 (en) 2005-06-14 2011-09-20 Cufer Asset Ltd. L.L.C. Remote chip attachment
US9754907B2 (en) 2005-06-14 2017-09-05 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US8283778B2 (en) 2005-06-14 2012-10-09 Cufer Asset Ltd. L.L.C. Thermally balanced via
US8053903B2 (en) 2005-06-14 2011-11-08 Cufer Asset Ltd. L.L.C. Chip capacitive coupling
US8197626B2 (en) 2005-06-14 2012-06-12 Cufer Asset Ltd. L.L.C. Rigid-backed, membrane-based chip tooling
US9147635B2 (en) 2005-06-14 2015-09-29 Cufer Asset Ltd. L.L.C. Contact-based encapsulation
US9324629B2 (en) 2005-06-14 2016-04-26 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US10340239B2 (en) 2005-06-14 2019-07-02 Cufer Asset Ltd. L.L.C Tooling for coupling multiple electronic chips
JP2008547206A (ja) * 2005-06-14 2008-12-25 キュービック・ウエハ・インコーポレーテッド チップの架橋接続
US8846445B2 (en) 2005-06-14 2014-09-30 Cufer Asset Ltd. L.L.C. Inverse chip connector
CN100463167C (zh) * 2005-06-23 2009-02-18 诺基亚有限公司 半导体封装及形成半导体封装的方法
US8402644B2 (en) 2005-07-21 2013-03-26 Shinko Electric Industries Co., Ltd. Method of manufacturing an electronic parts packaging structure
US7843059B2 (en) 2005-07-21 2010-11-30 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure
JP2008306105A (ja) * 2007-06-11 2008-12-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
US8309860B2 (en) 2008-10-27 2012-11-13 Shinko Electric Industries Co., Ltd. Electronic component built-in substrate and method of manufacturing the same
US9185804B2 (en) 2012-04-19 2015-11-10 Canon Kabushiki Kaisha Printed circuit board
CN103379737A (zh) * 2012-04-19 2013-10-30 佳能株式会社 印刷电路板

Similar Documents

Publication Publication Date Title
JP2000323645A (ja) 半導体装置及びその製造方法
JP5188256B2 (ja) キャパシタ部品の製造方法
KR101095161B1 (ko) 전자부품 내장형 인쇄회로기판
JP3213292B2 (ja) 多層基板、及びモジュール
JP4361826B2 (ja) 半導体装置
JP5339928B2 (ja) 配線基板及びその製造方法
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8872041B2 (en) Multilayer laminate package and method of manufacturing the same
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP6462480B2 (ja) 配線基板及び配線基板の製造方法
WO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
JP2001217337A (ja) 半導体装置及びその製造方法
JP2001196525A (ja) 半導体装置及びその製造方法
JP2016207958A (ja) 配線基板及び配線基板の製造方法
JPH07169872A (ja) 半導体装置及びその製造方法
JP2005217225A (ja) 半導体装置及びその製造方法
JPH1056099A (ja) 多層回路基板およびその製造方法
JP2012244166A (ja) パッケージ構造とその製造方法
JP3382482B2 (ja) 半導体パッケージ用回路基板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
US20090224378A1 (en) Package structure with embedded die and method of fabricating the same
JP2016207959A (ja) 配線基板及び配線基板の製造方法
KR100768998B1 (ko) 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈
JP4074040B2 (ja) 半導体モジュール
JP4901809B2 (ja) 部品内蔵多層回路基板