JP4171499B2 - 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 - Google Patents

電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 Download PDF

Info

Publication number
JP4171499B2
JP4171499B2 JP2006107842A JP2006107842A JP4171499B2 JP 4171499 B2 JP4171499 B2 JP 4171499B2 JP 2006107842 A JP2006107842 A JP 2006107842A JP 2006107842 A JP2006107842 A JP 2006107842A JP 4171499 B2 JP4171499 B2 JP 4171499B2
Authority
JP
Japan
Prior art keywords
substrate
electronic device
layer
conductor pattern
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006107842A
Other languages
English (en)
Other versions
JP2007281301A (ja
Inventor
宣明 宮本
聡 珍田
宏希 平沢
建次 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Hitachi Cable Ltd
Original Assignee
NEC Electronics Corp
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, Hitachi Cable Ltd filed Critical NEC Electronics Corp
Priority to JP2006107842A priority Critical patent/JP4171499B2/ja
Priority to US11/530,344 priority patent/US7705245B2/en
Priority to KR1020060094462A priority patent/KR100834657B1/ko
Publication of JP2007281301A publication Critical patent/JP2007281301A/ja
Application granted granted Critical
Publication of JP4171499B2 publication Critical patent/JP4171499B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Description

本発明は、電子装置用基板およびその製造方法、並びに当該電子装置用基板を用いた電子装置およびその製造方法に関し、特に、内部電気配線を持つコア基板レスパッケージを可能とする電子装置用基板およびその製造方法、並びに当該電子装置用基板を用いた電子装置およびその製造方法に関する。
近年の技術の発展に伴い、電子装置用のパッケージも薄型を要求されており、このためコア基板レスパッケージと呼ばれる電子装置が実用化されている。
一般的なコア基板レスパッケージの例として、例えば、特許文献１(図３)に記載されている従来の電子装置がある。この電子装置では、コア基板の上に金属電極を接続した基板を用いて、この基板の上に電子部品を搭載し、金属細線で所定の電極に電気的に接続し、樹脂封止を行い、コア基板を物理的に引き剥がし、金属電極をパッケージの下面に露出させるという工法を採用している。
この電子装置は封止樹脂に覆われ、裏面には金属電極が露出したリードレス構造となっているため、基板にあたる部分が金属電極のみであり、電子装置は非常に薄いものになっている。
また、ほかのコア基板レスパッケージの例として、例えば、特許文献２（図１）に記載されている電子装置も提案されている。この電子装置では、第１の層間絶縁層の上に第１の配線層を配置し、更に第２の層間絶縁層を配置し、この層間絶縁層の所定の位置に穿孔してビア導体を配置し、この上に順次配線層とビア導体を持った層間絶縁層を所望の回数だけ配置し、層上に金属支持枠体を構成する基板構造となっている。
特許文献２（段落番号〔００３８〕）には、さらに、その後この基板に半導体を、金属バンプを介して接続する一般的なフリップチップの製造方法で電子装置を構成することが記されている。
特開２００４−２５３６７４号公報（図３、図５） 特開２００４−１１１５３６号公報（図１、段落番号〔００３８〕）
しかしながら、特許文献１記載の構造によれば、金属電極の周囲に保持物が存在しないため、配線を多層化することが困難であるという問題がある。
また、特許文献２記載の構造によれば、層間絶縁膜が存在するため多層配線は可能であるが、特許文献１にあるような非常に薄い基板が不可能となってしまう。
このように、一般的なコア基板レスパッケージに見ることの出来る非常に薄い基板を持つことと、多層配線構造を採用することが両立しない、という第１の問題点がある。この原因は、多層配線構造を作る上でビア導体を作ることに起因する。その理由を以下に述べる。
上述したように、特許文献２記載の構造では層間絶縁層の存在で多層基板は作成可能ではあるが、この多層基板は、各単層板の層間絶縁層の上下面に銅を積層し、ここに配線パターンを作る構造をとっているため、この上下面に作成された配線パターン間を結線するためにビア導体が必要となる。このことは、各単層板の厚みにはこの層間絶縁層の厚みの他に上下の配線パターンの厚みが必要なことを意味する。更に、ビア導体作成の過程で、ビア側面に導電物(通常は銅)をメッキで作る場合、微小な穴のためにメッキ液の循環が良くない上、絶縁物の上にメッキをするためメッキ成長が難しく、接続信頼度を確保するためにそのメッキ厚は配線パターン上で厚さ１０μｍ程度は必要となる。このため元からある銅配線パターンと合わせて、通常、約２５〜３０μｍ程度の配線パターン厚となる。多層基板を作成する場合、配線層の数だけ、この配線パターンの厚みが必要となってしまう。
電子装置の小型・薄型化の一手法として、バンプを介して電子部品と基板を接続する、所謂フリップチップ工法がある。これは、電子部品と基板を金属細線で接続する場合に比べて、電子部品の内側に基板の接続電極を形成可能なため小型化できる。さらに、金属細線で上述の接続を形成する場合、金属細線を張るための高さが必要であるが、フリップチップ工法ではこの高さがバンプの高さのみですむため薄型になる。一方で、フリップチップ工法では、電子部品上の電極はその微細加工のために小さく、間隔も密であるため、電子装置としては事実上基板に内部配線を形成し、電子装置が実装されるマザーボード上で実装可能なように外部電極の位置を構成する必要がある。このため、通常のコア基板レスパッケージ同様の薄型かつ小型の基板を多層で作成することは、フリップチップ工法を通常のコア基板レスパッケージで採用できることを意味し、電子装置の小型・薄型化を推進する上で非常に重要である。一般的には、このフリップチップ工法を採用する場合において、内部配線層を一層、外部電極層を一層とした計二配線層の構造が実現できれば、フリップチップ工法は採用可能である。
第２の問題点は、製造コストと、地球環境の保護の問題である。コア基板レスパッケージを製造する上で、コア基板を除去する必要がある事は自明である。上述の特許文献１、２を見ても、その除去方法に差異はあれ、何れもコア基板を除去しなくてはならない。除去したコア基板は、エッチングで除去する場合はもとより、物理的な引き剥がしで除去する場合も、再利用不可能である。これは、電子部品をコア基板付きの基板に実装、樹脂封止を行った後に、コア基板除去の工程を行なわなければならないためである。電子装置の製造過程において、この装置に印加される熱の影響でコア基板に酸化や歪が生じ、再生を困難なものにしていた。このことは、このコア基板レスパッケージの製造コストを引き上げるのみならず、廃棄物を増大させるため、地球環境を保護する観点からも問題である。
従って、本発明の目的は、コア基板レスパッケージと同様の非常に薄い基板厚を持ちながら二層配線が可能な電子装置用基板、該電子装置用基板を備えた電子装置、及びそれらの製造方法を提供することにある。
また、本発明の他の目的は、上記目的を実現しながら、製造コストと廃棄物（コア基板）を抑制できる電子装置用基板、該電子装置用基板を備えた電子装置、及びそれらの製造方法を提供することにある。
本発明は、上記目的を達成するため、薄板状の補強基板と、前記補強基板上に設けられた電気絶縁物および前記電気絶縁物に形成された開口内に設けられた第１の導体パターンとビアホール導体を備えた外部接続配線層とを積層した電子装置用基板において、前記第１の導体パターンと前記ビアホール導体とは一体で形成されており、前記電気絶縁物の前記補強基板とは反対の面上に前記ビアホール導体と少なくとも一部が電気的に接続された第２の導体パターンが形成され、前記第１の導体パターンと前記補強基板の間には、空気層が存在すること特徴とする電子装置用基板を提供する。
また、本発明は、上記目的を達成するため、金属層とキャリア層とを有する複合基板の前記金属層上に電気絶縁物を形成する工程と、前記電気絶縁物に開口を形成する工程と、前記開口に第１の導体パターンとビアホール導体の一体物を形成する工程と、前記電気絶縁物の前記複合基板とは反対の面に薄板上の補強基板を接着させる工程と、前記複合基板を前記金属層のみを残して物理的に引き剥がす工程と、残された前記金属層に第２の導体パターンを形成する工程とを含むことを特徴とする電子装置用基板の製造方法を提供する。
また、本発明は、上記目的を達成するため、上記本発明に係る電子装置用基板を使用した電子装置であって、前記補強基板が除去された前記電子装置用基板と、前記第２の導体パターンと電気的に接続される電極を有する電子部品と、前記電子部品を覆う絶縁性被覆材料とを備えたことを特徴とする電子装置を提供する。
また、本発明は、上記目的を達成するため、上記本発明に係る電子装置用基板を使用した電子装置の製造方法であって、前記電子装置用基板に電子部品を搭載する工程と、前記電子部品の所定の電極と前記第２の導体パターンとを電気的に接続する工程と、少なくとも前記電子部品と前記第２の導体パターンとの電気的接続部を絶縁性被覆材料で被覆する工程と、前記電子装置用基板から前記補強基板を除去する工程とを有することを特徴とする電子装置の製造方法を提供する。
なお、本発明において、電子部品とは、ＩＣ以外にコンデンサ、トランジスタ、ダイオード、電気的フィルター等の各チップ部品を含むものである。
本発明によれば、コア基板レスパッケージと同様の非常に薄い基板厚を持ちながら二層配線が可能な電子装置用基板および該電子装置用基板を備えた電子装置を得ることができる。また、コア基板レスパッケージと同様の非常に薄い基板厚を持ちながら二層配線が可能で、かつ製造コストと廃棄物（コア基板）を抑制可能な電子装置用基板および該電子装置用基板を備えた電子装置を得ることができる。
〔本発明の第１の実施の形態〕
（電子装置用基板の構成）
図１は、本発明の第１の実施の形態に係る電子装置用基板の断面図である。
電子装置用基板（二層配線基板）１０は、薄板状のコア基板（補強基板）１１と、コア基板１１上に設けられた外部接続配線層１００と、さらに外部接続配線層１００上に設けられた電子部品搭載層１１０とを備える。
Ａ．コア基板１１
外部接続配線層１００と電子部品搭載層１１０のみでは、基板としての強度が不足するため、補強基板を貼り付けて基板強度を補強している。
補強基板としてのコア基板１１は、電子部品を製造する工程の熱に対して耐熱性を有していることが必要であり、材料としては、アクリル、エポキシ、ポリイミド、接着剤を表面に塗工した金属物のいずれか、或いはこれらを組み合わせたものが使用できる。特に、後で簡単に剥がせることが可能な材料、例えばＵＶ剥離テープ（紫外線硬化性粘着テープ）を使用することが望ましい。
Ｂ．外部接続配線層１００
外部接続配線層１００は、電気絶縁物であるフォトソルダーレジスト（以下、ＰＳＲという。）１０１に設けられた開口１０２に導体めっき（電子部品搭載層１１０側の第１のめっき膜１０３とコア基板１１側の第２のめっき膜１０４）が施された構成を有する。
導体めっき（第１のめっき膜１０３と第２のめっき膜１０４）は、外部接続配線層１００の厚さより薄い膜を形成しており、コア基板１１と導体めっき（第２のめっき膜１０４）の間には、空気層１０５が存在する構成となっている。これにより、コア基板１１を剥離した後に、剥離される側の樹脂が金属電極上に残ってしまうことを避けることができる。
ＰＳＲ１０１には、例えば、感光性樹脂（エポキシアクリレート系ＵＶ硬化樹脂等）を使用した液状のフォトソルダーレジストが用いられる。ソルダーレジストパターンを形成することができればよく、特に材料・方法等は限定されない。
第１のめっき膜１０３としては、金、銀、銅、ニッケル、パラジウム、錫、ロジウム、コバルトの単体、又はそれらの合金の単層若しくは積層したものを用いる。
第２のめっき膜１０４としては、電子装置の半田付けを考慮して、金、銀、銅、ニッケル、パラジウム、錫、ロジウム、コバルトの単体、又はそれらの合金の単層若しくは積層したものを用いる。
Ｃ．電子部品搭載層１１０
電子部品搭載層１１０は、ＰＳＲ１０１上に設けられ、開口１１１が形成された金属層１２１と、金属層１２１上（開口１１１の壁面を含む）に施された第３のめっき膜１１２と、第３のめっき膜１１２上に施された第４のめっき膜１１３とを備え、電子部品搭載層１１０の最下部の金属層１２１は第１のめっき膜１０３と少なくとも一部が電気的に接続されている。
金属層１２１の材料としては、銅およびその合金箔，ステンレス箔，アルミニウムおよびその合金箔，ニッケルおよびその合金箔，錫およびその合金箔を用いることができる。
第３のめっき膜１１２としては、比較的硬いめっき膜、例えば、ニッケルを用いることができ、例えば０．７５μｍの厚さで設ける。
第４のめっき膜１１３としては、金バンプや半田バンプ接続が可能な、例えば、金、錫、パラジウム、あるいは半田めっきが用いられる。
本実施の形態において、第１のめっき膜１０３はビアホール導体、第２のめっき膜１０４は第１の導体パターンを構成し、金属層１２１は第２の導体パターンを構成しており、ゆえに、電子装置用基板１０は二層配線基板として機能する。
（電子装置用基板の製造方法）
次に、第１の実施の形態に係る電子装置用基板の製造方法について説明する。図２および図３は、図１の電子装置用基板の製造フローを示す説明図である。
まず、金属層１２１／剥離層１２２／キャリア層１２３の３層構成を有するキャリア付き銅箔１２０を準備し（図２（ａ））、さらに絶縁フィルムとしてのポリイミドテープ１３２に、接着剤１３１を例えば１２μｍの厚みに塗工したテープ材１３０を支持基板として用意する（図２（ｂ））。
キャリア付き銅箔１２０とは、金属箔（ここでは銅箔）を提供するために、１８μｍ以上の厚い金属箔（ここでは銅箔）である金属層１２１に、後工程で剥離できる程度に弱い接着性を有する剥離層１２２を形成した後、電解法で薄い（例えば１〜５μｍ）金属箔であるキャリア層１２３を形成した基材である。
これらを図２（ｃ）に示すように、キャリア付き銅箔１２０のキャリア層１２３とテープ材１３０の接着剤１３１とを向かい合わせに重ねて、一対のロール２１０ａ，２１０ｂの間に通し、キャリア付き銅箔１２０とテープ材１３０とをロールラミネート法で貼り合わせる。これにより、テープ材１３０は、接着剤１３１がキャリア層１２３表面と接合された状態となる。
なお、剥離層１２２とキャリア層１２３との密着力を、剥離層１２２と金属層１２１の密着力より大きくすることで、後の工程において金属層１２１と剥離層１２２の間を機械的な剥離によって切り離すことができる。この剥離層１２２は、上記密着力差を有するものであれば、有機系剥離層、無機系剥離層のいずれであってもよい。
次に、図２（ｄ）に示すように、スクリーン印刷法などにより、金属層１２１上にＰＳＲ１０１を例えば１５μｍの厚さに塗工する。
次に、図２（ｅ）に示すように、フォトマスク１０７を介してＰＳＲ１０１に紫外線１０８を照射した後、現像工程を経て、図２（ｆ）に示すように、ＰＳＲ１０１に所望の形状の開口１０２を形成する。
次に、図２（ｇ）に示すように、開口１０２に第１のめっき膜１０３を金属層１２１と少なくとも一部が電気的に接続するように形成し、第１のめっき膜１０３上にさらに第２のめっき膜１０４を施す。第１のめっき膜１０３の厚さは、銅またはその合金めっきの場合は５μｍ以上とし、ニッケルまたはその合金めっきの場合は３μｍ以上とする。第１のめっき膜１０３と第２のめっき膜１０４を合わせた厚さが、ＰＳＲ１０１の厚さより薄くなるようにこれらのめっき膜を形成する。
次に、図３（ｈ）に示すように、コア基板１１をＰＳＲ１０１上に接着させる。コア基板１１には、例えばＵＶ剥離テープを使用する。このコア基板１１には、ＵＶ剥離テープ以外でも外部接続配線層１００から簡単に剥離できる材料を用いてもよい。なお、外部接続端子となる第２のめっき膜１０４とコア基板１１は、空気層１０５によって接触しておらず、コア基板１１を剥離する場合においても、剥離による樹脂残渣による第２のめっき膜１０４への汚染等の問題は回避される。
また、コア基板１１を付与することにより電子装置用基板１０の強度を上げて、本発明の第２の実施の形態で示す電子装置の製造工程における物理的なストレスに対して電子部品搭載層１１０と外部接続配線層１００を保護することができる。
次に、図３（ｉ），（ｊ）に示すように、キャリア付き銅箔１２０の金属層１２１から剥離層１２２、キャリア層１２３およびテープ材１３０（接着剤１３１、ポリイミドテープ１３２）を機械的な剥離によって除去する。
次に、図３（ｋ），（ｌ）に示すように、フォトマスク１１５および紫外線１０８などにより、金属層１２１に所望のパターンを形成する。
最後に、図３（ｍ）に示すように、金属層１２１の表面（開口１１１の壁面を含む）に第３のめっき膜１１２を形成し、さらにその上に第４のめっき膜１１３を形成する。第３のめっき膜１１２および第４のめっき膜１１３は、電子部品をフリップ接続する場合などを考慮した構成としている。第３のめっき膜１１２は、比較的硬いめっき膜であるニッケルを例えば０．７５μｍの厚さで設ける。
（本発明の第１の実施の形態の効果）
本実施の形態によれば、以下の効果を奏する。
（１）本実施の形態に係る電子装置用基板は、薄板状の電気絶縁物を穿孔し、開口させた中に導電物を形成し、導体パターンとビアホール導体を兼用させて単層板としているため、この単層板の上にパッケージ内部の配線パターンを、金属層を加工することで形成出来るので、コア基板レスパッケージと同様の非常に薄い基板厚を持ちながら二層配線が可能となる。これにより、コア基板レスパッケージにおいても二層配線基板の作成が可能となる。また、当該二層配線基板を使用した電子装置の提供が可能となる。
（２）従来の二配線基板の構造では、外部接続端子となる層とビアホールとなる層が各々単独で必要であったものが、本実施の形態によれば一つにすることが可能となり、基板の厚さを薄くする効果がある。
（３）従来基板構成と違い、ビアと外部接続配線層が一体化した構成であることから、ビアホール用のランドが不用となることにより、配線面積の縮小化が可能になり、より小型の電子装置の提供ができる。なお、ＰＳＲ膜が薄いことにより、配線幅も縮小が可能となり、小型なＰＫＧの提供が可能となる。
〔本発明の第２の実施の形態〕
（電子装置の構成）
図４は、本発明の第２の実施の形態に係る電子装置の断面図である。
電子装置２００は、第１の実施の形態に係る電子装置用基板１０と、当該電子装置用基板１０の電子部品搭載層１１０にバンプ２０２を介して電気的接続された電子部品２０１とを備える。ただし、電子装置用基板１０のコア基板１１は除去され、第２のめっき膜１０４上に半田（半田ボール）２０５が搭載されている。
電子部品２０１と電子部品搭載層１１０は、バンプ２０２と電子部品搭載層１１０の電気的接続を補強するため、接着剤２０３を用いて固定されている。また、電子部品２０１の保護のため、その周囲が封止樹脂２０４で覆われている。
電子装置用基板１０の外部接続配線層１００の導体めっきは、外部接続に使われる第２のめっき膜１０４と、電子部品搭載層１１０との電気的接続に使われる第１のめっき膜１０３とを共有した一体物からなり、導体パターンとしての役目のほか、外部接続端子と上層（電子部品搭載層１１０）との電気接続用ビアホール導体としての役目も併せ持つ。つまり、電子部品２０１の電気的信号は、バンプ２０２、電子部品搭載層１１０の導体めっき、および外部接続配線層１００の第１のめっき膜１０３を介して、第２のめっき膜１０４へ伝達され、第２のめっき膜１０４と電気的接続された半田２０５により外部へ伝達されることが可能である。
（電子装置の製造方法）
次に、図５を参照して第２の実施の形態に係る電子装置の製造方法について説明する。図５は、図４の電子装置の製造フローを示す説明図である。
まず、第１の実施の形態に係る電子装置用基板１０を用意し、また、図５（ａ）に示すように、電子部品２０１の出力電極にバンプ２０２を設ける。
次に、図５（ｂ）に示すように、電子装置用基板１０の電子部品搭載層１１０の第４のめっき１１３に電子部品２０１をフリップチップ接続する。バンプ２０２と電子部品搭載層１１０の電気的接続を補強するため、図５（ｃ）に示すように、接着剤２０３を用いて電子部品２０１と電子部品搭載層１１０とを固定する。
次に、図５（ｄ）に示すように、電子部品２０１の保護のため、トランスファモールドなどの方法により封止樹脂２０４で電子部品２０１および電子部品搭載層１１０の電子部品搭載面などを覆う。
次に、図５（ｅ），（ｆ）に示すように、コア基板１１をＰＳＲ１０１から引き剥がし等により機械的に除去する。例えば、コア基板１１の材料としてＵＶ剥離テープを用いている場合には、ＵＶ光を照射させ接着力を無くした後に機械的に引き剥がしを行い、コア基板１１を除去する。
最後に、図５（ｇ）に示すように、外部接続配線層１００の空気層１０５となっていた開口１０２の第２のめっき膜１０４上に、半田ボール２０５を搭載する。
（本発明の第２の実施の形態の効果）
本実施の形態によれば、以下の効果を奏する。
コア基板の除去により薄い電子装置を得ることができるほか、第１の実施の形態に係る基板に電子部品を実装する前にキャリア層１２３とテープ材１３０を物理的に引き剥がし、除去してしまうため、このキャリア層１２３付きテープ材１３０には電子装置を実装する工程で印加される熱が印加されずに済み、酸化や歪の問題が生じない。このため、剥離したキャリア層１２３付きテープ材１３０を再利用して、本実施の形態ではポリイミドのテープ材１３０であるのでフレキシブル配線板として再利用が可能となる。これにより、半導体装置作成時に出る廃棄物を削減でき、地球環境保護への貢献が可能となる。
〔本発明の第３の実施の形態〕
（電子装置用基板の製造方法）
次に、第１の実施の形態に係る電子装置用基板１０と同じ構成の基板について、別の製造方法を第３の実施の形態として説明する。本実施の形態に係る製造方法においては、第１の実施の形態において説明した製造方法で用いたポリイミド支持基板（ポリイミドテープ１３２）を使わないで電子装置用基板を製造するものである。
なお、本実施の形態に係る電子装置用基板１０による電子装置の構成、製造方法は、第２の実施の形態で示したものと同様である。
図６および図７は、図１の電子装置用基板の別の製造フローを示す説明図である。
まず、第１の実施の形態と同様に、金属層１２１とキャリア層１２３の間に剥離層１２２を有する３層構成のキャリア付き銅箔１２０を準備する（図６（ａ））。
なお、剥離層１２２とキャリア層１２３との密着力を、剥離層１２２と金属層１２１の密着力より大きくすることで、後の工程において金属層１２１と剥離層１２２の間を機械的な剥離によって切り離すことができる。この剥離層１２２は、上記密着力差を有するものであれば、有機系剥離層、無機系剥離層のいずれであってもよい。
次に、図６（ｂ）に示すように、スクリーン印刷法などにより、金属層１２１上にＰＳＲ１０１を例えば１５μｍの厚さに塗工する。
次に、図６（ｃ）に示すように、フォトマスク１０７を介してＰＳＲ１０１に紫外線１０８を照射した後、現像工程を経て、図６（ｄ）に示すように、ＰＳＲ１０１に所望の形状の開口１０２を形成する。
次に、図６（ｅ）に示すように、開口１０２に第１のめっき膜１０３を金属層１２１と少なくとも一部が電気的に接続するように形成し、第１のめっき膜１０３上にさらに第２のめっき膜１０４を施す。第１のめっき膜１０３の厚さは、銅またはその合金めっきの場合は５μｍ以上とし、ニッケルまたはその合金めっきの場合は３μｍ以上とする。第１のめっき膜１０３と第２のめっき膜１０４を合わせた厚さが、ＰＳＲ１０１の厚さより薄くなるようにこれらのめっき膜を形成する。
次に、図６（ｆ）に示すように、コア基板１１をＰＳＲ１０１上に接着させる。コア基板１１には、例えばＵＶ剥離テープを使用する。このコア基板１１には、ＵＶ剥離テープ以外でも外部接続配線層１００から簡単に剥離できる材料を用いてもよい。なお、外部接続端子となる第２のめっき膜１０４とコア基板１１は、空気層１０５によって接触しておらず、コア基板１１を剥離する場合においても、剥離による樹脂残渣による第２のめっき膜１０４への汚染等の問題は回避される。
また、コア基板１１を付与することにより電子装置用基板１０の強度を上げて、本発明の第２の実施の形態で示す電子装置の製造工程における物理的なストレスに対して電子部品搭載層１１０と外部接続配線層１００を保護することができる。
次に、図７（ｇ），（ｈ）に示すように、キャリア付き銅箔１２０の金属層１２１から剥離層１２２およびキャリア層１２３を機械的な剥離によって除去する。
次に、図７（ｉ），（ｊ）に示すように、フォトマスク１１５および紫外線１０８などにより、金属層１２１に所望のパターンを形成する。
最後に、図７（ｋ）に示すように、金属層１２１の表面（開口１１１の壁面を含む）に第３のめっき膜１１２を形成し、さらにその上に第４のめっき膜１１３を形成する。第３のめっき膜１１２および第４のめっき膜１１３は、電子部品をフリップ接続する場合などを考慮した構成としている。第３のめっき膜１１２は、比較的硬いめっき膜であるニッケルを例えば０．７５μｍの厚さで設ける。第４のめっき膜１１３は、金バンプや半田バンプ接続が可能な、例えば金、錫、パラジウム、或いは半田めっきを施している。
（本発明の第３の実施の形態の効果）
本実施の形態によれば、本発明の第１の実施の形態の効果のほかに以下の効果を奏する。
本実施の形態では、第１の実施の形態で使用したポリイミドテープを使用しない製造方法としているため、基板製造における低価格化が可能になる。
〔本発明のその他の実施の形態〕
本発明は、上記各実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々な変形が可能である。
（１）上記各実施の形態において、電子部品２０１の搭載にバンプ２０２を用いたフリップチップ工法以外に、電子部品搭載層へ電子部品２０１をダイボンディングし、金属細線を使ったワイヤボンディングによる電気信号の接続を行なってもよい。
（２）上記各実施の形態において、外部出力端子に半田ボールを使用したＢＧＡ（Ball Grid Array）の構造を示したが、ＬＧＡ（Land Grid Array）の構造の電子装置の形態をとってもよい。
（３）上記各実施の形態において、１個の電子部品２０１を用いた例を示したが、複数個の部品を搭載するいわゆるマルチチップパッケージであっても何ら差し支えはない。
（４）単位エリアに複数個の電子部品をアレイ状に搭載し、一括で樹脂封止した後、ダイシング等で単位装置に相当するように個片に切り分ける電子装置についても本発明を適用できる。
（５）上記各実施の形態において、電子装置用基板および電子装置の構造と製造方法について示したが、本発明の電子装置の構造は、装置の実装において装置を積層して実装面積を小さくするＰｏＰ（Package on Package）に対応できる電子装置であり、従来の電子装置と比べると薄く積層することが可能になる。
（６）上記各実施の形態においては、電子部品がＩＣチップ以外に、コンデンサ、インダクタ、トランジスタ、ダイオード、ＭＥＭＳ、電気的フィルター等の機能部品であっても同様に本発明を適用できる。特に、薄型小型を要求される携帯電話やＩＣカードに使用される電子装置に好適に適用できる。
本発明の第１の実施の形態に係る電子装置用基板の断面図である。 図１の電子装置用基板の製造フローを示す説明図である。 図１の電子装置用基板の製造フローを示す説明図である。 本発明の第２の実施の形態に係る電子装置の断面図である。 図４の電子装置の製造フローを示す説明図である。 図１の電子装置用基板の別の製造フローを示す説明図である。 図１の電子装置用基板の別の製造フローを示す説明図である。
符号の説明
１０：電子装置用基板（二層配線基板）
１１：コア基板
１００：外部接続配線層
１０１：ＰＳＲ
１０２：開口
１０３：第１のめっき膜
１０４：第２のめっき膜
１０５：空気膜
１０７：フォトマスク
１０８：紫外線
１１０：電子部品搭載層
１１１：開口
１１２：第３のめっき膜
１１３：第４のめっき膜
１１５：マスク
１２０：キャリア付き銅箔
１２１：金属層
１２２：剥離層
１２３：キャリア層
１３０：テープ材
１３１：接着剤
１３２：ポリイミドテープ
２０１：電子部品
２０２：バンプ
２０３：接着剤
２０４：封止樹脂
２０５：半田
２１０ａ，２１０ｂ：ロール

Claims (21)

  1. 薄板状の補強基板と、前記補強基板上に設けられた電気絶縁物および前記電気絶縁物に形成された開口内に設けられた第１の導体パターンとビアホール導体を備えた外部接続配線層とを積層した電子装置用基板において、
    前記第１の導体パターンと前記ビアホール導体とは一体で形成されており、前記電気絶縁物の前記補強基板とは反対の面上に前記ビアホール導体と少なくとも一部が電気的に接続された第２の導体パターンが形成され、
    前記第１の導体パターンと前記補強基板の間には、空気層が存在すること特徴とする電子装置用基板。
  2. 前記補強基板は、アクリル、エポキシ、ポリイミド、又は接着剤を表面に塗工した金属物のいずれか、或いはこれらを組み合わせたものであることを特徴とする請求項１記載の電子装置用基板。
  3. 前記第１の導体パターンと前記ビアホール導体の一体物は、金、銀、銅、ニッケル、パラジウム、錫、ロジウム、コバルトの単体、又はそれらの合金の単層若しくは積層したものであることを特徴とする請求項１の記載の電子装置用基板。
  4. 前記第１の導体パターンと前記ビアホール導体の一体物は、その構成中に、少なくとも銅またはその合金めっきを５μｍ以上、あるいはニッケルまたはその合金めっきを３μｍ以上有していることを特徴とする請求項１の記載の電子装置用基板。
  5. 前記第１の導体パターンと前記ビアホール導体の一体物の高さ（厚さ）は、前記電気絶縁物の高さ（厚さ）よりも低い（薄い）ことを特徴とした請求項１の記載の電子装置用基板。
  6. 前記電気絶縁物は、ソルダーレジスト、フォトソルダーレジストであることを特徴とする請求項１記載の電子装置用基板。
  7. 金属層とキャリア層とを有する複合基板の前記金属層上に電気絶縁物を形成する工程と、前記電気絶縁物に開口を形成する工程と、前記開口に第１の導体パターンとビアホール導体の一体物を形成する工程と、前記電気絶縁物の前記複合基板とは反対の面に薄板上の補強基板を接着させる工程と、前記複合基板を前記金属層のみを残して物理的に引き剥がす工程と、残された前記金属層に第２の導体パターンを形成する工程とを含むことを特徴とする電子装置用基板の製造方法。
  8. 前記複合基板は、前記金属層と前記キャリア層との間に剥離層を備えることを特徴とする請求項７記載の電子装置用基板の製造方法。
  9. 前記金属層と前記剥離層を介した前記キャリア層との接着力が、前記金属層と前記電気絶縁物との接着力よりも小さいことを特徴とする請求項８記載の電子装置用基板の製造方法。
  10. 前記剥離層は、有機系剥離層又は無機系剥離層であることを特徴とする請求項８記載の電子装置用基板の製造方法。
  11. 前記金属層は、銅およびその合金箔、ステンレス箔、アルミニウムおよびその合金箔、ニッケルおよびその合金箔、或いは、錫およびその合金箔であることを特徴とする請求項７記載の電子装置用基板の製造方法。
  12. 前記複合基板は、前記キャリア層側に支持基板が貼着されていることを特徴とする請求項７記載の電子装置用基板の製造方法。
  13. 前記支持基板は、絶縁フィルムであることを特徴とする請求項１２記載の電子装置用基板の製造方法。
  14. 前記支持基板は、接着剤付きの電気絶縁フィルムであり、前記接着剤を用いて前記複合基板に一体化させることを特徴とする請求項１２記載の電子装置用基板の製造方法。
  15. 請求項１乃至請求項６のいずれか１項に記載の電子装置用基板を使用した電子装置であって、
    前記補強基板が除去された前記電子装置用基板と、
    前記第２の導体パターンと電気的に接続される電極を有する電子部品と、
    前記電子部品を覆う絶縁性被覆材料とを備えたことを特徴とする電子装置。
  16. 前記第１の導体パターンには半田が接続されていることを特徴とする請求項１５記載の電子装置。
  17. 前記電子部品は、前記第２の導体パターンと金属細線を介して電気的に接続されていることを特徴とする請求項１５記載の電子装置。
  18. 前記電子部品は、前記第２の導体パターンとバンプを介して電気的に接続されていることを特徴とする請求項１５記載の電子装置。
  19. 前記第２の導体パターンは、バンプ接続が可能なめっき膜が施されていることを特徴とする請求項１８記載の電子装置。
  20. 請求項１乃至請求項６のいずれか１項に記載の電子装置用基板を使用した電子装置の製造方法であって、
    前記電子装置用基板に電子部品を搭載する工程と、前記電子部品の所定の電極と前記第２の導体パターンとを電気的に接続する工程と、少なくとも前記電子部品と前記第２の導体パターンとの電気的接続部を絶縁性被覆材料で被覆する工程と、前記電子装置用基板から前記補強基板を除去する工程とを有することを特徴とする電子装置の製造方法。
  21. 前記補強基板を除去する工程は、物理的な引き剥がしによって行われることを特徴とする請求項２０記載の電子装置の製造方法。
JP2006107842A 2006-04-10 2006-04-10 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 Expired - Fee Related JP4171499B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006107842A JP4171499B2 (ja) 2006-04-10 2006-04-10 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US11/530,344 US7705245B2 (en) 2006-04-10 2006-09-08 Electronic device substrate and its fabrication method, and electronic device and its fabrication method
KR1020060094462A KR100834657B1 (ko) 2006-04-10 2006-09-28 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006107842A JP4171499B2 (ja) 2006-04-10 2006-04-10 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007281301A JP2007281301A (ja) 2007-10-25
JP4171499B2 true JP4171499B2 (ja) 2008-10-22

Family

ID=38573946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006107842A Expired - Fee Related JP4171499B2 (ja) 2006-04-10 2006-04-10 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法

Country Status (3)

Country Link
US (1) US7705245B2 (ja)
JP (1) JP4171499B2 (ja)
KR (1) KR100834657B1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147427A (ja) * 2006-12-11 2008-06-26 Shinko Electric Ind Co Ltd 電子部品装置及び電子部品の実装方法
US7928323B2 (en) * 2007-07-18 2011-04-19 Brother Kogyo Kabushiki Kaisha Wiring unit, method for producing wiring unit, liquid jetting apparatus, and method for producing liquid jetting apparatus
US8309856B2 (en) * 2007-11-06 2012-11-13 Ibiden Co., Ltd. Circuit board and manufacturing method thereof
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板
JP2009302427A (ja) * 2008-06-17 2009-12-24 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
DE102008052244A1 (de) * 2008-10-18 2010-04-22 Carl Freudenberg Kg Flexible Leiterplatte
JP5249173B2 (ja) * 2009-10-30 2013-07-31 新光電気工業株式会社 半導体素子実装配線基板及びその製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8703546B2 (en) * 2010-05-20 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Activation treatments in plating processes
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
US9320149B2 (en) * 2012-12-21 2016-04-19 Intel Corporation Bumpless build-up layer package including a release layer
KR102086792B1 (ko) * 2013-09-02 2020-03-09 삼성전자주식회사 착탈 가능한 장치를 포함하는 전자 장치
DE202014103821U1 (de) * 2014-07-09 2014-09-09 Carmen Diegel Flexible elektrische Leiterstruktur
JP6451178B2 (ja) * 2014-09-26 2019-01-16 日立化成株式会社 半導体装置の製造方法
US10515884B2 (en) 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
US10002843B2 (en) 2015-03-24 2018-06-19 Advanced Semiconductor Engineering, Inc. Semiconductor substrate structure, semiconductor package and method of manufacturing the same
JP6897640B2 (ja) 2018-08-02 2021-07-07 日亜化学工業株式会社 発光装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999026458A1 (fr) * 1997-11-19 1999-05-27 Ibiden Co., Ltd. Carte de cablage imprime multicouche et son procede de fabrication
JP4345679B2 (ja) 2000-10-18 2009-10-14 日本電気株式会社 半導体装置搭載用配線基板の製造方法
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP3983146B2 (ja) 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
TWI241000B (en) * 2003-01-21 2005-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabricating method thereof
JP4245370B2 (ja) 2003-02-21 2009-03-25 大日本印刷株式会社 半導体装置の製造方法
JP4067507B2 (ja) 2003-03-31 2008-03-26 三洋電機株式会社 半導体モジュールおよびその製造方法
JP4460341B2 (ja) 2004-04-09 2010-05-12 日本特殊陶業株式会社 配線基板およびその製造方法
JP2004274071A (ja) 2004-04-20 2004-09-30 Nec Toppan Circuit Solutions Inc 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP4421972B2 (ja) * 2004-04-30 2010-02-24 日東電工株式会社 半導体装置の製法
JP4108643B2 (ja) 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ

Also Published As

Publication number Publication date
KR100834657B1 (ko) 2008-06-02
JP2007281301A (ja) 2007-10-25
US7705245B2 (en) 2010-04-27
KR20070101094A (ko) 2007-10-16
US20070235218A1 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP5607086B2 (ja) 半導体パッケージの製造方法
JP4361826B2 (ja) 半導体装置
JP2005209689A (ja) 半導体装置及びその製造方法
JP2006222164A (ja) 半導体装置及びその製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2003297968A (ja) 半導体パッケージの製造方法
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP2017050310A (ja) 電子部品装置及びその製造方法
JP4170266B2 (ja) 配線基板の製造方法
JP2004119729A (ja) 回路装置の製造方法
JP4759041B2 (ja) 電子部品内蔵型多層基板
JP4549695B2 (ja) 配線基板の製造方法
JP2004288711A (ja) 電子部品内蔵型多層基板
JP4549692B2 (ja) 配線基板の製造方法
JP2002076166A (ja) 樹脂封止型半導体装置及びその製造方法
KR101015762B1 (ko) 반도체 패키지의 제조 방법
JP2004266271A (ja) 電子部品の実装体及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080808

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees