JP6451178B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6451178B2 JP6451178B2 JP2014196282A JP2014196282A JP6451178B2 JP 6451178 B2 JP6451178 B2 JP 6451178B2 JP 2014196282 A JP2014196282 A JP 2014196282A JP 2014196282 A JP2014196282 A JP 2014196282A JP 6451178 B2 JP6451178 B2 JP 6451178B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor chip
- sealing material
- warp correction
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 167
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 claims description 119
- 238000000034 method Methods 0.000 claims description 110
- 238000012937 correction Methods 0.000 claims description 80
- 239000003566 sealing material Substances 0.000 claims description 77
- 239000000463 material Substances 0.000 claims description 71
- 230000003014 reinforcing effect Effects 0.000 claims description 24
- 238000007789 sealing Methods 0.000 claims description 14
- 239000010410 layer Substances 0.000 description 77
- 229910000679 solder Inorganic materials 0.000 description 23
- 239000011521 glass Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 5
- 239000004744 fabric Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000000748 compression moulding Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910007637 SnAg Inorganic materials 0.000 description 2
- -1 SnAgCu Inorganic materials 0.000 description 2
- 229910008433 SnCU Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 150000002259 gallium compounds Chemical class 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明は、半導体装置の製造方法に関する。
近年、携帯型情報通信機器端末をはじめ、電子機器の小型化及び高機能化が急速に進んでおり、薄型且つ高機能な半導体装置が要求されている。半導体装置に用いる配線板を薄くすれば、半導体装置の薄型化に直結し、また配線板内の導体経路長を短縮できることから、高機能化にも有利である。そのため、配線板を極力薄型化することが求められている。
しかしながら、配線板を薄型化すると、その分剛性が小さくなることから、半導体パッケージの製造工程において発生する反りが大きくなる問題が生じる。これにより、半導体パッケージをリフロー実装する際の搭載性が悪化し、半導体装置の歩留まり及び信頼性が低下する問題が生じている。
実装時、半導体パッケージに生じる反りの主な原因は、半導体パッケージに使われている配線板と当該配線板の表面に実装される半導体チップとの熱膨張差や、配線板の弾性率が低いことであり、これらを改善する手法が検討されてきた。
例えば、半導体パッケージの反りを低減する方法として、配線板を構成する材料を低熱膨張化する方法が検討されている。しかしながら、極薄化した配線板では、配線板に占める銅等の配線金属の割合が多くなる。該配線金属は、シリコン等の半導体チップを構成する材料より熱膨張係数が大きいことから、配線板が薄型化するにつれて、低熱膨張化が困難になっている。
また、配線板を低熱膨張化する手法としては、例えば、ガラス等の高弾性材料を用いる方法が検討されている。しかしながら、ガラスは脆く、割れ易いため、配線板の製造時又は半導体パッケージの組立時にガラスが破損する場合があり、配線板及び半導体パッケージの歩留まりが低下するという課題がある。
例えば、半導体パッケージの反りを低減する方法として、配線板を構成する材料を低熱膨張化する方法が検討されている。しかしながら、極薄化した配線板では、配線板に占める銅等の配線金属の割合が多くなる。該配線金属は、シリコン等の半導体チップを構成する材料より熱膨張係数が大きいことから、配線板が薄型化するにつれて、低熱膨張化が困難になっている。
また、配線板を低熱膨張化する手法としては、例えば、ガラス等の高弾性材料を用いる方法が検討されている。しかしながら、ガラスは脆く、割れ易いため、配線板の製造時又は半導体パッケージの組立時にガラスが破損する場合があり、配線板及び半導体パッケージの歩留まりが低下するという課題がある。
そこで、薄型の半導体パッケージの反りを低減する方法として、以下のような方法が提案されている。
特許文献１には、絶縁層と配線層とを複数層に積層した積層体として形成された、コア基板を有しない多層配線基板であって、外部接続端子の接合面を有する絶縁層が、ガラスクロスを含む絶縁層として形成され、該絶縁層に積層される他の絶縁層が、ガラスクロスを含まない絶縁層として形成されていることを特徴とする多層配線基板が開示されている。
また、特許文献２には、配線基板と、前記配線基板に接続端子が接続された半導体チップと、前記半導体チップの上に接着剤層によって固定され、前記半導体チップから外側に突き出る突出部を備え、前記突出部が少なくとも半導体チップのアンダーフィル樹脂の上に配置された補助部材とを有する半導体装置が開示されている。
特許文献１には、絶縁層と配線層とを複数層に積層した積層体として形成された、コア基板を有しない多層配線基板であって、外部接続端子の接合面を有する絶縁層が、ガラスクロスを含む絶縁層として形成され、該絶縁層に積層される他の絶縁層が、ガラスクロスを含まない絶縁層として形成されていることを特徴とする多層配線基板が開示されている。
また、特許文献２には、配線基板と、前記配線基板に接続端子が接続された半導体チップと、前記半導体チップの上に接着剤層によって固定され、前記半導体チップから外側に突き出る突出部を備え、前記突出部が少なくとも半導体チップのアンダーフィル樹脂の上に配置された補助部材とを有する半導体装置が開示されている。
しかしながら、特許文献１の技術では、多層配線基板に必ず一定以上の厚さのガラスクロスを含む絶縁層を用いる必要があるため、配線板の薄型化に限界があった。
また、特許文献２の技術では、半導体チップの上部に補助部材と接着層とを追加する必要があるため、これらが半導体パッケージの薄型化の障害となっていた。
本発明は、半導体パッケージの薄型化と低反り化とを両立し、リフロー工程における実装性を高め、薄型の半導体装置を高い歩留まりで提供することができる、半導体装置の製造方法を提供することを目的とする。
また、特許文献２の技術では、半導体チップの上部に補助部材と接着層とを追加する必要があるため、これらが半導体パッケージの薄型化の障害となっていた。
本発明は、半導体パッケージの薄型化と低反り化とを両立し、リフロー工程における実装性を高め、薄型の半導体装置を高い歩留まりで提供することができる、半導体装置の製造方法を提供することを目的とする。
本発明者等は上記の課題を解決すべく検討を進めた結果、下記の本発明により当該課題を解決できることを見出した。
すなわち、本発明は、以下の［１］〜［７］を提供する。
［１］下記工程Ａ１〜Ａ４を有する半導体装置の製造方法。
工程Ａ１：配線板上に搭載された半導体チップを封止材により封止して、半導体パッケージを作製する工程
工程Ａ２：前記半導体パッケージの封止材の表面に、反り矯正基板を仮固定する工程
工程Ａ３：反り矯正基板を封止材の表面に仮固定した状態で、前記半導体パッケージをリフロー実装する工程
工程Ａ４：リフロー実装後に、前記半導体パッケージから反り矯正基板を除去する工程
［２］下記工程Ａ１〜Ａ４及び工程Ｂ１〜Ｂ３を有する半導体装置の製造方法。
工程Ｂ１：配線板を補強基板の一方の面に仮固定する工程
工程Ｂ２：補強基板に仮固定された状態の配線板の、補強基板が配された面とは反対側の面に、半導体チップを搭載する工程
工程Ａ１：配線板上に搭載された半導体チップを封止材により封止して、半導体パッケージを作製する工程
工程Ａ２：前記半導体パッケージの封止材の表面に、反り矯正基板を仮固定する工程
工程Ｂ３：補強基板を前記半導体パッケージから除去する工程
工程Ａ３：反り矯正基板を封止材の表面に仮固定した状態で、前記半導体パッケージをリフロー実装する工程
工程Ａ４：リフロー実装後に、前記半導体パッケージから反り矯正基板を除去する工程
［３］前記工程Ａ２を下記方法Ｉにより行う、上記［１］又は［２］に記載の半導体装置の製造方法。
方法Ｉ：仮固定材層を一方の面に配した反り矯正基板を、該仮固定材層と半導体パッケージの封止材の表面とが対向するように配置し、半導体パッケージの封止材の表面に貼り付ける方法
［４］前記工程Ａ１及びＡ２を下記方法ＩＩにより行う、上記［１］又は［２］に記載の半導体装置の製造方法。
方法ＩＩ：仮固定材層を一方の面に配した反り矯正基板を、該仮固定材層と配線板上に搭載された半導体チップとが対向するように配置し、該反り矯正基板の仮固定材層と、配線板及び配線板に搭載された半導体チップとの間に配された未硬化の封止材を硬化させることにより、半導体チップを封止材により封止し、該封止材の表面に反り矯正基板を仮固定材層を介して仮固定する方法
［５］前記工程Ａ１及びＡ２を下記方法ＩＩＩにより行う、上記［１］又は［２］に記載の半導体装置の製造方法。
方法ＩＩＩ：一方の面に仮固定材層と未硬化の封止材からなる層とをこの順に配した反り矯正基板を、該未硬化の封止材からなる層と配線板上に搭載された半導体チップとが対向するように配置し、半導体チップを搭載した配線板に貼り付けた後、未硬化の封止材を硬化させることにより、半導体チップを封止材により封止し、該封止材の表面に反り矯正基板を仮固定材層を介して仮固定する方法
［６］前記工程Ａ４において、反り矯正基板を除去する方法が、機械剥離法である、上記［１］〜［５］のいずれかに記載の半導体装置の製造方法。
［７］前記工程Ａ４において、反り矯正基板を除去する方法が、紫外線照射による剥離法である、上記［１］〜［５］のいずれかに記載の半導体装置の製造方法。
すなわち、本発明は、以下の［１］〜［７］を提供する。
［１］下記工程Ａ１〜Ａ４を有する半導体装置の製造方法。
工程Ａ１：配線板上に搭載された半導体チップを封止材により封止して、半導体パッケージを作製する工程
工程Ａ２：前記半導体パッケージの封止材の表面に、反り矯正基板を仮固定する工程
工程Ａ３：反り矯正基板を封止材の表面に仮固定した状態で、前記半導体パッケージをリフロー実装する工程
工程Ａ４：リフロー実装後に、前記半導体パッケージから反り矯正基板を除去する工程
［２］下記工程Ａ１〜Ａ４及び工程Ｂ１〜Ｂ３を有する半導体装置の製造方法。
工程Ｂ１：配線板を補強基板の一方の面に仮固定する工程
工程Ｂ２：補強基板に仮固定された状態の配線板の、補強基板が配された面とは反対側の面に、半導体チップを搭載する工程
工程Ａ１：配線板上に搭載された半導体チップを封止材により封止して、半導体パッケージを作製する工程
工程Ａ２：前記半導体パッケージの封止材の表面に、反り矯正基板を仮固定する工程
工程Ｂ３：補強基板を前記半導体パッケージから除去する工程
工程Ａ３：反り矯正基板を封止材の表面に仮固定した状態で、前記半導体パッケージをリフロー実装する工程
工程Ａ４：リフロー実装後に、前記半導体パッケージから反り矯正基板を除去する工程
［３］前記工程Ａ２を下記方法Ｉにより行う、上記［１］又は［２］に記載の半導体装置の製造方法。
方法Ｉ：仮固定材層を一方の面に配した反り矯正基板を、該仮固定材層と半導体パッケージの封止材の表面とが対向するように配置し、半導体パッケージの封止材の表面に貼り付ける方法
［４］前記工程Ａ１及びＡ２を下記方法ＩＩにより行う、上記［１］又は［２］に記載の半導体装置の製造方法。
方法ＩＩ：仮固定材層を一方の面に配した反り矯正基板を、該仮固定材層と配線板上に搭載された半導体チップとが対向するように配置し、該反り矯正基板の仮固定材層と、配線板及び配線板に搭載された半導体チップとの間に配された未硬化の封止材を硬化させることにより、半導体チップを封止材により封止し、該封止材の表面に反り矯正基板を仮固定材層を介して仮固定する方法
［５］前記工程Ａ１及びＡ２を下記方法ＩＩＩにより行う、上記［１］又は［２］に記載の半導体装置の製造方法。
方法ＩＩＩ：一方の面に仮固定材層と未硬化の封止材からなる層とをこの順に配した反り矯正基板を、該未硬化の封止材からなる層と配線板上に搭載された半導体チップとが対向するように配置し、半導体チップを搭載した配線板に貼り付けた後、未硬化の封止材を硬化させることにより、半導体チップを封止材により封止し、該封止材の表面に反り矯正基板を仮固定材層を介して仮固定する方法
［６］前記工程Ａ４において、反り矯正基板を除去する方法が、機械剥離法である、上記［１］〜［５］のいずれかに記載の半導体装置の製造方法。
［７］前記工程Ａ４において、反り矯正基板を除去する方法が、紫外線照射による剥離法である、上記［１］〜［５］のいずれかに記載の半導体装置の製造方法。
本発明によると、半導体パッケージの薄型化と低反り化とを両立し、リフロー工程における実装性を高め、薄型の半導体装置を高い歩留まりで提供することができる、半導体装置の製造方法を適用することができる。
［半導体装置の製造方法］
本発明の半導体装置の製造方法は、下記工程Ａ１〜Ａ４を有する。
工程Ａ１：配線板上に搭載された半導体チップを封止材により封止して、半導体パッケージを作製する工程
工程Ａ２：前記半導体パッケージの封止材の表面に、反り矯正基板を仮固定する工程
工程Ａ３：反り矯正基板を封止材の表面に仮固定した状態で、前記半導体パッケージをリフロー実装する工程
工程Ａ４：リフロー実装後に、前記半導体パッケージから反り矯正基板を除去する工程
本発明の半導体装置の製造方法は、下記工程Ａ１〜Ａ４を有する。
工程Ａ１：配線板上に搭載された半導体チップを封止材により封止して、半導体パッケージを作製する工程
工程Ａ２：前記半導体パッケージの封止材の表面に、反り矯正基板を仮固定する工程
工程Ａ３：反り矯正基板を封止材の表面に仮固定した状態で、前記半導体パッケージをリフロー実装する工程
工程Ａ４：リフロー実装後に、前記半導体パッケージから反り矯正基板を除去する工程
以下、図面を参照しながら本発明の好適な実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
＜工程Ａ１＞
工程Ａ１は、図１（ｃ）に示すように、配線板１上に搭載された半導体チップ６を封止材８により封止して、半導体パッケージ９を作製する工程である。
なお、図１（ｃ）では、半導体チップ６と配線板１とのギャップを、封止材８により封止しているが、封止材８とは異なるアンダーフィル材により、該ギャップを封止してもよい。
工程Ａ１は、図１（ｃ）に示すように、配線板１上に搭載された半導体チップ６を封止材８により封止して、半導体パッケージ９を作製する工程である。
なお、図１（ｃ）では、半導体チップ６と配線板１とのギャップを、封止材８により封止しているが、封止材８とは異なるアンダーフィル材により、該ギャップを封止してもよい。
（配線板１）
本発明に用いる配線板１は、特に限定されず、用途に応じたものを適宜使用すればよいが、例えば、図１（ａ）に示す配線板１のように、配線層２と絶縁層３とが交互に積層形成されてなる多層配線板が好ましく用いられる。
配線層２としては、例えば、公知のサブトラクティブ法、セミアディティブ法及びアディティブ法等を適用して形成されたものである。配線材料としては、通常は銅が用いられるが、特に限定されるものではない。
配線層２の厚さは、特に限定されないが、好ましくは１〜１２μｍである。配線層２の厚さが１μｍ以上であると、配線抵抗を低く抑えることができ、１２μｍ以下であると、配線板１を薄型化することができる。
本発明に用いる配線板１は、特に限定されず、用途に応じたものを適宜使用すればよいが、例えば、図１（ａ）に示す配線板１のように、配線層２と絶縁層３とが交互に積層形成されてなる多層配線板が好ましく用いられる。
配線層２としては、例えば、公知のサブトラクティブ法、セミアディティブ法及びアディティブ法等を適用して形成されたものである。配線材料としては、通常は銅が用いられるが、特に限定されるものではない。
配線層２の厚さは、特に限定されないが、好ましくは１〜１２μｍである。配線層２の厚さが１μｍ以上であると、配線抵抗を低く抑えることができ、１２μｍ以下であると、配線板１を薄型化することができる。
絶縁層３としては、例えば、ビルドアップフィルム、ガラスクロスに熱硬化性樹脂を含浸させたプリプレグ、又はソルダーレジスト等、従来公知の絶縁材料を用いて形成されたものが挙げられる。
配線層２同士に挟まれた部分の絶縁層３の厚さは、好ましくは５〜４０μｍである。絶縁層３の厚さが５μｍ以上であると、層間の絶縁性を良好に保つことができ、４０μｍ以下であると、配線板１を薄型化することができる。
配線層２と絶縁層３の層数及び積層順序は特に限定されず、求める性能等に応じて適宜決定すればよい。また、配線層２の各層は、絶縁層３に設けたビアを介して相互に接続させてあってもよい。
配線層２同士に挟まれた部分の絶縁層３の厚さは、好ましくは５〜４０μｍである。絶縁層３の厚さが５μｍ以上であると、層間の絶縁性を良好に保つことができ、４０μｍ以下であると、配線板１を薄型化することができる。
配線層２と絶縁層３の層数及び積層順序は特に限定されず、求める性能等に応じて適宜決定すればよい。また、配線層２の各層は、絶縁層３に設けたビアを介して相互に接続させてあってもよい。
配線板１は、必要に応じて、最外層にソルダーレジスト４、及び電極部にニッケル／金めっき５を施してもよい。
配線層２上のソルダーレジスト４の厚さは、好ましくは５〜１５μｍである。ソルダーレジスト４の厚さが５μｍ以上であると、ソルダーレジスト４が割れ難くなり、信頼性を良好に保つことができ、１５μｍ以下であると、配線板１を薄型化することができる。
配線層２上のソルダーレジスト４の厚さは、好ましくは５〜１５μｍである。ソルダーレジスト４の厚さが５μｍ以上であると、ソルダーレジスト４が割れ難くなり、信頼性を良好に保つことができ、１５μｍ以下であると、配線板１を薄型化することができる。
図１（ｂ）は、配線板１に半導体チップ６が搭載された状態を示す。
（半導体チップ６）
半導体チップ６としては、特に限定されず、従来公知の半導体チップを用いることができる。
本発明の製造方法に用いる半導体チップ６の材質としては、従来公知の半導体チップ用ウェハを用いることができ、例えば、シリコン、ゲルマニウム等の同一種類の元素から構成される元素半導体、ガリウムヒ素、ガリウムリン、インジウムリン、炭化珪素等の化合物半導体などを用いることができる。
半導体チップ６の厚さは、特に限定されないが、好ましくは２０〜１００μｍ以下である。半導体チップ６の厚さが２０μｍ以上であると、製造歩留まりを良好にすることができ、１００μｍ以下であると、半導体装置を薄型化することができる。
半導体チップ６としては、特に限定されず、従来公知の半導体チップを用いることができる。
本発明の製造方法に用いる半導体チップ６の材質としては、従来公知の半導体チップ用ウェハを用いることができ、例えば、シリコン、ゲルマニウム等の同一種類の元素から構成される元素半導体、ガリウムヒ素、ガリウムリン、インジウムリン、炭化珪素等の化合物半導体などを用いることができる。
半導体チップ６の厚さは、特に限定されないが、好ましくは２０〜１００μｍ以下である。半導体チップ６の厚さが２０μｍ以上であると、製造歩留まりを良好にすることができ、１００μｍ以下であると、半導体装置を薄型化することができる。
半導体チップ６は、チップバンプ７を有する。チップバンプ７としては、通常、はんだボール、銅ポストの先にはんだを配したバンプ、金スタッドバンプ等が用いられる。
はんだの材質としては、錫、銀、銅等の合金はんだが、接続信頼性、及び環境保全の観点から好ましい。具体的には、ＳｎＡｇＣｕ系、ＳｎＣｕ系、ＳｎＡｇ系、ＳｎＡｇＣｕＢｉ系、ＳｎＺｎＢｉ系、ＳｎＡｇＩｎＢｉ系等の鉛フリーはんだが好ましく挙げられる。
はんだの材質としては、錫、銀、銅等の合金はんだが、接続信頼性、及び環境保全の観点から好ましい。具体的には、ＳｎＡｇＣｕ系、ＳｎＣｕ系、ＳｎＡｇ系、ＳｎＡｇＣｕＢｉ系、ＳｎＺｎＢｉ系、ＳｎＡｇＩｎＢｉ系等の鉛フリーはんだが好ましく挙げられる。
半導体チップ６の接続方法は特に限定されず、公知の方式を適用すればよい。
例えば、図１（ｂ）に示すようにフェースダウンで配線板１にチップバンプ７を介してフリップチップ接続する方法、又は半導体チップ６をフェースアップして、ダイボンド材により配線板１に貼り付けた後、ワイヤボンディングにより半導体チップ６と配線板１との電極同士を接続してもよい。
例えば、図１（ｂ）に示すようにフェースダウンで配線板１にチップバンプ７を介してフリップチップ接続する方法、又は半導体チップ６をフェースアップして、ダイボンド材により配線板１に貼り付けた後、ワイヤボンディングにより半導体チップ６と配線板１との電極同士を接続してもよい。
（封止材８）
封止材８としては、例えば、エポキシ樹脂等の熱硬化性樹脂と無機フィラーとを混合させた従来公知の半導体用封止材を、成形及び硬化して形成することができる。
また、封止材８の供給方法、すなわち半導体チップ６の封止方法に関しても、特に限定されず、後述するように、トランスファプレス、コンプレッションモールド、ラミネート等の公知の方式を適用することができる。
封止材８の厚さは、特に限定されないが、半導体チップをフリップチップ実装する場合は、半導体チップ６上の厚さが、好ましくは１５０μｍ以下である。封止材８の厚さが１５０μｍ以下であると、半導体装置を薄型化することができる。
一方、半導体チップをワイヤボンディング実装する場合は、ワイヤ保護の観点から、半導体チップ６上の封止材８の厚さは、１００μｍ以上であることが好ましい。
封止材８としては、例えば、エポキシ樹脂等の熱硬化性樹脂と無機フィラーとを混合させた従来公知の半導体用封止材を、成形及び硬化して形成することができる。
また、封止材８の供給方法、すなわち半導体チップ６の封止方法に関しても、特に限定されず、後述するように、トランスファプレス、コンプレッションモールド、ラミネート等の公知の方式を適用することができる。
封止材８の厚さは、特に限定されないが、半導体チップをフリップチップ実装する場合は、半導体チップ６上の厚さが、好ましくは１５０μｍ以下である。封止材８の厚さが１５０μｍ以下であると、半導体装置を薄型化することができる。
一方、半導体チップをワイヤボンディング実装する場合は、ワイヤ保護の観点から、半導体チップ６上の封止材８の厚さは、１００μｍ以上であることが好ましい。
＜工程Ａ２＞
工程Ａ２は、図１（ｄ）に示すように、前記半導体パッケージ９の封止材８の表面に、反り矯正基板１０を仮固定する工程である。
工程Ａ２は、図１（ｄ）に示すように、前記半導体パッケージ９の封止材８の表面に、反り矯正基板１０を仮固定する工程である。
（反り矯正基板１０）
反り矯正基板１０の材質としては、特に限定されず、金属、ガラス、有機材料等を用いることができるが、後のリフロー実装に対する耐熱性、搬送プロセス耐性、コスト、及び後述する紫外線剥離型の粘着剤との適合性の観点から、ガラスエポキシ基板が好ましい。
反り矯正基板１０としては市販品を用いてもよく、例えば、Ｅ−７００Ｇ（Ｒ）（日立化成株式会社製、商品名）を用いることができる。
反り矯正基板１０の平面方向の熱膨張係数は、好ましくは３×１０-6〜１５×１０-6／℃、より好ましくは３×１０-6〜１０×１０-6／℃である。反り矯正基板１０の平面方向の熱膨張係数が、上記範囲内であると、半導体パッケージ９の反りの発生を効果的に抑制することができる。
また、後述する仮固定材層として紫外線剥離型の粘着剤を用いる場合、反り矯正基板１０は、強度２５０Ｊ／ｓ、波長３５０ｎｍの紫外線を、好ましくは３０％以上、より好ましくは４０％以上、さらに好ましくは５０％以上透過させるものである。反り矯正基板１０が、前記紫外線を３０％以上透過することにより、反り矯正基板１０を除去する工程において、仮固定材層１１の接着力を短時間で低下させることができ、生産性を向上することができる。
反り矯正基板１０の厚さは、特に限定されないが、好ましくは配線板１の３倍以上、より好ましくは配線板１の５倍以上、さらに好ましくは配線板１の８倍以上である。反り矯正基板１０の厚さが配線板１の３倍以上であると、配線板の反りを効果的に低減することができる傾向にある。
反り矯正基板１０の材質としては、特に限定されず、金属、ガラス、有機材料等を用いることができるが、後のリフロー実装に対する耐熱性、搬送プロセス耐性、コスト、及び後述する紫外線剥離型の粘着剤との適合性の観点から、ガラスエポキシ基板が好ましい。
反り矯正基板１０としては市販品を用いてもよく、例えば、Ｅ−７００Ｇ（Ｒ）（日立化成株式会社製、商品名）を用いることができる。
反り矯正基板１０の平面方向の熱膨張係数は、好ましくは３×１０-6〜１５×１０-6／℃、より好ましくは３×１０-6〜１０×１０-6／℃である。反り矯正基板１０の平面方向の熱膨張係数が、上記範囲内であると、半導体パッケージ９の反りの発生を効果的に抑制することができる。
また、後述する仮固定材層として紫外線剥離型の粘着剤を用いる場合、反り矯正基板１０は、強度２５０Ｊ／ｓ、波長３５０ｎｍの紫外線を、好ましくは３０％以上、より好ましくは４０％以上、さらに好ましくは５０％以上透過させるものである。反り矯正基板１０が、前記紫外線を３０％以上透過することにより、反り矯正基板１０を除去する工程において、仮固定材層１１の接着力を短時間で低下させることができ、生産性を向上することができる。
反り矯正基板１０の厚さは、特に限定されないが、好ましくは配線板１の３倍以上、より好ましくは配線板１の５倍以上、さらに好ましくは配線板１の８倍以上である。反り矯正基板１０の厚さが配線板１の３倍以上であると、配線板の反りを効果的に低減することができる傾向にある。
反り矯正基板１０を封止材８に仮固定する方法としては、反り矯正基板１０の一方の面に仮固定材層１１を配し、該仮固定材層１１を介して仮固定する方法が好ましい。
（仮固定材層１１）
仮固定材層１１としては、後のリフロー工程で除去されず、且つ半導体パッケージ９の実装後に除去することが可能であるものであれば、特に材料、形状等に制限はなく、例えば、一般的に半導体装置の製造に用いられる、紫外線照射を行うことによって接着力が低下する紫外線剥離型の粘着剤、特定の薬液によって溶解する粘着剤等を用いることができる。これらの中でも、ハンドリング及び生産性の観点からは、紫外線剥離型の粘着剤が好ましい。
仮固定材層１１の厚さは、特に限定されないが、充分な粘着力を得る観点から、好ましくは２〜３０μｍ、より好ましくは４〜２０μｍである。
これらの粘着剤の形態がシート状である場合は、前記反り矯正基板１０に貼着する方法により仮固定材層１１を形成することができ、粘着剤が液状である場合は、前記反り矯正基板１０に塗布する方法により、仮固定材層１１を形成することができる。
仮固定材層１１としては、後のリフロー工程で除去されず、且つ半導体パッケージ９の実装後に除去することが可能であるものであれば、特に材料、形状等に制限はなく、例えば、一般的に半導体装置の製造に用いられる、紫外線照射を行うことによって接着力が低下する紫外線剥離型の粘着剤、特定の薬液によって溶解する粘着剤等を用いることができる。これらの中でも、ハンドリング及び生産性の観点からは、紫外線剥離型の粘着剤が好ましい。
仮固定材層１１の厚さは、特に限定されないが、充分な粘着力を得る観点から、好ましくは２〜３０μｍ、より好ましくは４〜２０μｍである。
これらの粘着剤の形態がシート状である場合は、前記反り矯正基板１０に貼着する方法により仮固定材層１１を形成することができ、粘着剤が液状である場合は、前記反り矯正基板１０に塗布する方法により、仮固定材層１１を形成することができる。
次に、反り矯正基板１０を封止材８の表面に仮固定する方法についてより具体的に説明する。反り矯正基板１０を封止材８の表面に仮固定する方法としては、下記方法Ｉ〜ＩＩＩから選ばれる方法が好ましい。
（方法Ｉ）
方法Ｉは、図２（ｅ）に示すように、仮固定材層１１を一方の面に配した反り矯正基板１０（以下、単に「仮固定材層付き反り矯正基板１０」ともいう）を、該仮固定材層１１と半導体パッケージ９の封止材８の表面とが対向するように配置し、封止材８の表面に貼り付ける方法である。
方法Ｉにおいて、仮固定材層付き反り矯正基板１０を、封止材８に貼り付ける方法としては、特に限定されず、公知のラミネーター、プレス機等を用いることができる。
貼り付け時の圧力は、半導体パッケージ９が変形又は破損することなく、充分な接着力が得られる条件であればよく、例えば、０．２〜２．０ＭＰａである。
また、貼り付け時の温度は、特に限定されないが、通常は室温〜１２０℃である。
方法Ｉは、図２（ｅ）に示すように、仮固定材層１１を一方の面に配した反り矯正基板１０（以下、単に「仮固定材層付き反り矯正基板１０」ともいう）を、該仮固定材層１１と半導体パッケージ９の封止材８の表面とが対向するように配置し、封止材８の表面に貼り付ける方法である。
方法Ｉにおいて、仮固定材層付き反り矯正基板１０を、封止材８に貼り付ける方法としては、特に限定されず、公知のラミネーター、プレス機等を用いることができる。
貼り付け時の圧力は、半導体パッケージ９が変形又は破損することなく、充分な接着力が得られる条件であればよく、例えば、０．２〜２．０ＭＰａである。
また、貼り付け時の温度は、特に限定されないが、通常は室温〜１２０℃である。
（方法ＩＩ）
方法ＩＩは、仮固定材層付き反り矯正基板１０を、仮固定材層１１と配線板１上に搭載された半導体チップ６とが対向ように配置し、該反り矯正基板１０の仮固定材層１１と、配線板１及び配線板１に搭載された半導体チップ６との間に配された未硬化の封止材を硬化させることにより、半導体チップ６を封止材８により封止し、該封止材８の表面に反り矯正基板１０を仮固定材層１１を介して仮固定する方法である。
方法ＩＩによると、反り矯正基板１０の貼り付けと半導体チップ６の封止とを１度に行うことが可能であり、工程の短縮化の観点から好ましい。
方法ＩＩの具体的態様としては、下記方法ＩＩ−ａ及びＩＩ−ｂが挙げられる。
方法ＩＩは、仮固定材層付き反り矯正基板１０を、仮固定材層１１と配線板１上に搭載された半導体チップ６とが対向ように配置し、該反り矯正基板１０の仮固定材層１１と、配線板１及び配線板１に搭載された半導体チップ６との間に配された未硬化の封止材を硬化させることにより、半導体チップ６を封止材８により封止し、該封止材８の表面に反り矯正基板１０を仮固定材層１１を介して仮固定する方法である。
方法ＩＩによると、反り矯正基板１０の貼り付けと半導体チップ６の封止とを１度に行うことが可能であり、工程の短縮化の観点から好ましい。
方法ＩＩの具体的態様としては、下記方法ＩＩ−ａ及びＩＩ−ｂが挙げられる。
〔方法ＩＩ−ａ〕
方法ＩＩ−ａは、図２（ｆ）に示すように、仮固定材層付き反り矯正基板１０を、仮固定材層１１と配線板１上に搭載された半導体チップ６とが対向し、且つ仮固定材層１１と半導体チップ６との間に一定の間隙が生じるよう配置し、該間隙に未硬化の封止材１４を、注入孔１３より充填し、トランスファーモールド成形することにより、半導体チップ６を封止材８により封止し、該封止材８の表面に反り矯正基板１０を仮固定材層１１を介して仮固定する方法である。
方法ＩＩ−ａにおけるトランスファーモールド成形は、従来公知のトランスファーモールド成型機を用いることができ、成形条件は、使用する封止材の種類に応じて適宜調整すればよい。
方法ＩＩ−ａは、図２（ｆ）に示すように、仮固定材層付き反り矯正基板１０を、仮固定材層１１と配線板１上に搭載された半導体チップ６とが対向し、且つ仮固定材層１１と半導体チップ６との間に一定の間隙が生じるよう配置し、該間隙に未硬化の封止材１４を、注入孔１３より充填し、トランスファーモールド成形することにより、半導体チップ６を封止材８により封止し、該封止材８の表面に反り矯正基板１０を仮固定材層１１を介して仮固定する方法である。
方法ＩＩ−ａにおけるトランスファーモールド成形は、従来公知のトランスファーモールド成型機を用いることができ、成形条件は、使用する封止材の種類に応じて適宜調整すればよい。
〔方法ＩＩ−ｂ〕
方法ＩＩ−ｂは、図２（ｇ）に示すように、配線板１上に搭載された半導体チップ６を覆うように未硬化の封止材１４を配置し、更に該未硬化の封止材１４を覆うように、仮固定材層付き反り矯正基板１０を、仮固定材層１１と配線板１上に搭載された半導体チップ６とが対向しするように配置し、前記未硬化の封止材１４をコンプレッションモールド成形することにより、半導体チップ６を封止材８により封止し、該封止材８の表面に反り矯正基板１０を仮固定材層１１を介して仮固定する方法である。
方法ＩＩ−ｂにおけるコンプレッションモールド成形は、従来公知のコンプレッションモールド成形機を用いることができ、成形条件は、使用する封止材の種類に応じて適宜調整すればよい。
方法ＩＩ−ｂは、図２（ｇ）に示すように、配線板１上に搭載された半導体チップ６を覆うように未硬化の封止材１４を配置し、更に該未硬化の封止材１４を覆うように、仮固定材層付き反り矯正基板１０を、仮固定材層１１と配線板１上に搭載された半導体チップ６とが対向しするように配置し、前記未硬化の封止材１４をコンプレッションモールド成形することにより、半導体チップ６を封止材８により封止し、該封止材８の表面に反り矯正基板１０を仮固定材層１１を介して仮固定する方法である。
方法ＩＩ−ｂにおけるコンプレッションモールド成形は、従来公知のコンプレッションモールド成形機を用いることができ、成形条件は、使用する封止材の種類に応じて適宜調整すればよい。
（方法ＩＩＩ）
方法ＩＩＩは、図３（ｈ）に示すように、反り矯正基板１０の一方の面に仮固定材層１１と未硬化の封止材１４からなる層とをこの順に配した反り矯正基板１０を、該未硬化の封止材１４からなる層と配線板１上に搭載された半導体チップ６とが対向するように配置し、半導体チップ６を搭載した配線板１に貼り付けた後、未硬化の封止材１４を硬化させることにより、半導体チップ６を封止材８により封止し、該封止材８の表面に反り矯正基板１０を仮固定材層１１を介して仮固定する方法である。
方法ＩＩＩにおいて、反り矯正基板１０を、半導体チップ６を搭載した配線板１に貼り付ける方法としては、公知のラミネーター、プレス機等を用いることができる。
また、前記未硬化の封止材１４からなる層の厚さは、半導体チップ６を封止するために必要な封止材の量に応じて、適宜調整すればよい。
方法ＩＩＩによると、反り矯正基板１０の貼り付けと半導体チップ６の封止とを１度に行うことが可能であり、工程の短縮化の観点から好ましい。
方法ＩＩＩは、図３（ｈ）に示すように、反り矯正基板１０の一方の面に仮固定材層１１と未硬化の封止材１４からなる層とをこの順に配した反り矯正基板１０を、該未硬化の封止材１４からなる層と配線板１上に搭載された半導体チップ６とが対向するように配置し、半導体チップ６を搭載した配線板１に貼り付けた後、未硬化の封止材１４を硬化させることにより、半導体チップ６を封止材８により封止し、該封止材８の表面に反り矯正基板１０を仮固定材層１１を介して仮固定する方法である。
方法ＩＩＩにおいて、反り矯正基板１０を、半導体チップ６を搭載した配線板１に貼り付ける方法としては、公知のラミネーター、プレス機等を用いることができる。
また、前記未硬化の封止材１４からなる層の厚さは、半導体チップ６を封止するために必要な封止材の量に応じて、適宜調整すればよい。
方法ＩＩＩによると、反り矯正基板１０の貼り付けと半導体チップ６の封止とを１度に行うことが可能であり、工程の短縮化の観点から好ましい。
次に、上記の方法により反り矯正基板１０を仮固定した半導体パッケージ９に、図３（ｊ）に示すように、接続端子１５を形成する。
接続端子１５は、はんだボール、銅ポストの先にはんだを配したバンプ、金スタッドバンプとはんだとの組み合わせ等、少なくともその一部がはんだにより形成されており、はんだを溶融させてリフロー実装できるものであれば、特に限定されず、目的に応じて適宜選択することができる。
はんだの材質としては、錫、銀、銅等の合金はんだが、接続信頼性、及び環境保全の観点から好ましい。具体的には、ＳｎＡｇＣｕ系、ＳｎＣｕ系、ＳｎＡｇ系、ＳｎＡｇＣｕＢｉ系、ＳｎＺｎＢｉ系、ＳｎＡｇＩｎＢｉ系等の鉛フリーはんだが好ましく挙げられる。
次いで、図３（ｋ）に示すように、接続端子１５を形成した半導体パッケージ９をダイシング等により個片化する。なお、ここでは実装基板１６へのリフロー実装を例とするため、リフロー実装前に個片化しているが、個片化のタイミングは、リフロー実装後であってもよい。
接続端子１５は、はんだボール、銅ポストの先にはんだを配したバンプ、金スタッドバンプとはんだとの組み合わせ等、少なくともその一部がはんだにより形成されており、はんだを溶融させてリフロー実装できるものであれば、特に限定されず、目的に応じて適宜選択することができる。
はんだの材質としては、錫、銀、銅等の合金はんだが、接続信頼性、及び環境保全の観点から好ましい。具体的には、ＳｎＡｇＣｕ系、ＳｎＣｕ系、ＳｎＡｇ系、ＳｎＡｇＣｕＢｉ系、ＳｎＺｎＢｉ系、ＳｎＡｇＩｎＢｉ系等の鉛フリーはんだが好ましく挙げられる。
次いで、図３（ｋ）に示すように、接続端子１５を形成した半導体パッケージ９をダイシング等により個片化する。なお、ここでは実装基板１６へのリフロー実装を例とするため、リフロー実装前に個片化しているが、個片化のタイミングは、リフロー実装後であってもよい。
＜工程Ａ３＞
工程Ａ３は、図４（ｍ）に示すように、反り矯正基板１０を封止材８の表面に仮固定した状態で、前記半導体パッケージ９をリフロー実装する工程である。
本工程におけるリフロー実装は、例えば、従来公知の赤外線、熱風等の加熱機構を有するリフロー炉等により、はんだの溶融温度以上に加熱して行うことができる。
リフロー実装の条件としては、接続端子１５のはんだが一度溶融し、再度凝固することで、実装基板１６の接続端子に電気的及び機械的に接続される条件であれば、特に限定されない。例えば、接続端子１５がＳｎ−３．０Ａｇ−０．５Ｃｕはんだである場合、最高温度２４０〜２７０℃でリフローすることで、好適に実装することができる。
なお、図４（ｍ）では、実装基板１６にリフロー実装する例を示したが、接続端子１５を形成した半導体パッケージを実装する対象は、実装基板１６に限られるものではなく、例えば、ＰｏＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）のボトムパッケージ等であってもよい。
半導体パッケージ９を実装する実装基板１６としては、一般的に実装基板として用いられるものを用いることができ、例えば、配線層と絶縁層とが多層構造を形成し、表面にソルダーレジスト層を形成した基板を用いることができる。
実装基板１６の配線層としては、通常は銅等の金属が用いられる。また、実装基板１６の絶縁層としては、ガラスクロスに熱硬化性樹脂を含浸させたプリプレグ等を用いることができるが、特に限定されるものではない。
また、本工程で実装される半導体パッケージは、チップスケールパッケージ（ＣＳＰ：Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）であることが好ましい。ここで、チップスケールパッケージとは、パッケージの占有面積がチップと同一か、あるいはそれとほぼ同等であり、実装基板に高密度実装が可能なパッケージ構造を有しているものを指す。
工程Ａ３は、図４（ｍ）に示すように、反り矯正基板１０を封止材８の表面に仮固定した状態で、前記半導体パッケージ９をリフロー実装する工程である。
本工程におけるリフロー実装は、例えば、従来公知の赤外線、熱風等の加熱機構を有するリフロー炉等により、はんだの溶融温度以上に加熱して行うことができる。
リフロー実装の条件としては、接続端子１５のはんだが一度溶融し、再度凝固することで、実装基板１６の接続端子に電気的及び機械的に接続される条件であれば、特に限定されない。例えば、接続端子１５がＳｎ−３．０Ａｇ−０．５Ｃｕはんだである場合、最高温度２４０〜２７０℃でリフローすることで、好適に実装することができる。
なお、図４（ｍ）では、実装基板１６にリフロー実装する例を示したが、接続端子１５を形成した半導体パッケージを実装する対象は、実装基板１６に限られるものではなく、例えば、ＰｏＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）のボトムパッケージ等であってもよい。
半導体パッケージ９を実装する実装基板１６としては、一般的に実装基板として用いられるものを用いることができ、例えば、配線層と絶縁層とが多層構造を形成し、表面にソルダーレジスト層を形成した基板を用いることができる。
実装基板１６の配線層としては、通常は銅等の金属が用いられる。また、実装基板１６の絶縁層としては、ガラスクロスに熱硬化性樹脂を含浸させたプリプレグ等を用いることができるが、特に限定されるものではない。
また、本工程で実装される半導体パッケージは、チップスケールパッケージ（ＣＳＰ：Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）であることが好ましい。ここで、チップスケールパッケージとは、パッケージの占有面積がチップと同一か、あるいはそれとほぼ同等であり、実装基板に高密度実装が可能なパッケージ構造を有しているものを指す。
＜工程Ａ４＞
工程Ａ４は、リフロー実装後に、図４（ｎ）に示すように、半導体パッケージ９から反り矯正基板１０を除去する工程である。
反り矯正基板１０を除去する方法としては、特に限定されず、仮固定材層１１の形成に用いた仮固定材の種類等に応じて適宜選択すればよい。
例えば、機械的に剥離することが可能である場合は、機械的剥離によればよく、仮固定材として、紫外線照射剥離型の粘着剤を用いた場合は、紫外線を照射して剥離すればよい。
反り矯正基板１０を除去するタイミングとしては、半導体パッケージ９のリフロー実装後であればよく、実装後にアンダーフィル材により封止する場合は、その封止前であっても、後であってもよい。
工程Ａ４は、リフロー実装後に、図４（ｎ）に示すように、半導体パッケージ９から反り矯正基板１０を除去する工程である。
反り矯正基板１０を除去する方法としては、特に限定されず、仮固定材層１１の形成に用いた仮固定材の種類等に応じて適宜選択すればよい。
例えば、機械的に剥離することが可能である場合は、機械的剥離によればよく、仮固定材として、紫外線照射剥離型の粘着剤を用いた場合は、紫外線を照射して剥離すればよい。
反り矯正基板１０を除去するタイミングとしては、半導体パッケージ９のリフロー実装後であればよく、実装後にアンダーフィル材により封止する場合は、その封止前であっても、後であってもよい。
本発明の製造方法は、薄型化された配線板の剛性を補強するために、補強基板１８を用いることが好ましい。以下、補強基板１８を使用する態様について説明する。
本発明の製造方法は、更に下記工程Ｂ１〜Ｂ３を有することが好ましい。すなわち、本発明の製造方法は、前述した工程Ａ１〜Ａ４及び工程Ｂ１〜Ｂ３を有することが好ましい。
工程Ｂ１：配線板を補強基板の一方の面に仮固定する工程
工程Ｂ２：補強基板に仮固定された状態の配線板の、補強基板が配された面とは反対側の面に、半導体チップを搭載する工程
工程Ａ１：配線板上に搭載された半導体チップを封止材により封止して、半導体パッケージを作製する工程
工程Ａ２：前記半導体パッケージの封止材の表面に、反り矯正基板を仮固定する工程
工程Ｂ３：補強基板を前記半導体パッケージから除去する工程
工程Ａ３：反り矯正基板を封止材の表面に仮固定した状態で、前記半導体パッケージをリフロー実装する工程
工程Ａ４：リフロー実装後に、前記半導体パッケージから反り矯正基板を除去する工程
以下、工程Ｂ１〜Ｂ３について説明する。
工程Ｂ１：配線板を補強基板の一方の面に仮固定する工程
工程Ｂ２：補強基板に仮固定された状態の配線板の、補強基板が配された面とは反対側の面に、半導体チップを搭載する工程
工程Ａ１：配線板上に搭載された半導体チップを封止材により封止して、半導体パッケージを作製する工程
工程Ａ２：前記半導体パッケージの封止材の表面に、反り矯正基板を仮固定する工程
工程Ｂ３：補強基板を前記半導体パッケージから除去する工程
工程Ａ３：反り矯正基板を封止材の表面に仮固定した状態で、前記半導体パッケージをリフロー実装する工程
工程Ａ４：リフロー実装後に、前記半導体パッケージから反り矯正基板を除去する工程
以下、工程Ｂ１〜Ｂ３について説明する。
＜工程Ｂ１＞
工程Ｂ１は、図５（ｐ）に示すように、配線板１を補強基板１８の一方の面に仮固定する工程である。
配線板１を補強基板１８に仮固定する方法としては、補強基板１８の一方の面に仮固定材層１９を配し、該仮固定材層１９を介して仮固定する方法が好ましい。
補強基板１８及び仮固定材層１９としては、前記反り矯正基板１０及び仮固定材層１１と同様のものを挙げることができ、好適な態様も同様である。
上記のように、補強基板１８を用いることにより、薄型化された配線板１の剛性を補強することができ、配線板１の取り扱いが容易になると共に、半導体チップ６の搭載、封止材８による半導体チップ６の封止等を歩留まり良く実施することができる。
工程Ｂ１は、図５（ｐ）に示すように、配線板１を補強基板１８の一方の面に仮固定する工程である。
配線板１を補強基板１８に仮固定する方法としては、補強基板１８の一方の面に仮固定材層１９を配し、該仮固定材層１９を介して仮固定する方法が好ましい。
補強基板１８及び仮固定材層１９としては、前記反り矯正基板１０及び仮固定材層１１と同様のものを挙げることができ、好適な態様も同様である。
上記のように、補強基板１８を用いることにより、薄型化された配線板１の剛性を補強することができ、配線板１の取り扱いが容易になると共に、半導体チップ６の搭載、封止材８による半導体チップ６の封止等を歩留まり良く実施することができる。
＜工程Ｂ２＞
工程Ｂ２は、図５（ｑ）に示すように、補強基板１８に仮固定された状態の配線板１の、補強基板１８が配された面とは反対側の面に、半導体チップ６を搭載する工程である。
半導体チップ６の好適な種類、及びその搭載方法は、前記工程Ａ１の項に記載したとおりである。
次いで、配線板１上に搭載された半導体チップ６を封止材８により封止することにより、図５（ｒ）に示されるように、配線板１が補強基板１８に仮固定された半導体パッケージ９が得られる。
工程Ｂ２は、図５（ｑ）に示すように、補強基板１８に仮固定された状態の配線板１の、補強基板１８が配された面とは反対側の面に、半導体チップ６を搭載する工程である。
半導体チップ６の好適な種類、及びその搭載方法は、前記工程Ａ１の項に記載したとおりである。
次いで、配線板１上に搭載された半導体チップ６を封止材８により封止することにより、図５（ｒ）に示されるように、配線板１が補強基板１８に仮固定された半導体パッケージ９が得られる。
＜工程Ｂ３＞
工程Ｂ３は、図５（ｓ）に示すように、前記補強基板１８を、半導体パッケージ９から除去する工程である。
ここで、工程Ｂ３は、工程Ａ２の前に行ってもよいが、半導体パッケージ９の反りの低減、及び取り扱い性の観点から、工程Ａ２の後に行なうことが好ましい。なお、工程Ｂ３を工程Ａ２の後に行う場合、図５（ｓ）の封止材８の表面には反り矯正基板１０が仮固定されている。
補強基板１８を剥離する方法は、前記工程Ａ４の項で説明した反り矯正基板１０を除去する方法と同様であり、好ましい態様も同様である。
工程Ｂ３は、図５（ｓ）に示すように、前記補強基板１８を、半導体パッケージ９から除去する工程である。
ここで、工程Ｂ３は、工程Ａ２の前に行ってもよいが、半導体パッケージ９の反りの低減、及び取り扱い性の観点から、工程Ａ２の後に行なうことが好ましい。なお、工程Ｂ３を工程Ａ２の後に行う場合、図５（ｓ）の封止材８の表面には反り矯正基板１０が仮固定されている。
補強基板１８を剥離する方法は、前記工程Ａ４の項で説明した反り矯正基板１０を除去する方法と同様であり、好ましい態様も同様である。
１ 配線板
２ 配線層
３ 絶縁層
４ ソルダーレジスト
５ ニッケル／金めっき
６ 半導体チップ
７ チップバンプ
８ 封止材
９ 半導体パッケージ
１０ 反り矯正基板
１１ 仮固定材層
１２ 金型
１３ 注入孔
１４ 未硬化の封止材
１５ 接続端子
１６ 実装基板
１７ 半導体装置
１８ 補強基板
１９ 仮固定材層
２ 配線層
３ 絶縁層
４ ソルダーレジスト
５ ニッケル／金めっき
６ 半導体チップ
７ チップバンプ
８ 封止材
９ 半導体パッケージ
１０ 反り矯正基板
１１ 仮固定材層
１２ 金型
１３ 注入孔
１４ 未硬化の封止材
１５ 接続端子
１６ 実装基板
１７ 半導体装置
１８ 補強基板
１９ 仮固定材層
Claims (4)
- 下記工程Ａ１〜Ａ４、
工程Ａ１：配線板上に搭載された半導体チップを封止材により封止して、半導体パッケージを作製する工程
工程Ａ２：前記半導体パッケージの封止材の表面に、反り矯正基板を仮固定する工程
工程Ａ３：反り矯正基板を封止材の表面に仮固定した状態で、前記半導体パッケージをリフロー実装する工程
工程Ａ４：リフロー実装後に、前記半導体パッケージから反り矯正基板を除去する工程
を有する半導体装置の製造方法であって、前記工程Ａ１及びＡ２を下記方法ＩＩ又はＩＩＩにより行う、半導体装置の製造方法。
方法ＩＩ：仮固定材層を一方の面に配した反り矯正基板を、該仮固定材層と配線板上に搭載された半導体チップとが対向するように配置し、該反り矯正基板の仮固定材層と、配線板及び配線板に搭載された半導体チップとの間に配された未硬化の封止材を硬化させることにより、半導体チップを封止材により封止し、該封止材の表面に反り矯正基板を仮固定材層を介して仮固定する方法
方法ＩＩＩ：一方の面に仮固定材層と未硬化の封止材からなる層とをこの順に配した反り矯正基板を、該未硬化の封止材からなる層と配線板上に搭載された半導体チップとが対向するように配置し、半導体チップを搭載した配線板に貼り付けた後、未硬化の封止材を硬化させることにより、半導体チップを封止材により封止し、該封止材の表面に反り矯正基板を仮固定材層を介して仮固定する方法 - 下記工程Ａ１〜Ａ４及び工程Ｂ１〜Ｂ３、
工程Ｂ１：配線板を補強基板の一方の面に仮固定する工程
工程Ｂ２：補強基板に仮固定された状態の配線板の、補強基板が配された面とは反対側の面に、半導体チップを搭載する工程
工程Ａ１：配線板上に搭載された半導体チップを封止材により封止して、半導体パッケージを作製する工程
工程Ａ２：前記半導体パッケージの封止材の表面に、反り矯正基板を仮固定する工程
工程Ｂ３：補強基板を前記半導体パッケージから除去する工程
工程Ａ３：反り矯正基板を封止材の表面に仮固定した状態で、前記半導体パッケージをリフロー実装する工程
工程Ａ４：リフロー実装後に、前記半導体パッケージから反り矯正基板を除去する工程
を有する半導体装置の製造方法であって、前記工程Ａ１及びＡ２を下記方法ＩＩ又はＩＩＩにより行う、半導体装置の製造方法。
方法ＩＩ：仮固定材層を一方の面に配した反り矯正基板を、該仮固定材層と配線板上に搭載された半導体チップとが対向するように配置し、該反り矯正基板の仮固定材層と、配線板及び配線板に搭載された半導体チップとの間に配された未硬化の封止材を硬化させることにより、半導体チップを封止材により封止し、該封止材の表面に反り矯正基板を仮固定材層を介して仮固定する方法
方法ＩＩＩ：一方の面に仮固定材層と未硬化の封止材からなる層とをこの順に配した反り矯正基板を、該未硬化の封止材からなる層と配線板上に搭載された半導体チップとが対向するように配置し、半導体チップを搭載した配線板に貼り付けた後、未硬化の封止材を硬化させることにより、半導体チップを封止材により封止し、該封止材の表面に反り矯正基板を仮固定材層を介して仮固定する方法 - 前記工程Ａ４において、反り矯正基板を除去する方法が、機械剥離法である、請求項１又は２に記載の半導体装置の製造方法。
- 前記工程Ａ４において、反り矯正基板を除去する方法が、紫外線照射による剥離法である、請求項１又は２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014196282A JP6451178B2 (ja) | 2014-09-26 | 2014-09-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014196282A JP6451178B2 (ja) | 2014-09-26 | 2014-09-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016072254A JP2016072254A (ja) | 2016-05-09 |
| JP6451178B2 true JP6451178B2 (ja) | 2019-01-16 |
Family
ID=55864908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014196282A Active JP6451178B2 (ja) | 2014-09-26 | 2014-09-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6451178B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3003636B2 (ja) * | 1997-07-29 | 2000-01-31 | 日本電気株式会社 | Ｂｇａケース反り矯正工法 |
| JP2005026518A (ja) * | 2003-07-03 | 2005-01-27 | Toshiba Corp | 半導体装置、電子回路装置および半導体装置の実装方法 |
| JP4171499B2 (ja) * | 2006-04-10 | 2008-10-22 | 日立電線株式会社 | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 |
| JP2011066027A (ja) * | 2009-09-15 | 2011-03-31 | Nec Corp | 矯正キャップ |
-
2014
- 2014-09-26 JP JP2014196282A patent/JP6451178B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016072254A (ja) | 2016-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101995141B1 (ko) | 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법 | |
| US9997441B2 (en) | Support member, wiring substrate, method for manufacturing wiring substrate, and method for manufacturing semiconductor package | |
| TWI414049B (zh) | 半導體裝置之製造方法 | |
| JP6189181B2 (ja) | 半導体装置の製造方法 | |
| JP5508802B2 (ja) | 半導体装置の製造方法 | |
| JP4846633B2 (ja) | 部品内蔵基板の製造方法 | |
| JP2017045993A (ja) | 電子部品装置の製造方法及び電子部品装置 | |
| JP6753743B2 (ja) | 半導体装置の製造方法 | |
| JP2006302929A (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
| JP2004281491A (ja) | 半導体装置及びその製造方法 | |
| JP6197619B2 (ja) | 電子装置及び電子装置の製造方法 | |
| KR102574011B1 (ko) | 반도체 소자의 실장 구조 및 반도체 소자와 기판의 조합 | |
| JP2012204631A (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
| JP2009152253A (ja) | 半導体装置およびその製造方法 | |
| JP6398499B2 (ja) | 電子装置及び電子装置の製造方法 | |
| JP6451178B2 (ja) | 半導体装置の製造方法 | |
| JP2013093507A (ja) | 半導体チップを３次元積層アセンブリへと多段に形成していく、はんだ接合プロセス | |
| JP7196936B2 (ja) | 半導体装置用配線基板の製造方法、及び半導体装置用配線基板 | |
| TW202133697A (zh) | 半導體裝置及其製造方法 | |
| JP5838312B2 (ja) | インターポーザおよびその製造方法 | |
| JP4016557B2 (ja) | 電子部品の実装構造及び実装方法 | |
| JP2012099693A (ja) | 半導体装置の製造方法 | |
| JP6776686B2 (ja) | 配線基板及び配線基板、半導体装置の製造方法 | |
| JP2017168639A (ja) | 配線基板及びこれを用いた半導体装置の製造方法 | |
| JP6447075B2 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181126 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6451178 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S801 | Written request for registration of abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311801 |
|
| ABAN | Cancellation due to abandonment | ||
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |