JP2017168639A - 配線基板及びこれを用いた半導体装置の製造方法 - Google Patents
配線基板及びこれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017168639A JP2017168639A JP2016052674A JP2016052674A JP2017168639A JP 2017168639 A JP2017168639 A JP 2017168639A JP 2016052674 A JP2016052674 A JP 2016052674A JP 2016052674 A JP2016052674 A JP 2016052674A JP 2017168639 A JP2017168639 A JP 2017168639A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- support
- resin
- thin film
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】配線基板11は、透明性を有する支持体12と、支持体12の主面12a上に設けられ、光の照射により分解可能な樹脂を含む剥離層13と、剥離層13の上層に設けられる金属薄膜層14と、金属薄膜層14の上層に設けられ、第1樹脂層15と、第1樹脂層15の上層に設けられる第2樹脂層20と、第1樹脂層15及び第2樹脂層20の層間に設けられる配線パターン19とを有する積層体31と、を備える。
【選択図】図2
Description
まず、支持体12の主面12a上に剥離層13を形成した。支持体12として、ガラス(OA−10G(日本電気硝子株式会社製)、1.1mm厚)を使用した。支持体12の線膨張係数は、約4ppm/℃であった。支持体12の主面12a上の剥離層13は、3M Light−To−Heat−Conversion(LTHC)Release Coating(住友スリーエム株式会社製)を用いて形成した。剥離層13は、いずれもスピンコート法により形成した。
次に、得られた配線基板11に半導体チップ32を搭載した。半導体チップ32は、Cuポストの先端にSn−3.5Agはんだ層を形成した突起電極33を有しているものを用いた。また、半導体チップ32の線膨張係数は、約3ppm/℃であった。配線基板11には予めアンダーフィル34を供給しておいた。半導体チップ32の突起電極33と配線基板11の接続端子21との位置合わせを行った後、半導体チップ32を配線基板11に圧着させ、加熱した。この後、半導体チップ32を含む配線基板11の上面を、トランスファーモールド法により、モールド樹脂35を用いて封止した。次に、配線基板11の支持体12側より、直線的に往復させながら支持体全体に1064nmのYAGレーザーを照射した後に、支持体12を配線基板11より取り除いた。
上記のようにして作成された半導体装置1について、X線透視装置(株式会社ユニハイトシステム製、XVA−160α)にて観察を行った。半導体装置1を観察した結果、半導体チップ32の突起電極33と配線基板11の接続端子21との間には、設計値から約2μmの位置ずれが生じていた。ここで、半導体装置の形成に用いられる配線基板の支持体として、樹脂の中で線膨張係数が比較的低いポリイミド製の支持体を用いた場合、半導体チップの突起電極と当該配線基板の接続端子との間には、通常、設計値から約15μmの位置ずれが生じる。このような支持体の材質による位置ずれの違いは、ポリイミド製の支持体の線膨張係数は約12〜50ppm/℃であり、半導体チップの線膨張係数(約2〜4ppm/℃)と大きく異なるからだと考えられる。したがって、配線基板にガラス製の支持体を用いた方が、樹脂製の支持体を用いるよりも、半導体チップと配線基板との間に発生する位置ずれが小さくなっていることが確認できた。
Claims (11)
- 透明性を有する支持体と、
前記支持体の主面上に設けられ、光の照射により分解可能な樹脂を含む剥離層と、
前記剥離層の上層に設けられる金属薄膜層と、
前記金属薄膜層の上層に設けられ、第1樹脂層と、前記第1樹脂層の上層に設けられる第2樹脂層と、前記第1樹脂層及び前記第2樹脂層の層間に設けられる配線パターンとを有する積層体と、
を備える配線基板。 - 前記支持体の線膨張係数は、−1ppm/℃以上10ppm/℃以下である、請求項1に記載の配線基板。
- 前記支持体は、ガラス基板である、請求項1又は2に記載の配線基板。
- 前記支持体の前記主面の最大高さ粗さは、0.01μm以上5μm以下である、請求項1〜3のいずれか一項に記載の配線基板。
- 前記剥離層の厚さは、0.1μm以上10μm以下である、請求項1〜4のいずれか一項に記載の配線基板。
- 前記積層体の厚さは、0.001mm以上1mm以下である、請求項1〜5のいずれか一項に記載の配線基板。
- 請求項1〜6のいずれか一項に記載される配線基板を準備する工程と、
前記配線基板の前記積層体に半導体チップを搭載すると共に、前記配線パターンに前記半導体チップを接合する工程と、
前記支持体を介して前記剥離層に光を照射することによって、前記支持体を前記金属薄膜層及び前記積層体から剥離する工程と、
を備える半導体装置の製造方法。 - 前記光は、レーザー光である、請求項7に記載の半導体装置の製造方法。
- 前記配線パターンに接合された前記半導体チップを封止樹脂で覆う工程を更に備える請求項7又は8に記載の半導体装置の製造方法。
- 前記支持体を前記金属薄膜層及び前記積層体から剥離する工程後、前記積層体から前記金属薄膜層を除去する工程を更に備える請求項7〜9のいずれか一項に記載の半導体装置の製造方法。
- 前記支持体を前記金属薄膜層及び前記積層体から剥離する工程後、
前記積層体に外部接続端子を設ける工程と、
前記積層体を切断して個片化する工程と、を更に備える請求項7〜10のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016052674A JP2017168639A (ja) | 2016-03-16 | 2016-03-16 | 配線基板及びこれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016052674A JP2017168639A (ja) | 2016-03-16 | 2016-03-16 | 配線基板及びこれを用いた半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017168639A true JP2017168639A (ja) | 2017-09-21 |
Family
ID=59914057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016052674A Pending JP2017168639A (ja) | 2016-03-16 | 2016-03-16 | 配線基板及びこれを用いた半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017168639A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112470554A (zh) * | 2018-10-22 | 2021-03-09 | 东洋纺株式会社 | 器件连接体的制造方法及器件连接体 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015194642A (ja) * | 2014-03-31 | 2015-11-05 | 株式会社東芝 | フレキシブルデバイスの製造方法及び装置 |
WO2015199030A1 (ja) * | 2014-06-26 | 2015-12-30 | 凸版印刷株式会社 | 配線基板、半導体装置及び半導体装置の製造方法 |
-
2016
- 2016-03-16 JP JP2016052674A patent/JP2017168639A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015194642A (ja) * | 2014-03-31 | 2015-11-05 | 株式会社東芝 | フレキシブルデバイスの製造方法及び装置 |
WO2015199030A1 (ja) * | 2014-06-26 | 2015-12-30 | 凸版印刷株式会社 | 配線基板、半導体装置及び半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112470554A (zh) * | 2018-10-22 | 2021-03-09 | 东洋纺株式会社 | 器件连接体的制造方法及器件连接体 |
CN112470554B (zh) * | 2018-10-22 | 2024-03-22 | 东洋纺株式会社 | 器件连接体的制造方法及器件连接体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101995141B1 (ko) | 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법 | |
US9997441B2 (en) | Support member, wiring substrate, method for manufacturing wiring substrate, and method for manufacturing semiconductor package | |
JP4708399B2 (ja) | 電子装置の製造方法及び電子装置 | |
WO2016116980A1 (ja) | 配線基板積層体及びこれを用いた半導体装置の製造方法 | |
JP6691451B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
JP6455197B2 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 | |
JP2012114431A (ja) | 半導体搭載用基板、半導体装置及び半導体装置の製造方法 | |
JP2017050464A (ja) | 配線基板積層体、その製造方法及び半導体装置の製造方法 | |
JP5543754B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP6497149B2 (ja) | 配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法 | |
US7981724B2 (en) | Manufacturing method for semiconductor device embedded substrate | |
US7915078B2 (en) | Manufacturing method for semiconductor device embedded substrate | |
JP6447073B2 (ja) | 配線基板及びラミネート装置 | |
JP2017168639A (ja) | 配線基板及びこれを用いた半導体装置の製造方法 | |
JP6776686B2 (ja) | 配線基板及び配線基板、半導体装置の製造方法 | |
JP6447075B2 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 | |
JP6593136B2 (ja) | 配線基板積層体、半導体装置、及び半導体装置の製造方法 | |
US7985619B2 (en) | Manufacturing method for semiconductor device embedded substrate | |
JP2018018933A (ja) | デボンディング装置 | |
JP2017022213A (ja) | プリント配線基板 | |
JP6930073B2 (ja) | 配線基板積層体 | |
JP2016134496A (ja) | 平板プレス装置及び基板の製造方法 | |
US20190013263A1 (en) | Wiring board and semiconductor package | |
JP2011091217A (ja) | 半導体パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200407 |