JP5543754B2 - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP5543754B2
JP5543754B2 JP2009253434A JP2009253434A JP5543754B2 JP 5543754 B2 JP5543754 B2 JP 5543754B2 JP 2009253434 A JP2009253434 A JP 2009253434A JP 2009253434 A JP2009253434 A JP 2009253434A JP 5543754 B2 JP5543754 B2 JP 5543754B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
semiconductor chip
semiconductor package
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009253434A
Other languages
English (en)
Other versions
JP2011100793A (ja
JP2011100793A5 (ja
Inventor
淳 大井
徹 日詰
史雅 片桐
昭彦 立岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009253434A priority Critical patent/JP5543754B2/ja
Priority to US12/890,871 priority patent/US8017503B2/en
Publication of JP2011100793A publication Critical patent/JP2011100793A/ja
Publication of JP2011100793A5 publication Critical patent/JP2011100793A5/ja
Application granted granted Critical
Publication of JP5543754B2 publication Critical patent/JP5543754B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体チップと、前記半導体チップと電気的に接続された配線構造体とを有する半導体パッケージ及びその製造方法に関する。
従来より、多層配線基板上に、はんだバンプ等を介して半導体チップを搭載した半導体パッケージが知られている。以下、図面を参照しながら、従来の半導体パッケージについて例示する。
図１は、従来の半導体パッケージを例示する断面図である。図１を参照するに、半導体パッケージ１００は、半導体チップ２００が、多層配線基板３００の略中央部にはんだバンプ４００を介して実装され、アンダーフィル樹脂５００で封止された構造である。アンダーフィル樹脂５００には、ボイド７００が生じている。
半導体チップ２００は、半導体基板２１０と、電極パッド２２０とを有する。半導体基板２１０は、例えばシリコン（Ｓｉ）等からなる基板に半導体集積回路（図示せず）が形成されたものである。電極パッド２２０は、半導体基板２１０の一方の側に形成されており、半導体集積回路（図示せず）と電気的に接続されている。
多層配線基板３００は、第１配線層３１０、第１絶縁層３４０、第２配線層３２０、第２絶縁層３５０、第３配線層３３０、ソルダーレジスト層３６０が順次積層された構造である。第１配線層３１０と第２配線層３２０とは、第１絶縁層３４０に設けられた第１ビアホール３４０ｘを介して電気的に接続されている。第２配線層３２０と第３配線層３３０とは、第２絶縁層３５０に設けられた第２ビアホール３５０ｘを介して電気的に接続されている。ソルダーレジスト層３６０の開口部３６０ｘ内に露出する第３配線層３３０上には、外部接続端子３７０が形成されている。第１配線層３１０は、半導体チップ２００の電極パッド２２０と接続される電極パッドとして機能する。外部接続端子３７０は、マザーボード等と接続される端子として機能する。
多層配線基板３００の第１配線層３１０と半導体チップ２００の電極パッド２２０とは、はんだバンプ４００を介して電気的に接続されている。半導体チップ２００と多層配線基板３００の対向する面の間には、アンダーフィル樹脂５００が充填されている。
続いて、従来の半導体パッケージの製造方法について簡単に説明する。図２及び図３は、従来の半導体パッケージの製造工程を例示する図である。図２及び図３において、図１と同一部品については、同一符号を付し、その説明は省略する場合がある。
始めに、図２に示す工程では、それぞれ周知の方法で作製された半導体チップ２００と多層配線基板３００を用意する。そして、半導体チップ２００の電極パッド２２０上にプレソルダー４１０を形成する。又、多層配線基板３００の第１配線層３１０上にプレソルダー４２０を形成し、更に、プレソルダー４２０を覆うようにフラックス６００を塗布する。半導体チップ２００の厚さは、所定の厚さに薄型化されている。半導体チップ２００の所定の厚さの一例を挙げれば、３００μｍ程度である。
次いで、図３に示す工程では、多層配線基板３００の第１配線層３１０側と半導体チップ２００の電極パッド２２０側とを対向させて、プレソルダー４１０と４２０とが対応する位置に来るように配置する。そして、プレソルダー４１０と４２０を例えば２３０℃に加熱し、はんだを融解させることにより、はんだバンプ４００を形成する。更に、フラックス６００の洗浄を行う。但し、フラックス６００は洗浄により完全には除去されず、残渣６００Ａが残る場合がある。
次いで、図３下側に示す構造体において、半導体チップ２００と多層配線基板３００の対向する面の間にアンダーフィル樹脂５００を充填することにより、図１に示す半導体パッケージ１００が完成する。但し、半導体チップ２００と多層配線基板３００の対向する面の間の距離は、例えば５０μｍ程度と狭いため、液状のアンダーフィル材を流し込むことが困難であり、図１に示すボイド７００が生じる場合がある。
国際公開第０２／１５２６６号パンフレット 国際公開第０２／３３７５１号パンフレット
しかしながら、半導体チップ２００の熱膨張係数は、例えば３ｐｐｍ／℃程度であり、多層配線基板３００の熱膨張係数は、例えば数十ｐｐｍ／℃程度である。このような熱膨張係数の差により、図３に示す工程において、プレソルダー４１０と４２０を加熱すると、半導体チップ２００はほとんど変形しないが多層配線基板３００は凸状に反ったりうねりが生じたりする。そのため、半導体チップ２００と多層配線基板３００との間に位置ずれが生じ、半導体チップ２００と多層配線基板３００との接続信頼性が低下するという問題があった。
又、図３に示す工程において、フラックス６００の残渣６００Ａが残ると絶縁不良が生じ、半導体チップ２００と多層配線基板３００との接続信頼性が低下するという問題があった。
更に、半導体チップ２００と多層配線基板３００の対向する面の間の距離が狭い場合には、液状のアンダーフィル材を流し込むことが困難であり、ボイド７００が生じるという問題があった。
本発明は、上記の点に鑑みてなされたものであり、半導体チップと配線構造体との接続信頼性が高く、かつ、ボイドの発生を低減することが可能な半導体パッケージ及びその製造方法を提供することを課題とする。
本半導体パッケージの製造方法は、支持体上に、感光性材料から構成された半硬化状態の絶縁層を形成する第１工程と、フォトリソグラフィ法により、前記絶縁層に前記支持体を露出する開口部を形成する第２工程と、半導体チップの電極の位置が前記開口部と合うように前記半導体チップを前記絶縁層上に配置し、前記絶縁層を加熱して硬化させることにより、前記半導体チップを前記絶縁層表面に接着する第３工程と、前記絶縁層の前記半導体チップ側の面に、前記半導体チップを封止する封止樹脂を形成する第４工程と、前記支持体を除去する第５工程と、前記絶縁層の前記半導体チップ側の面とは反対側の面に、前記開口部内に露出する前記電極と電気的に接続する配線層を設け、前記絶縁層及び前記配線層を含む配線構造体を形成する第６工程と、を有することを要件とする。
本半導体パッケージは、能動面に突起電極が設けられた半導体チップ、及び該半導体チップ側面と前記能動面に前記突起電極の先端面を露出して設けられた封止樹脂を含む基体と、前記封止樹脂の表面に設けられた、絶縁層及び該絶縁層上に設けられた配線層を含む配線構造体と、を有し、前記絶縁層が感光性材料からなり、前記配線層と前記突起電極とが直接接続され、前記絶縁層に、前記絶縁層を貫通し、前記突起電極側の径より前記配線層側の径が小さい円錐台形状の開口部が設けられ、前記開口部周縁の前記絶縁層表面に前記突起電極の先端面が接しており、前記突起電極の先端面に前記開口部内に充填された前記配線層の構成材料が直接接続されていることを要件とする。
開示の技術によれば、半導体チップと配線構造体との接続信頼性が高く、かつ、ボイドの発生を低減することが可能な半導体パッケージ及びその製造方法を提供することができる。
従来の半導体パッケージを例示する断面図である。 従来の半導体パッケージの製造工程を例示する図（その１）である。 従来の半導体パッケージの製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体パッケージを例示する断面図である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その４）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その５）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その６）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その７）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その８）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その９）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１０）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１１）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１２）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１３）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１４）である。 第１の実施の形態の変形例に係る半導体パッケージを例示する断面図である。 第１の実施の形態の変形例に係る半導体パッケージの製造工程を例示する図（その１）である。 第１の実施の形態の変形例に係る半導体パッケージの製造工程を例示する図（その２）である。 第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。 第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。 第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。
以下、図面を参照して発明を実施するための形態について説明する。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体パッケージの構造］
図４は、第１の実施の形態に係る半導体パッケージを例示する断面図である。図４を参照するに、半導体パッケージ１０は、半導体チップ２０及び封止樹脂３０が形成する面に極薄の配線構造体４０が形成され、更に配線構造体４０上に外部接続端子４９が形成された構造を有する。半導体パッケージ１０の形状は例えば平面視して矩形の平板状であり、その寸法は、例えば幅４０ｍｍ（Ｘ方向）×奥行き４０ｍｍ（Ｙ方向）×厚さ１ｍｍ（Ｚ方向）程度とすることができる。
図１に示す従来の半導体パッケージ１００は、多層配線基板３００を基体とし、その上に半導体チップ２００が実装された形態であるが、図４に示す半導体パッケージ１０は、半導体チップ２０及び封止樹脂３０を基体とし、その上に配線構造体４０が形成された形態である。又、図１に示す従来の半導体パッケージ１００では、半導体チップ２００と多層配線基板３００とをはんだバンプ４００を用いて電気的に接続しているが、図４に示す半導体パッケージ１０では、半導体チップ２０と配線構造体４０との電気的接続にバンプを用いていない。以下、半導体パッケージ１０を構成する半導体チップ２０、封止樹脂３０、配線構造体４０及び外部接続端子４９について詳説する。
半導体チップ２０は、半導体基板２１と、電極パッド２２と、突起電極２３とを有する。半導体基板２１は、例えばシリコン（Ｓｉ）やゲルマニウム（Ｇｅ）等からなる基板に半導体集積回路（図示せず）が形成されたものである。電極パッド２２は、半導体基板２１の一方の側に形成されており、半導体集積回路（図示せず）と電気的に接続されている。電極パッド２２の材料としては、例えばアルミニウム（Ａｌ）等を用いることができる。電極パッド２２の材料として、銅（Ｃｕ）とアルミニウム（Ａｌ）をこの順番で積層したもの、銅（Ｃｕ）とアルミニウム（Ａｌ）とシリコン（Ｓｉ）をこの順番で積層したもの等を用いても構わない。
突起電極２３は電極パッド２２上に形成されている。突起電極２３としては、例えば円柱形状の銅（Ｃｕ）ポスト等を用いることができる。突起電極２３の直径は、例えば２５〜３０μｍ程度とすることができる。突起電極２３の高さは、例えば５〜１０μｍ程度とすることができる。隣接する突起電極２３のピッチは、例えば５０〜１００μｍ程度とすることができる。以降、半導体チップ２０において、電極パッド２２が形成されている側の面を、主面と称する場合がある。又、半導体チップ２０において、主面と反対側に位置する、主面と略平行な面を、裏面と称する場合がある。又、半導体チップ２０において、主面及び裏面と略垂直な面を、側面と称する場合がある。
封止樹脂３０は、半導体チップ２０の裏面及び側面を封止するように形成されている。封止樹脂３０の一方の面（半導体チップ２０の電極パッド２２側の面）は、半導体チップ２０の主面と略面一とされている。封止樹脂３０の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等を用いることができる。封止樹脂３０の半導体チップ２０の側面を封止する部分の幅Ｗ１は、例えば３００〜１０００μｍ程度とすることができる。半導体チップ２０の厚さＴ１は、例えば１００μｍ〜８００μｍ程度とすることができる。封止樹脂３０の半導体チップ２０の裏面を封止する部分の厚さＴ２は、例えば２００〜１０００μｍ程度とすることができる。
配線構造体４０は、第１絶縁層４１、第１配線層４２、第２絶縁層４３、第２配線層４４、ソルダーレジスト層４５が順次積層された構造を有する。配線構造体４０の厚さＴ３は、例えば５０〜１００μｍ程度とすることができる。
より詳しく説明すると、第１絶縁層４１は、半導体チップ２０の主面及び封止樹脂３０の一方の面に、半導体チップ２０の突起電極２３を覆うように形成されている。第１絶縁層４１の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等を用いることができる。第１絶縁層４１の厚さは、例えば５〜１０μｍ程度とすることができる。なお、第１絶縁層４１の厚さは、突起電極２３の厚さと同一であっても構わないが、突起電極２３の厚さより厚くても構わない。後者の場合には、図４に示すように、第１絶縁層４１の突起電極２３の部分に凹部が生じ、凹部には第１配線層４２が形成される。
第１配線層４２は、第１絶縁層４１上に形成されている。第１配線層４２は、第１絶縁層４１から露出した突起電極２３と電気的に接続されている。第１配線層４２の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１配線層４２を構成する配線パターンの厚さは、例えば５μｍ程度とすることができる。このように、本実施形態に係る半導体パッケージ１０では、半導体チップ２０と配線構造体４０との電気的接続にはんだ等のバンプを用いていない。
第２絶縁層４３は、第１絶縁層４１上に、第１配線層４２を覆うように形成されている。第２絶縁層４３の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等を用いることができる。第２絶縁層４３の厚さは、例えば２０〜３０μｍ程度とすることができる。
第２配線層４４は、第２絶縁層４３上に形成されている。第２配線層４４は、第２絶縁層４３を貫通し第１配線層４２の上面を露出するビアホール４３ｘ内に充填されたビアフィル、及び第２絶縁層４３上に形成された配線パターンを含んで構成されている。第２配線層４４は、ビアホール４３ｘ内に露出した第１配線層４２と電気的に接続されている。第２配線層４４の材料としては、例えば銅（Ｃｕ）等を用いることができる。第２配線層４４を構成する配線パターンの厚さは、例えば５μｍ程度とすることができる。
ソルダーレジスト層４５は、第２絶縁層４３上に、第２配線層４４を覆うように形成されている。ソルダーレジスト層４５は開口部４５ｘを有し、第２配線層４４の一部はソルダーレジスト層４５の開口部４５ｘ内に露出している。ソルダーレジスト層４５の材料としては、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物等を用いることができる。ソルダーレジスト層４５の厚さは、例えば２０〜３０μｍ程度とすることができる。
必要に応じ、開口部４５ｘ内に露出する第２配線層４４上に、金属層等を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
外部接続端子４９は、配線構造体４０を構成するソルダーレジスト層４５の開口部４５ｘ内に露出する第２配線層４４上に（第２配線層４４上に金属層等が形成されている場合には、金属層等の上に）形成されている。第１の実施の形態において、半導体パッケージ１０は、外部接続端子４９の形成されている領域が半導体チップ２０の直上の領域の周囲に拡張された所謂ファンアウト構造を有する。隣接する外部接続端子４９のピッチは、隣接する突起電極２３のピッチ（例えば５０〜１００μｍ）よりも拡大することが可能となり、例えば３００〜１０００μｍ程度とすることができる。但し、半導体パッケージ１０は、目的に応じて所謂ファンイン構造を有しても構わない。
外部接続端子４９は、マザーボード等の実装基板（図示せず）に設けられたパッドと電気的に接続される端子として機能する。外部接続端子４９としては、例えば、はんだボール等を用いることができる。はんだボールの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
但し、第１の実施の形態では外部接続端子４９を形成しているが、外部接続端子４９は必ずしも形成する必要はない。要は、必要なときに外部接続端子４９等を形成できるように第２配線層４４の一部がソルダーレジスト層４５から露出していれば十分である。
なお、本実施の形態では、封止樹脂３０の幅Ｗ１として３００〜１０００μｍを例示した。しかし、ファンアウト構造により多端子の半導体パッケージを実現する場合、封止樹脂３０の幅Ｗ１を１〜６ｍｍ程度とし、封止樹脂３０の上方に、より多数の外部接続端子４９を設けても良い。
以上が、半導体チップ２０及び封止樹脂３０が形成する面の上に、極薄の配線構造体４０が形成された半導体パッケージ１０の構造である。
［第１の実施の形態に係る半導体パッケージの製造方法］
続いて、第１の実施の形態に係る半導体パッケージの製造方法について説明する。図５〜図１８は、第１の実施の形態に係る半導体パッケージの製造工程を例示する図である。図５〜図１８において、図４と同一部分については、同一符号を付し、その説明は省略する場合がある。
始めに、図５に示す工程では、支持体５０を準備する。なお、図５（Ａ）は平面図、図５（Ｂ）は断面図である。支持体５０としては、例えば銅（Ｃｕ）、シリコン、セラミックス、ガラス等の板を用いることができる。支持体５０の幅Ｗ４及び奥行きＤ４は、例えば、それぞれ２００ｍｍ程度とすることができる。支持体５０の厚さＴ４は、例えば０．２〜０．６ｍｍ程度とすることができる。なお、第１の実施の形態では、支持体５０として平面視して矩形の銅板を用いる例を示すが、支持体５０は平面視して矩形の銅板には限定されず、例えば平面視して円形の銅板やシリコン等であっても構わない。
次いで、図６に示す工程では、支持体５０の一方の面に第１絶縁層４１を形成する。第１絶縁層４１は、ペースト状又は液状の樹脂材料をスピンコート法等により塗布してもよいし、フィルム状の樹脂材料をラミネートしてもよい。第１絶縁層４１としてペースト状又は液状の樹脂材料をスピンコート法等により塗布する場合にはボイドは生じないが、フィルム状の樹脂材料をラミネートする場合にはボイドが生じる虞がある。そこで、第１絶縁層４１としてフィルム状の樹脂材料を用いる場合には、真空雰囲気中でラミネートすることが好ましい。真空雰囲気中でラミネートすることにより、第１絶縁層４１へのボイドの巻き込みを防止できる。
第１絶縁層４１の材料としては、例えばアクリル、エポキシ又はポリイミドの何れかを主成分とする熱硬化性を有するペースト状、液状又はフィルム状の感光性樹脂材料を用いることができる。第１絶縁層４１の厚さは、例えば５〜１０μｍ程度とすることができる。なお、第１絶縁層４１は完全に硬化させずに半硬化状態（Ｂ−ステージ状態）にしておく。
次いで、図７に示す工程では、フォトリソグラフィ法により、第１絶縁層４１に支持体５０の一方の面を露出する開口部４１ｘを形成する。開口部４１ｘは、後述する図９に示す工程で搭載される半導体チップ２０の突起電極２３に対応する位置に形成する。開口部４１ｘは、例えば支持体５０側の径が小さい円錐台形状に形成される。フォトリソグラフィ法により第１絶縁層４１に開口部４１ｘを形成することにより、開口部４１ｘを位置精度良く形成することができる。開口部４１ｘの位置精度は、例えば所望の位置に対して±１０μｍ以下にすることができる。なお、この工程でも、第１絶縁層４１は完全に硬化させずに半硬化状態（Ｂ−ステージ状態）にしておく。
次いで、図８に示す工程では、電極パッド２２及び突起電極２３を有する半導体チップ２０を所定の数量だけ準備する。半導体チップ２０の厚さＴ１は、例えば１００μｍ〜８００μｍ程度とすることができる。
次いで、図９に示す工程では、第１絶縁層４１上に半導体チップ２０を搭載する。具体的には、第１絶縁層４１の開口部４１ｘと半導体チップ２０の突起電極２３との位置を合わせ、第１絶縁層４１の開口部４１ｘ内に半導体チップ２０の突起電極２３を挿入して、半導体チップ２０を第１絶縁層４１上に配置する。そして、第１絶縁層４１を例えば８０℃に加熱して、半導体チップ２０を第１絶縁層４１上に仮固定する。そして、第１絶縁層４１を硬化温度（例えば１７０℃程度）以上に加熱し、完全に硬化させる。この際、突起電極２３が支持体５０の一方の面に接しても構わないし、突起電極２３と支持体５０の一方の面との間に隙間があっても構わない。この工程により、半導体チップ２０の主面（能動面）が第１絶縁層４１の表面に接着される。
次いで、図１０に示す工程では、第１絶縁層４１上に、半導体チップ２０を覆うように封止樹脂３０を形成する。封止樹脂３０の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等を用いることができる。封止樹脂３０は、半導体パッケージ１０の基体の一部となる部分であるから、厚さの均一性や加工性よりも硬度や強度に優れた樹脂材を用いることが好ましい。封止樹脂３０は、例えばトランスファーモールド法等により形成することができる。なお、突起電極２３の側面と開口部４１ｘの内壁面との間の隙間（図９参照）は極小であるため、図９に示す工程において第１絶縁層４１を硬化温度以上に加熱する過程で軟化した第１絶縁層４１により塞がれる。
次いで、図１１に示す工程では、図１０に示す支持体５０を除去する。なお、図１１は、図１０とは上下反転して図示している。支持体５０が銅（Ｃｕ）の板である場合には、支持体５０は、例えば塩化第二鉄水溶液等を用いたエッチングにより除去することができる。支持体５０がシリコン、セラミックス、ガラス等の板である場合には、支持体５０の一方の面に、常温では粘着力があり加熱すると粘着力が低下し簡単に剥離する熱発泡タイプの両面粘着テープを貼り付けてから、第１絶縁層４１を形成しておけばよい。この場合には、支持体５０は、両面粘着テープの粘着力が低下する温度まで加熱することにより除去することができる。
次いで、図１２に示す工程では、第１絶縁層４１上に第１配線層４２を形成する。第１配線層４２は、開口部４１ｘ内に露出した突起電極２３と電気的に接続される。第１配線層４２の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１配線層４２は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成することができるが、一例としてセミアディティブ法を用いて第１配線層４２を形成する方法を以下に示す。
始めに、無電解めっき法、スパッタ法、又は蒸着法により、開口部４１ｘ内に露出した突起電極２３の上面、及び開口部４１ｘの内壁面を含む第１絶縁層４１上にニッケル（Ｎｉ）やチタン（Ｔｉ）、銅（Ｃｕ）等からなるシード層（図示せず）を形成する。更に、シード層上に第１配線層４２に対応する開口部を備えたレジスト層（図示せず）を形成する。そして、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に銅（Ｃｕ）等からなる配線層（図示せず）を形成する。続いて、レジスト層を除去した後に、配線層をマスクにして、配線層に覆われていない部分のシード層をエッチングにより除去する。これにより、第１絶縁層４１上に第１配線層４２が形成される。
次いで、図１３に示す工程では、第１絶縁層４１上に、第１配線層４２を覆うように第２絶縁層４３を形成する。第２絶縁層４３の材料としては、例えば熱硬化性を有するシート状のエポキシ系樹脂やポリイミド系樹脂等、又は、熱硬化性を有するペースト状や液状のエポキシ系樹脂やポリイミド系樹脂等を用いることができる。第２絶縁層４３の厚さは、例えば２０〜３０μｍ程度とすることができる。
第２絶縁層４３の材料として熱硬化性を有するシート状のエポキシ系樹脂やポリイミド系樹脂等を用いた場合には、第１絶縁層４１上に第１配線層４２を覆うようにシート状の第２絶縁層４３をラミネートする。そして、ラミネートした第２絶縁層４３を押圧した後、第２絶縁層４３を硬化温度以上に加熱して硬化させる。なお、ラミネートは、真空雰囲気中で行うことが好ましい。
第２絶縁層４３の材料として熱硬化性を有するペースト状のエポキシ系樹脂やポリイミド系樹脂等を用いた場合には、第１絶縁層４１上に第１配線層４２を覆うようにペースト状の第２絶縁層４３を塗布する。そして、塗布した第２絶縁層４３を硬化温度以上に加熱して硬化させる。
次いで、図１４に示す工程では、第２絶縁層４３に、第２絶縁層４３を貫通し第１配線層４２の上面を露出させるビアホール４３ｘを形成する。ビアホール４３ｘは、例えばＣＯ２レーザ等を用いたレーザ加工法により形成することができる。ビアホール４３ｘは、第２絶縁層４３として感光性樹脂を用い、フォトリソグラフィ法により第２絶縁層４３をパターニングすることにより形成しても構わない。又、ビアホール４３ｘは、ビアホール４３ｘに対応する位置をマスクするスクリーンマスクを介してペースト状の樹脂を印刷し硬化させることにより形成しても構わない。
次いで、図１５に示す工程では、第２絶縁層４３上に第２配線層４４を形成する。第２配線層４４は、ビアホール４３ｘ内に充填されたビアフィル、及び第２絶縁層４３上に形成された配線パターンを含んで構成されている。第２配線層４４は、ビアホール４３ｘ内に露出した第１配線層４２と電気的に接続される。第２配線層４４の材料としては、例えば銅（Ｃｕ）等を用いることができる。第２配線層４４は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成することができる。
図１２〜図１５の工程により、第１絶縁層４１上に、２層のビルドアップ配線層（第１配線層４２及び第２配線層４４）が形成される。なお、ビルドアップ配線層は１層でもよいし、図１５の工程後に更に図１３〜図１５の工程を必要回数だけ繰り返すことにより、ｎ層（ｎは３以上の整数）のビルドアップ配線層を形成してもよい。
次いで、図１６に示す工程では、第２絶縁層４３上に、第２配線層４４を覆うように開口部４５ｘを有するソルダーレジスト層４５を形成する。具体的には、第２絶縁層４３上に、第２配線層４４を覆うように、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物からなるソルダーレジストを塗布する。そして、塗布したソルダーレジストを露光、現像することで開口部４５ｘを形成する。これにより、開口部４５ｘを有するソルダーレジスト層４５が形成される。第２配線層４４の一部は、ソルダーレジスト層４５の開口部４５ｘ内に露出する。必要に応じ、開口部４５ｘ内に露出する第２配線層４４上に、金属層等を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
次いで、図１７に示す工程では、開口部４５ｘ内に露出する第２配線層４４上に（第２配線層４４上に金属層等が形成されている場合には、金属層等の上に）外部接続端子４９を形成する。第１の実施の形態において、半導体パッケージ１０は、外部接続端子４９の形成されている領域が半導体チップ２０の直上の領域の周囲に拡張された所謂ファンアウト構造を有する。但し、半導体パッケージ１０は、目的に応じて所謂ファンイン構造を有しても構わない。
外部接続端子４９は、マザーボード等の実装基板（図示せず）に設けられたパッドと電気的に接続される端子として機能する。外部接続端子４９としては、例えば、はんだボール等を用いることができる。はんだボールの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
外部接続端子４９は、例えば第２配線層４４上に（第２配線層４４上に金属層等が形成されている場合には、金属層等の上に）表面処理剤としてのフラックスを塗布した後、はんだボールを搭載し、２４０℃〜２６０℃程度の温度でリフローし、その後、表面を洗浄してフラックスを除去することにより形成できる。
但し、第１の実施の形態では外部接続端子４９を形成しているが、外部接続端子４９は必ずしも形成する必要はない。要は、必要なときに外部接続端子を接合できるように第２配線層４４の一部がソルダーレジスト層４５から露出していれば十分である。
次いで、図１８に示す工程では、図１７に示す構造体を所定の位置で切断することにより個片化し、半導体パッケージ１０が完成する。図１７に示す構造体の切断は、ダイシングブレード５７を用いたダイシング等によって行うことができる。
以上のように、第１の実施の形態によれば、支持体上に、感光性材料から構成された半硬化状態（Ｂ−ステージ状態）の絶縁層を形成し、フォトリソグラフィ法により絶縁層に支持体を露出する開口部を形成する。そして、半導体チップの突起電極の位置が絶縁層の開口部と合うように半導体チップを絶縁層上に配置し、絶縁層を硬化させる。そして、絶縁層の半導体チップ側の面に、半導体チップを封止する封止樹脂を形成した後、支持体を除去する。更に、絶縁層の半導体チップと反対側の面に、絶縁層の開口部内に露出する突起電極と電気的に接続する配線層を設け、絶縁層及び配線層を含む配線構造体を形成する。このように、半導体チップと配線構造体とを、はんだバンプ等を用いないで直接接続しているため、半導体チップ及び配線構造体をはんだバンプ等の溶融の際のように２００℃以上の高温状態にする必要がない。その結果、半導体チップと配線構造体との熱膨張係数の差により生じる配線構造体の反りやうねりを減らすことができるため、半導体チップと配線構造体との間に生じる位置ずれを低減することが可能となり、半導体チップと配線構造体との接続信頼性を向上することができる。
又、半導体チップと配線構造体とを、はんだバンプ等を用いないで直接接続しているため、フラックスの塗布が不要となり、フラックスの残渣に起因する絶縁不良を防止し、半導体チップと配線構造体との接続信頼性を向上することができる。
又、半導体チップの突起電極の位置が絶縁層の開口部と合うように半導体チップを絶縁層上に配置し絶縁層を硬化させるので、半導体チップと絶縁層との間にアンダーフィル樹脂を充填する工程が不要となり、従来の半導体パッケージのようなボイドの問題が生じない。
又、絶縁層の開口部をフォトリソグラフィ法により形成するため、開口部の形成位置の精度を向上することができる。
〈第１の実施の形態の変形例〉
第１の実施の形態の変形例では、第１の実施の形態の図７及び図９に示す工程を図２０及び図２１に示す工程に置換した半導体パッケージの製造方法について説明する。
［第１の実施の形態の変形例に係る半導体パッケージの構造］
図１９は、第１の実施の形態の変形例に係る半導体パッケージを例示する断面図である。図１９において、図４と同一部分については、同一符号を付し、その説明は省略する場合がある。図１９を参照するに、半導体パッケージ１１は、半導体チップ２０の主面と第１絶縁層４１とが接してなく、半導体チップ２０の主面と第１絶縁層４１との間に封止樹脂３０が形成されている点が半導体パッケージ１０とは異なる。半導体パッケージ１１において、半導体パッケージ１０と同一構成部分についての説明は省略する。
図１９に示すように、半導体パッケージ１１では、半導体チップ２０の主面側も封止樹脂３０で被覆できるため、半導体チップ２０をより好適に保護することが可能となる。
又、封止樹脂３０には、半導体チップ２０と熱膨張係数を近似させたり、強度や封止性を向上させたりするため、シリカ等のフィラーが含有されている。そのため、一般的には、封止樹脂３０上にめっきにより配線層を形成すると、めっきにより形成された配線層と封止樹脂３０との密着性が低くなる。しかしながら、本実施形態では、封止樹脂３０上に第１絶縁層４１を介して第１配線層４２を形成するため、第１配線層４２と封止樹脂３０との密着性の問題は生じない。
又、突起電極２３の高さをより高くし（例えば３０〜５０μｍ）、封止樹脂３０の充填性を向上したり、半導体チップ２０の主面側の封止性を向上したりしても良い。
［第１の実施の形態の変形例に係る半導体パッケージの製造方法］
図２０及び図２１は、第１の実施の形態の変形例に係る半導体パッケージの製造工程を例示する図である。図２０及び図２１において、図７及び図９と同一部分については、同一符号を付し、その説明は省略する場合がある。
始めに、第１の実施の形態の図５及び図６に示す工程と同様の工程を実施する。次いで、図２０に示す工程では、フォトリソグラフィ法により、第１絶縁層４１に支持体５０の一方の面を露出する開口部４１ｙを形成する。開口部４１ｙは、後述する図２１に示す工程で搭載される半導体チップ２０の突起電極２３に対応する位置に形成する。開口部４１ｙは、例えば支持体５０側の径が小さい円錐台形状に形成される。開口部４１ｙの最大部の直径は、半導体チップ２０の突起電極２３の直径よりも小さく形成されている。なお、第１絶縁層４１は完全に硬化させずに半硬化状態（Ｂ−ステージ状態）にしておく。
次いで、図２１に示す工程では、図８に示す電極パッド２２及び突起電極２３を有する半導体チップ２０を所定の数量だけ準備し、第１絶縁層４１上に搭載する。具体的には、第１絶縁層４１の開口部４１ｙと半導体チップ２０の突起電極２３との位置を合わせ、半導体チップ２０を第１絶縁層４１上に配置する。そして、第１絶縁層４１を例えば８０℃に加熱して、半導体チップ２０を第１絶縁層４１上に仮固定する。そして、第１絶縁層４１を硬化温度（例えば１７０℃程度）以上に加熱し、完全に硬化させる。この際、開口部４１ｙの最大部の直径は、半導体チップ２０の突起電極２３の直径よりも小さく形成されているため、半導体チップ２０の突起電極２３は開口部４１ｙ内には入らず、第１絶縁層４１上に配置される。この工程により、半導体チップ２０の突起電極２３の先端面は、開口部４１ｙ周縁の第１絶縁層４１表面に接着される。
次いで、第１の実施の形態の図１０〜図１８に示す工程と同様の工程を実施することにより、図１９に示す半導体パッケージ１１が完成する。なお、開口部４１ｙは、最終的には、第１配線層４２を構成する材料により充填される。
以上のように、第１の実施の形態の変形例によれば、第１の実施の形態と同様の効果を奏するが、更に以下の効果を奏する。すなわち、半導体チップの主面側も封止樹脂で被覆できるため、半導体チップをより好適に保護することが可能となる。又、封止樹脂上に第１絶縁層を介して第１配線層を形成するため、第１配線層と封止樹脂との密着性の問題を回避できる。このように、絶縁層の開口部の最大部の直径は、半導体チップの突起電極の直径より大きく形成しても小さく形成しても構わない。
〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態の工程順序を変更した半導体パッケージの製造方法について説明する。
［第２の実施の形態に係る半導体パッケージの製造方法］
図２２〜図２４は、第２の実施の形態に係る半導体パッケージの製造工程を例示する図である。図２２〜図２４において、図５〜図１８と同一部分については、同一符号を付し、その説明は省略する場合がある。
始めに、第１の実施の形態の図５〜図９に示す工程と同様の工程を実施する。次いで、図２２に示す工程では、図９に示す支持体５０を除去する。なお、図２２は、図９とは上下反転して図示している。支持体５０が銅（Ｃｕ）の板である場合には、支持体５０は、例えば塩化第二鉄水溶液等を用いたエッチングにより除去することができる。支持体５０がシリコン、セラミックス、ガラス等の板である場合には、支持体５０の一方の面に、常温では粘着力があり加熱すると粘着力が低下し簡単に剥離する熱発泡タイプの両面粘着テープを貼り付けてから、第１絶縁層４１を形成しておけばよい。この場合には、支持体５０は、両面粘着テープの粘着力が低下する温度まで加熱することにより除去することができる。
次いで、図２３に示す工程では、第１の実施の形態の図１２〜図１６に示す工程と同様の工程を実施する。次いで、図２４に示す工程では、第１絶縁層４１上に、半導体チップ２０を覆うように封止樹脂３０を形成する。なお、図２４は、図２３とは上下反転して図示している。封止樹脂３０の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等を用いることができる。封止樹脂３０は、半導体パッケージ１０の基体の一部となる部分であるから、厚さの均一性や加工性よりも硬度や強度に優れた樹脂材を用いることが好ましい。封止樹脂３０は、例えばトランスファーモールド法等により形成することができる。
次いで、第１の実施の形態の図１７及び図１８に示す工程と同様の工程を実施することにより、図４に示す半導体パッケージ１０が完成する。
以上のように、第２の実施の形態によれば、第１の実施の形態と同様の効果を奏するが、更に以下の効果を奏する。すなわち、半導体チップ上に配線構造体を形成した後に半導体チップの周囲を封止樹脂で封止するため、半導体チップと封止樹脂との熱膨張係数の差により、配線構造体に応力が加わることを防止することができる。
又、半導体チップと配線構造体とを接続した後に半導体チップの周囲を封止樹脂で封止するため、封止時に半導体チップの位置ずれが生じることはない。
以上、好ましい実施の形態について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、半導体チップ２０において、電極パッド２２上に突起電極２３が形成されてなくても構わない。その場合には、図１２に示す工程において、第１配線層４２は、開口部４１ｘ内に露出した電極パッド２２と電気的に接続される。
又、半導体パッケージ１０や１１の放熱性の向上や更なる薄型化を図る場合、半導体チップ２０の裏面側の封止樹脂３０を研磨し、半導体チップ２０の裏面を露出させてもよい。この場合、封止樹脂３０の研磨は、例えば図１０と図１１の工程の間や、図１６と図１７の工程の間等に施すことができる。
１０、１１ 半導体パッケージ
２０ 半導体チップ
２１ 半導体基板
２２ 電極パッド
２３ 突起電極
３０ 封止樹脂
４０ 配線構造体
４１ 第１絶縁層
４１ｘ、４５ｘ 開口部
４２ 第１配線層
４３ 第２絶縁層
４３ｘ ビアホール
４４ 第２配線層
４５ ソルダーレジスト層
４９ 外部接続端子
５０ 支持体
５７ ダイシングブレード
Ｄ 奥行き
Ｔ 厚さ
Ｗ 幅

Claims (18)

  1. 能動面に突起電極が設けられた半導体チップ、及び該半導体チップ側面と前記能動面に前記突起電極の先端面を露出して設けられた封止樹脂を含む基体と、
    前記封止樹脂の表面に設けられた、絶縁層及び該絶縁層上に設けられた配線層を含む配線構造体と、を有し、
    前記絶縁層が感光性材料からなり、
    前記配線層と前記突起電極とが直接接続され、
    前記絶縁層に、前記絶縁層を貫通し、前記突起電極側の径より前記配線層側の径が小さい円錐台形状の開口部が設けられ、
    前記開口部周縁の前記絶縁層表面に前記突起電極の先端面が接しており、
    前記突起電極の先端面に前記開口部内に充填された前記配線層の構成材料が直接接続されている半導体パッケージ。
  2. 前記絶縁層上に前記配線層を覆うように他の絶縁層が積層され、
    前記他の絶縁層に、前記他の絶縁層を貫通して前記配線層を露出する、前記配線層側の径より前記配線層とは反対側の径が大きいビアホールが設けられている請求項１記載の半導体パッケージ。
  3. 前記絶縁層及び前記配線層上に他の絶縁層及び配線層が積層されており、
    前記他の絶縁層は、熱硬化性樹脂からなる請求項１又は２記載の半導体パッケージ。
  4. 最上層の配線層上に、前記配線層の一部を露出する開口部を有するソルダーレジスト層が設けられ、
    前記開口部から露出する前記配線層上に外部接続端子が設けられ、
    前記外部接続端子は、平面視において前記半導体チップよりも外側の領域にも形成され、
    隣接する前記外部接続端子のピッチは、隣接する前記電極のピッチよりも広い請求項１乃至３の何れか一項記載の半導体パッケージ。
  5. 前記半導体チップの裏面が前記封止樹脂から露出している請求項１乃至４の何れか一項記載の半導体パッケージ。
  6. 支持体上に、感光性材料から構成された半硬化状態の絶縁層を形成する第１工程と、
    フォトリソグラフィ法により、前記絶縁層に前記支持体を露出する開口部を形成する第２工程と、
    半導体チップの電極の位置が前記開口部と合うように前記半導体チップを前記絶縁層上に配置し、前記絶縁層を加熱して硬化させることにより、前記半導体チップを前記絶縁層表面に接着する第３工程と、
    前記絶縁層の前記半導体チップ側の面に、前記半導体チップを封止する封止樹脂を形成する第４工程と、
    前記支持体を除去する第５工程と、
    前記絶縁層の前記半導体チップ側の面とは反対側の面に、前記開口部内に露出する前記電極と電気的に接続する配線層を設け、前記絶縁層及び前記配線層を含む配線構造体を形成する第６工程と、を有する半導体パッケージの製造方法。
  7. 前記電極は突起電極であり、
    前記第３工程において、前記突起電極が前記開口部内に挿入され、前記半導体チップの能動面が前記絶縁層表面に接着される請求項６記載の半導体パッケージの製造方法。
  8. 前記電極は突起電極であり、
    前記第３工程において、前記突起電極の先端面が前記開口部周縁の前記絶縁層表面に接着され、
    前記第４工程において、前記半導体チップの能動面と前記絶縁層との間に封止樹脂が形成される請求項６記載の半導体パッケージの製造方法。
  9. 前記第６工程において、前記絶縁層及び前記配線層上に他の絶縁層及び配線層を積層する工程を有し、
    前記他の絶縁層は、熱硬化性樹脂からなる請求項６乃至８の何れか一項記載の半導体パッケージの製造方法。
  10. 前記第１工程では、フィルム状の前記感光性材料を真空雰囲気中でラミネートして前記絶縁層を形成する請求項６乃至９の何れか一項記載の半導体パッケージの製造方法。
  11. 前記第１工程では、ペースト状又は液状の前記感光性材料を塗布して前記絶縁層を形成する請求項６乃至９の何れか一項記載の半導体パッケージの製造方法。
  12. 前記感光性材料は、アクリル、エポキシ、ポリイミドの何れかを主成分とする請求項６乃至１１の何れか一項記載の半導体パッケージの製造方法。
  13. 前記第６工程において、前記配線層は、無電解めっき法、スパッタ法、蒸着法、及び電解めっき法のうちの少なくとも１つを含む方法により形成する請求項６乃至１２の何れか一項記載の半導体パッケージの製造方法。
  14. 前記配線層の一部を露出する開口部を有するソルダーレジスト層を形成する第７工程を更に有する請求項６乃至１３の何れか一項記載の半導体パッケージの製造方法。
  15. 前記ソルダーレジスト層の前記開口部から露出する前記配線層上に外部接続端子を形成する第８工程を更に有する請求項１４記載の半導体パッケージの製造方法。
  16. 前記外部接続端子は、平面視において前記半導体チップよりも外側の領域に形成する請求項１５記載の半導体パッケージの製造方法。
  17. 隣接する前記外部接続端子のピッチは、隣接する前記電極のピッチよりも広い請求項１６記載の半導体パッケージの製造方法。
  18. 前記封止樹脂を研磨して前記半導体チップの裏面を露出する第９工程を更に有する請求項６乃至１７の何れか一項記載の半導体パッケージの製造方法。
JP2009253434A 2009-11-04 2009-11-04 半導体パッケージ及びその製造方法 Active JP5543754B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009253434A JP5543754B2 (ja) 2009-11-04 2009-11-04 半導体パッケージ及びその製造方法
US12/890,871 US8017503B2 (en) 2009-11-04 2010-09-27 Manufacturing method of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009253434A JP5543754B2 (ja) 2009-11-04 2009-11-04 半導体パッケージ及びその製造方法

Publications (3)

Publication Number Publication Date
JP2011100793A JP2011100793A (ja) 2011-05-19
JP2011100793A5 JP2011100793A5 (ja) 2012-10-18
JP5543754B2 true JP5543754B2 (ja) 2014-07-09

Family

ID=43925880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009253434A Active JP5543754B2 (ja) 2009-11-04 2009-11-04 半導体パッケージ及びその製造方法

Country Status (2)

Country Link
US (1) US8017503B2 (ja)
JP (1) JP5543754B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102619307B1 (ko) 2019-03-14 2024-01-03 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204879B2 (en) 2011-01-21 2019-02-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming wafer-level interconnect structures with advanced dielectric characteristics
US8492203B2 (en) * 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
JP6127664B2 (ja) * 2013-04-03 2017-05-17 富士通株式会社 電子装置の製造方法
TWI533771B (zh) 2014-07-17 2016-05-11 矽品精密工業股份有限公司 無核心層封裝基板及其製法
US9947612B2 (en) * 2015-12-03 2018-04-17 Stmicroelectronics, Inc. Semiconductor device with frame having arms and related methods
TWI738325B (zh) * 2020-05-08 2021-09-01 大陸商上海兆芯集成電路有限公司 晶片封裝方法、晶片封裝體陣列及晶片封裝體

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
JPH11233678A (ja) * 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
DE60138416D1 (de) 2000-08-16 2009-05-28 Intel Corp Packung
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
TWI233188B (en) * 2003-10-07 2005-05-21 United Microelectronics Corp Quad flat no-lead package structure and manufacturing method thereof
JP4636839B2 (ja) * 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20090001604A1 (en) * 2005-03-01 2009-01-01 Daisuke Tanaka Semiconductor Package and Method for Producing Same
JP4526983B2 (ja) * 2005-03-15 2010-08-18 新光電気工業株式会社 配線基板の製造方法
JP2008147367A (ja) * 2006-12-08 2008-06-26 Sony Corp 半導体装置及びその製造方法
JP2008210912A (ja) * 2007-02-26 2008-09-11 Cmk Corp 半導体装置及びその製造方法
JP5005603B2 (ja) * 2008-04-03 2012-08-22 新光電気工業株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102619307B1 (ko) 2019-03-14 2024-01-03 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법

Also Published As

Publication number Publication date
US8017503B2 (en) 2011-09-13
JP2011100793A (ja) 2011-05-19
US20110104886A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP5864180B2 (ja) 半導体パッケージ及びその製造方法
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
TWI415542B (zh) A printed wiring board, and a printed wiring board
JP5249173B2 (ja) 半導体素子実装配線基板及びその製造方法
JP5543754B2 (ja) 半導体パッケージ及びその製造方法
US10249561B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2013069807A (ja) 半導体パッケージ及びその製造方法
JP2008311592A (ja) 電子装置の製造方法
US8766101B2 (en) Wiring substrate, method for manufacturing wiring substrate, and semiconductor package including wiring substrate
JP4170266B2 (ja) 配線基板の製造方法
JP5734624B2 (ja) 半導体パッケージの製造方法
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
JP4440494B2 (ja) 半導体装置の製造方法
JP7052464B2 (ja) 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法
JP5175823B2 (ja) 半導体パッケージの製造方法
JP2010123632A (ja) 電子部品内蔵配線基板の製造方法
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP6216157B2 (ja) 電子部品装置及びその製造方法
JP6573415B1 (ja) ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品の製造方法
TWI420989B (zh) 印刷電路板及其製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140509

R150 Certificate of patent or registration of utility model

Ref document number: 5543754

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150