JP6573415B1 - ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品の製造方法 - Google Patents

Abstract

【課題】 柱状の電気コネクタを予め作る必要がなく、高さの異なる半導体チップも同時に実装できるビア配線形成用基板及びその製造方法並びにこれを用いて製造した半導体装置実装部品を提供する。【解決手段】 少なくとも一つの半導体チップを実装するためのビア配線形成用基板であって、サポート基板と、前記サポート基板上に設けられた剥離可能接着剤層と、前記剥離可能接着剤層上に設けられた第１絶縁層と、前記第１絶縁層上に積層された第２絶縁層と、を具備し、前記第１絶縁層および前記第２絶縁層には、前記半導体チップの複数の接続端子のそれぞれに対応し且つ前記接続端子と接続するビア配線を形成可能なビア配線形成用ビアが前記第１絶縁層および前記第２絶縁層のみを位置ずれなしに貫通して形成されている。【選択図】図１

Description

本発明は、ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品に関する。

従来より、携帯端末や情報家電分野において、小型軽量化や高機能化、さらには高速化及び高周波数化の要求に対応するため、半導体チップを内蔵する多層基板構造が必要となる。このような半導体チップを内蔵した多層基板構造とする技術として、高密度配線に対応するために、半導体チップの領域外にも再配線層が形成されるファンアウト・ウェハレベルパッケージ（Fan-out Wafer-Level Package:ＦＯ−ＷＬＰ）が注目されている。

このようなＦＯ−ＷＬＰとしては、ウェハから切り出された半導体チップが隙間をあけて配列された状態で一体化されたもの（以下「疑似ウェハ」という）をまず準備し、この疑似ウェハ上に再配線層を形成し、再配線層が形成された後に疑似ウェハを切断して個々のパッケージを得る手法（チップファースト（Chip-first））が提案されている（特許文献１参照）。

また、量産化されているＦＯ−ＷＬＰの一つとして、ＩｎＦＯ(Integrated Fan-Out)と呼ばれる手法がある（特許文献２参照）。この手法では、サポート基板１０２上に設けた内部配線層１０４上に柱状の電気コネクタ１０８を設け（ＦＩＧ．１Ｂ）、電気コネクタ１０８の間の内部配線層１０４上に、電気コネクタ１１２を有する第1の半導体チップ１１０を能動面を上にして設置し（ＦＩＧ．１Ｃ）、電気コネクタ１０８及び半導体チップ１１０をモールド材１１４でモールドし、硬化した後（ＦＩＧ．１Ｄ）、電気コネクタ１０８の上端面１０８Ａ及び半導体チップ１１０の電気コネクタ１１２の上端面１１２Ａを露出するようにモールド材１１４を研磨し、電気コネクタ１０８及び１１２をスルーモールディングビアとする（ＦＩＧ．１Ｅ）。次いで、スルーモールディングビアである電気コネクタ１０８及び１１２に接続する内部配線層（再配線層）１１６を設け、この上に電気コネクタ１１８を形成し（ＦＩＧ．１Ｆ）、この上に第２の半導体チップ１２０を実装する（ＦＩＧ．１Ｇ）。

この手法では、柱状の電気コネクタ１０８と、半導体チップ１１０上の電気コネクタ１１２とを一緒にモールドし、その後上端面を研磨で露出する必要があり、高密度配線になるほど困難性を伴い、また、再配線層との接続にも困難性を伴う。また、柱状の電気コネクタ１０８の高さは、１５０〜２００μｍ程度が限界であり、半導体チップ１１０の高さが大きい場合には製造上困難となる可能性がある。さらに、最初に半導体チップを複数実装する場合、半導体チップの高さが異なると、一方の半導体チップの電気コネクタを柱状にするなどの必要があり、対応が困難となるという問題もある。

特開２０１３−５８５２０号公報 米国特許出願公開第２０１８／０１３８０８９号明細書

本発明は、上述した課題を解消し、柱状の電気コネクタを予め作る必要がなく、高さの異なる半導体チップも同時に実装できるビア配線形成用基板及びその製造方法並びにこれを用いて製造した半導体装置実装部品を提供することを目的とする。

前記目的を達成する本発明の第１の態様は、少なくとも一つの半導体チップを実装するためのビア配線形成用基板であって、サポート基板と、前記サポート基板上に設けられた剥離可能接着剤層と、前記剥離可能接着剤層上に設けられた第1絶縁層と、前記第１絶縁層上に積層された第２絶縁層と、を具備し、前記第１絶縁層および前記第２絶縁層には、前記半導体チップの複数の接続端子のそれぞれに対応し且つ前記接続端子と接続するビア配線を形成可能なビア配線形成用ビアが前記第１絶縁層および前記第２絶縁層のみを位置ずれなしに貫通して形成されていることを特徴とするビア配線形成用基板にある。

本発明の第２の態様は、前記第２絶縁層が低流動性接着材からなることを特徴とする第１の態様に記載のビア配線形成用基板にある。

本発明の第３の態様は、前記第１絶縁層がエポキシ系封止材料からなることを特徴とする第１又は２の態様に記載のビア配線形成用基板にある。

本発明の第４の態様は、第１サポート基板と、この上に形成された第１剥離可能接着剤層と、この上に形成された第１金属層と、この上に形成された前記第１金属層とはエッチング特性の異なる第２金属層とが積層された積層基板を用意する工程と、前記第２金属層にレジスト層を設け、前記レジスト層に複数の第１ビア形成用孔を所定パターンで形成する工程と、前記レジスト層の前記ビア形成用孔を介して、前記第１金属層をエッチングストップ層として前記第２金属層に前記第１ビア形成用孔に連通する第２ビア形成用孔を形成する工程と、前記第１ビア形成用孔および前記第２ビア形成用孔の中に前記第２金属層とエッチング特性が異なる第３金属を埋め込み金属柱を形成する工程と、前記レジスト層を剥離する工程と、前記第２金属層上に、前記金属柱を埋め込む第１絶縁層を形成する工程と、前記第１絶縁層の表面を研磨して前記金属柱の第１端面を露出する工程と、前記第１絶縁層および前記金属柱の上に第２剥離可能接着剤層を介して第２サポート基板を接着する工程と、前記第１剥離可能接着剤層および前記第１サポート基板を剥離する工程と、前記第１金属層を除去して前記第１金属層および前記第３金属柱の前記第１端面とは反対側の第２端面を露出する工程と、前記第３金属柱および前記第１絶縁層をエッチングストップ層として前記第１金属層をエッチング除去する工程と、前記第１絶縁層上に第２絶縁層を設けて前記第３金属柱を埋め込む工程と、前記第２絶縁層の表面を研磨して前記第３金属柱の前記第２端面を露出する工程と、前記第１絶縁層および前記第２絶縁層をエッチングストップ層として前記第３金属柱をエッチング除去してビア配線形成用ビアを形成する工程と、を具備することを特徴とするビア配線形成用基板の製造方法にある。

本発明の第５の態様は、前記第２絶縁層が低流動性接着材からなることを特徴とする第４の態様に記載のビア配線形成用基板の製造方法にある。

本発明の第６の態様は、前記第１絶縁層がエポキシ系封止材料からなることを特徴とする請求項４又は５記載のビア配線形成用基板の製造方法にある。

本発明の第７の態様は、前記第１金属層がニッケル又はニッケル合金からなり、第２金属層が銅又は銅合金からなることを特徴とする第４〜６の何れかの態様に記載のビア配線形成用基板の製造方法にある。

本発明の第８の態様は、前記金属柱がニッケル又はニッケル合金からなることを特徴とする第４〜７の何れかの態様に記載のビア配線形成用基板の製造方法にある。

第１〜３の何れかの態様に記載のビア配線形成用基板又は第４〜８の何れかの態様に記載のビア配線形成用基板の製造方法で製造したビア配線形成用基板を用意する工程と、前記ビア配線形成用基板の前記第２絶縁層上に、接続端子を銅端子とした半導体チップを用意し、前記銅端子を前記ビア配線用基板の前記ビア配線形成用ビアに対向させた状態で前記第２絶縁層上に前記半導体チップを接着剤を介して接合する工程と、前記半導体チップを埋め込む第３絶縁層を形成する工程と、前記第２剥離可能接着剤および前記第２サポート基板を剥離する工程と、前記ビア配線形成用ビアの前記半導体チップが設けられた側とは反対側から前記ビア配線形成用ビアを銅で埋め込んで前記銅端子と接続するビア配線を形成する工程と、を具備することを特徴とする半導体チップの実装方法にある。

以上説明したように、本発明によると、柱状の電気コネクタを予め作る必要がなく、高さの異なる半導体チップも同時に実装できるビア配線形成用基板及びその製造方法並びにこれを用いて製造した半導体装置実装部品を提供することができる。

実施形態１に係るビア配線形成用基板の断面図である。 実施形態１に係るビア配線形成用基板の製造プロセスを示す断面図である。 実施形態１に係るビア配線形成用基板の製造プロセスを示す断面図である。 実施形態２に係るビア配線形成用基板の断面図である。 銅ＰＡＤ及び接着剤層を有する半導体チップの製造プロセスを示す断面図である。 実施形態３に係るビア配線形成用基板の製造プロセスを示す断面図である。 実施形態３に係る実装プロセスの効果を示す断面図である。 銅ＰＡＤ及び接着剤層を有する半導体チップの製造プロセスを示す断面図である。 実施形態４に係る実装プロセスを示す断面図である。 本発明の半導体チップ実装部品と、従来のｅＷＬＰ構造との比較を示す断面図である。 本発明の半導体チップ実装部品の変形例を示す断面図である。 本発明の半導体チップ実装部品の変形例を示す断面図である。 本発明の半導体チップ実装部品の変形例を示す断面図である。

以下、本発明をさらに詳細に説明する。
（実施形態１）
図１には、本実施形態に係るビア配線形成用基板の断面図、図２〜図３は、ビア配線形成用基板の製造プロセスを示す断面図である。

これらの図面に示すように、ビア配線形成用基板１は、サポート基板１１と、サポート基板１１の片側に設けられた剥離可能接着剤層１２と、剥離可能接着剤層１２上に設けられた第１絶縁層１３と、第１絶縁層１３上に設けられた第２絶縁層１４とを具備し、第１絶縁層１３および第２絶縁層１４のみを貫通する複数のビア配線形成用ビア１５が形成されている。

ビア配線形成用ビア１５は、ビア配線を形成するための孔であり、例えば、製造予定のＦＯ−ＷＬＰに実装する半導体チップの接続端子の位置、および実装した半導体チップの周囲に設けられるビア配線の位置に合わせて形成されたものである。

ビア配線形成用ビア１５は、サポート基板１１と、サポート基板１１の片側に設けられた剥離可能接着剤層１２に影響せずに、第１絶縁層１３および第２絶縁層１４のみを貫通しており、第１絶縁層１３および第２絶縁層１４を位置ずれなしに貫通して設けられている。ここで、位置ずれなしに貫通しているとは、ビア配線形成用ビア１５の第１絶縁層１３を貫通するビア１５ａと第２絶縁層１４を貫通するビア１５ｂとが、位置ずれすることなく一体的に連続して形成されている状態をいう。

第１絶縁層１３および第２絶縁層１４は、これのみでは自立できず、サポート基板１１でサポートされている必要があり、また、第１絶縁層１３および第２絶縁層１４は素材が異なり、機械的特性、加工特性などが異なるものであるので、ドリル加工やレーザー加工では形成することができない。このようなサポート基板１１でサポートされた第１絶縁層１３および第２絶縁層１４のみを貫通するビア配線形成用ビア１５は、以下のような新規なフォトリソグラフィープロセスで形成することができる。

ここで、ビア配線形成用ビア１５は、サポート基板１１上に支持された状態の第１絶縁層１３および第２絶縁層１４にフォトリソグラフィープロセスで形成されたものと同等の精度となるので、位置精度がよく、ドリル加工より微細な孔径且つピッチで形成することが可能である。ビア配線形成用ビア１５は、直径が１５μｍ〜７０μｍのストレートビアであり、位置精度がフォトリソグラフィー精度である。具体的には、例えば、±５μｍ以下である。

第１絶縁層１３および第２絶縁層１４は、これのみでは自立できず、サポート基板１１でサポートされている必要があり、また、第１絶縁層１３および第２絶縁層１４のみをドリル加工やレーザー加工してビア配線形成用ビア１７を形成することができない。また、たとえドリル加工で形成しても、直径が７５μｍ程度までであり、加工精度が±５μｍであるから、７０μｍ以下の貫通孔は形成できず、また、位置制度は±１０μｍ程度となる。また、レーザー加工によると、テーパー形状の孔が形成できてしまい、ストレート孔は形成できない。さらに、サポート基板１１にもダメージを与える可能性があり、サポート基板１１の繰り返し使用の妨げになる。

また、ビア配線形成用ビア１５はフォトリソグラフィープロセスで形成したレジストを利用して金属層のエッチング・めっき金属のエッチングで形成されるので、機械加工とは異なり、ビア数が多数となっても大きなコスト増にはならないという利点がある。また、ドリル加工やレーザー加工とは異なり、第１絶縁層１３および第２絶縁層１４の加工性に影響されず、フォトリソグラフィープロセスの精度で高精度に形成することができ、逆に、第１絶縁層１３および第２絶縁層１４の素材選定の自由度も大きい。

ビア配線形成用ビア１５の孔径および最小ピッチは、ドリル加工では困難な微小領域を想定しているが、ドリル加工が可能な領域としてもよい。ビア配線形成用ビア１５の孔径は、例えば、１５μｍ〜７０μｍ、好ましくは、２０μｍ〜５０μｍであり、最小ピッチは、５０μｍ〜２００μｍである。

サポート基板１１は、製造プロセスでのハンドリング性を高めるために一時的に用いられる基板で、再利用可能なものである。機械的強度があり、熱膨張係数が小さくて寸法安定性の高く、また、フォトリソグラフィープロセスで使用するエッチング液に対する耐性を有す得る材料を用いればよい。また、剥離可能接着剤層１２が光照射による剥離するものである場合には、使用波長に対して透明である必要があるが、加熱によって剥離するものである場合には、透明である必要はない。サポート基板１１としては、例えば、ガラス板、金属板、樹脂板などを用いることができ、ガラス板が好適である。

剥離可能接着剤層１２は、製造プロセスでは剥離しないが、必要なときに光照射や加熱などにより剥離可能なものである。このような機能を有するものであれば、特に限定されないが、例えば、紫外線（ＵＶ）照射により剥離可能なものとして、ＪＶ剥離テープ ＳＥＬＦＡ−ＳＥ（積水化学社製）などを用いることができる。また、加熱により剥離可能となるものとしては、接着剤中に所定温度の加熱により膨張する発泡剤が含有されたものなどを挙げることができる。

第１絶縁層１３は、エポキシ樹脂などの熱硬化性樹脂にシリカなどの無機系のフィラーを充填した低熱膨張係数の熱硬化性樹脂などで形成することができ、特にエポキシ系封止樹脂を用いることができる。何れにしても、マスクを介して部分的に感光し、未露光部を現像除去することが可能な感光性レジスト樹脂などではなく、配線基板の構造体として利用できる耐久性を有する絶縁材料からなる。よって、第１絶縁層１３に直接フォトリソグラフィーによってエッチング等により貫通孔を形成することはできない。

第１絶縁層１３上には第２絶縁層１４が存在するので、半導体チップを実装しても半導体チップのアクティブ面と直接接触しないので、低不純物、ハロゲンフリーのものを必ずしも用いる必要はないが、微小ピッチでビア配線形成用ビア１５を形成するので、微小フィラーが充填された熱硬化性樹脂材料を用いるのが好ましい。フィラーの最大粒径としては、２０μｍ〜３０μｍ程度のものを用いるのが好ましい。

第２絶縁層１４は、フィラーを含有しない又はフィラーの充填量が第１絶縁層１３より少なく、第１絶縁層１３より低弾性率を有する熱硬化性又は熱可塑性樹脂材料を用いる。これは第１絶縁層１３の上層として設けられて半導体チップが直接接合される第２絶縁層１４を第１絶縁層１３より低弾力性とするためである。また、第２絶縁層１４は、実装される半導体チップの能動面と直接接触するので、低不純物、ハロゲンフリーのものを用いる。

このような特性を有する樹脂材料として、一般的な接着剤よりも低流動性の接着樹脂を用いることができ、例えば、エポキシ系樹脂、フェノール系樹脂またはポリイミド系樹脂などの接着樹脂を用いた接着樹脂層とすることができる。

このような第２絶縁層１４を設けることにより、後述するように、半導体チップを第２絶縁層１４に接合した後、半導体チップをモールドした際に、第１絶縁層１３に直接接合した場合と比較して低弾性を有する第２絶縁層１４に接着されているので、クラックが入り難いという利点がある。逆に、第１絶縁層１３に半導体チップを直接接合してモールドすると、第１絶縁層１３が剛直過ぎるため、クラックが入る虞があり、上記本発明の構成は、このような問題点を解決するものである。

かかる接着樹脂層は、接着樹脂を印刷したり、シート状としたものを貼付したりすることにより形成することができる。

第２絶縁層１４は、後述するように、半導体チップの能動面と接着される面であり、能動面の凹凸に追従するような適正な流動性が必要であるが、流動性が大きすぎると、ビア配線形成用ビア１５内に入り込んでしまうので、適正な弾性、流動性の樹脂を用いるのが好ましい。本実施形態では、第２絶縁層１４は、一般的な接着剤より低流動性のノンフロー接着剤層（ＮＦＡ）とした。この場合、例えば、市販の低弾性のダイボンディングフィルム、例えば、ＨＳシリーズ（日立化成社製）を用いることができる。

ビア配線形成用ビア１５は、後述する製造プロセスで示すように、フォトリソグラフィーで形成されたビアと同等な穴径及びピッチで形成できるが、深さ（アスペクト比）及び穴径の深さ方向の均一性は、第１絶縁層１３及び第２絶縁層１４に直接、フォトリソグラフィープロセスで加工したものより良好なものとなる。なお、サポート基板１１が存在するので、レーザー加工やドリル加工で形成するのは不可能であるが、サポート基板がない状態で加工できたとしても、これらの加工によるビアより、微細な穴径且つピッチのビアが可能であり、深さ（アスペクト比）及び深さ方向に亘って穴径が均一である良好なものとなる。

ビア配線形成用ビア１５は、実装予定の半導体チップの端子配置及び寸法並びにその周囲に設ける予定の柱状ビア配線の配置及び寸法に合わせて形成するものであり、孔径が異なるものがパターニングされた複数は位置されるものであるので、孔径やピッチは一概には限定されないが、孔径が１５μｍ〜７０μｍ、好ましくは、２０μｍ〜５０μｍ、最小ピッチが、５０μｍ〜２００μｍ、好ましくは、５０μｍ〜１２０μｍ、さらに好ましくは、５０μｍ〜１００μｍである。

以下、ビア配線形成用基板１の製造プロセスの一例を図２、図３を参照しながら説明する。
まず、例えば、ガラス製の第１サポート基板２１を用意し（図２（ａ））、この片面に第１剥離可能接着剤層２２を設ける（図２（ｂ））。第１剥離可能接着剤層２２は塗布によってもシート状の接着剤層を貼付してもよいが、ここでは、ＪＶ剥離テープ ＳＥＬＦＡ−ＳＥ（積水化学社製）を貼付した。

次に、第１剥離可能接着剤層２２の上に第１金属層２３及び第２金属層２４を設ける（図２（ｃ））。第１金属層２３と第２金属層２４とは、この後の工程で第１金属層２３をエッチングストップ層として第２金属層２４のみをエッチングできるように、エッチング特性の異なるものを用いる。また、マスクとなるレジスト層との関係から、酸性のエッチング液でエッチングされるものが好ましい。

第１金属層２３及び第２金属層２４を形成する金属としては、チタン（Ｔｉ）、銀（Ａｇ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）、銅（Ｃｕ）などから選択すればよい。Ｔｉのエッチング液は、例えば、ＮＨ_４ＦＨＦ−Ｈ_２Ｏ_２であり、Ａｇのエッチング液は、例えば、ＣＨ_３ＣＯＯＨ−Ｈ_２Ｏ_２であり、Ａｌのエッチング液は、例えば、ＨＣｌであり、Ｓｎのエッチング液は、ＮＨ_４ＦＨＦ−Ｈ_２Ｏ_２であり、Ｎｉのエッチング液は、例えば、ＨＣｌである。例えば、これらの金属の何れかを一方に使用すると、これらとエッチングストップ層としてＣｕをエッチングできるエッチング液として、ＦｅＣｌ_３、Ｃｕ（ＮＨ_３）_２、Ｈ_２ＳＯ_４−Ｈ_２Ｏ_２などを挙げることができる。

第１金属層２３及び第２金属層２４を形成する金属の組み合わせとしては、Ｔｉ−Ｃｕ、Ａｇ−Ｃｕ、Ａｌ−Ｃｕ、Ｓｎ−Ｃｕ、Ｎｉ−Ｃｕ、Ｎｉ−Ｔｉ、Ｎｉ−Ｓｎ、Ａｌ−Ｔｉ、Ａｌ−Ｓｎ、Ｔｉ−Ａｇ、Ａｌ−Ａｇ、Ａｎ−Ａｇ、Ｎｉ−Ａｇなどを挙げることができるが、これらに限定されるものではない。

また、第１金属層２３及び第２金属層２４の形成方法は、特に限定されず、各種気相法での成膜や、めっき法などによる成膜、又は箔又はシートを貼付する方法など特に限定されないが、作業効率上は、市販されている二層金属シートを貼付するのが好ましい。

本例では、第１金属層２３をニッケル、第２金属層２４を銅となる二層金属箔を貼付した。また、この例では、第１金属層２３のニッケルの厚みは０．５μｍで、第２金属層２４の銅の厚みは、１２μｍである。ここで、第１金属層２３の厚さは特に限定されないが、０．５μｍ〜５μｍ程度あればよく、これ以上厚くても無駄になるだけである。一方、第２金属層２４の厚さは、ビア配線形成用基板１の第２絶縁層１４の厚さにほぼ相当するので、必要となる第２絶縁層１４の厚さに合わせて選定される必要がある。ビア配線形成用基板１の用途によっても異なるが、５μｍ〜４０μｍ程度、好ましくは、５μｍ〜３５μｍ程度である。

なお、本件明細書において、例えば、単に、ニッケル又は銅と呼称した場合、所望の添加元素又は不可避の微量元素を含んだものも包含するものであり、また、所望の添加元素や微量元素を含有するものをニッケル合金又は銅合金と呼称することもある。

次に、第２金属層２４の上に、レジスト層２５を形成し、常法により、フォトレジストパターニングにより、レジスト層２５を貫通する開口２６を形成する（図２（ｄ））。レジスト層２５の厚さは、直接的ではないがビア配線形成用基板１の第１絶縁層１３の厚さに影響を与え、また、そのパターニング特性、すなわち、開口２６の形状（孔径及び垂直性）が、ビア配線形成用ビア１５の形状に転写される。よって、レジスト層２５を形成するレジスト樹脂としては、ポジ型でもネガ型でもよいが、上述した要求特性を満足するようなレジスト樹脂を選定するのが好ましい。好ましいレジスト樹脂としては、フォテックＰＫＧ基板回路形成用ＲＹシリーズ（日立化成社製）などを挙げることができる。ここでは、レジスト層２５の厚さは、３５μｍ、開口２６の直径は３０μｍとした。

露光は、ＵＶを１００〜３００ｍＪ／ｃｍ^２照射し、Ｎａ_２ＣＯ_３１％溶液を３０秒スプレーして現像し、パターニングを行った。

次いで、パターニングされたレジスト層２５をマスクとして、開口２６内のＣｕからなる第２金属層２４のみをエッチングする（図２（ｅ））。この例では、エッチング液として、ＦｅＣｌ_３、Ｃｕ（ＮＨ_３）_２、又はＨ_２ＳＯ_４−Ｈ_２Ｏ_２を用いることで、Ｔｉからなる第１金属層２３をエッチングストップ層として第２金属層２４のみをエッチングすることができる。

次に、開口２６内に露出したＮｉからなる第１金属層２３を電極として、開口２６内にニッケルからなる金属柱２７を形成する（図２（ｆ））。この例では、金属柱２７の厚さは２０μｍとした。

なお、この例では金属柱２７はニッケルとしたが、後述するプロセスで第２金属層２４をエッチング除去する際にエッチング耐性のある金属であれば特に限定されず、第１金属層２３と同一金属であっても、異なる金属であってもよい。

また、金属柱２７は、電気メッキにより行ったが、開口２６内に完全に充填できる方法であれば、特にメッキに限定されない。

次いで、レジスト層２５を剥離し（図２（ｇ））、第１絶縁層１３となる第１モールド樹脂２８を塗布し（図２（ｈ））、その後、第１モールド樹脂２８に覆われた金属柱２７の上面を露出するように第１モールド樹脂２８を研磨する（図２（ｉ））。

第１モールド樹脂２８としては、上述した第１絶縁層１３となる樹脂材料を用いればよく、厚さは、金属柱２７が覆われる程度とする。第１モールド樹脂２８の塗布方法は特に限定されないが、真空印刷、フィルムラミネート、金型を用いたコンプレッション成形などで行うことができる。この例では、ナガセケムテック社製Ｒ４２１２のモールド樹脂を用い、コンプレッション成形で成形条件１２０℃で１０ｍｉｎとし、ポストキュア条件を１５０℃で１ｈで硬化させて第１モールド樹脂２８とした。

また、金属柱２７の上面を露出させるための研磨は、ダイヤモンドバイトなど一般的な研磨機を用いて行うことができる。

次いで、金属柱２７の上面が露出した第１モールド樹脂２８上に第２剥離可能接着剤層２９を介して第２サポート基板３０を設ける（図３（ａ））。第２サポート基板３０及び第２剥離可能接着剤層２９は、それぞれ、ビア配線形成用基板１のサポート基板１１及び剥離可能接着剤層１２となるものである。第２剥離可能接着剤層２９は塗布によってもシート状の接着剤層を貼付してもよいが、ここでは、ＪＶ剥離テープ ＳＥＬＦＡ−ＳＥ（積水化学社製）を貼付し、第２サポート基板３０はガラス板とした。

次いで、全体を裏返して、第１剥離可能接着剤層２２を剥離して第１サポート基板２１を除去し（図３（ｂ））、その後、最上面の第１金属層２３を除去する（図３（ｃ））。第１金属層２３の除去は、エッチング除去してもよいし、研磨除去でもよいし、エッチングの後研磨してもよい。エッチングする場合には、エッチング液としては、塩酸溶液、硫酸、又は過水硫酸（Ｈ_２ＳＯ_４−Ｈ_２Ｏ_２）を用いることができる。

次に、第２金属層２４を除去し、金属柱２７の上端部を露出させる（図３（ｄ））。第２金属層２４の除去は、エッチングで行う。この場合のエッチング液としては、ＦｅＣｌ_３、Ｃｕ（ＮＨ_３）_２、Ｈ_２ＳＯ_４−Ｈ_２Ｏ_２などを用いることができる。

次に、金属柱２７の上端部を覆うように第２絶縁層１４となる第２樹脂層３１を設け（図３（ｅ））、その後、金属柱２７の上端面を露出するように、第２樹脂層３１を研磨する（図３（ｆ））。ここで、第２樹脂層３１は、第２絶縁層１４の材料を用いればよい。また、金属柱２７の上面を露出させるための研磨は、ダイヤモンドバイトなど一般的な研磨機を用いて行うことができる。

次に、金属柱２７をエッチングで除去し、ビア配線形成用基板１のビア配線形成用ビア１５となる、ビア配線形成用ビア３２を形成する（図３（ｇ））。これにより、サポート基板１１及び剥離可能接着剤層１２上に、第１絶縁層１３及び第２絶縁層１４を有し、第１絶縁層１３及び第２絶縁層１４のみを貫通するビア配線形成用ビア１５を有するビア配線形成用基板１となる。

（実施形態２）
図４には、本実施形態に係るビア配線形成用基板の断面図を示す。
図４に示すように、ビア配線形成用基板１Ａは、サポート基板１１と、サポート基板１１の片側に設けられた剥離可能接着剤層１２と、剥離可能接着剤層１２上に設けられた第１絶縁層１３と、第１絶縁層１３上に設けられた第２絶縁層１４Ａとを具備し、第１絶縁層１３および第２絶縁層１４Ａを貫通する複数のビア配線形成用ビア１５が形成されている。

ビア配線形成用基板１Ａは、第２絶縁層１４Ａがノンフロー接着剤層（ＮＦＡ）ではなく、フィラーを含有しない又はフィラーの充填量が第１絶縁層１３より少なく、第１絶縁層１３より低弾性率を有する熱硬化性又は熱可塑性樹脂材料を用いた以外は、実施形態１と同様であり、製造プロセスも同じであるので、重複する説明は省略する。具体的には、第２絶縁層１４Ａとしては、日立化成社製のＨＳ−２７０（ＤＡＦ）を用い、８０℃〜２００℃でラミネートし、１２０℃〜１６０℃で０．０２ＭＰａ〜０．２ＭＰａの圧力下３０秒間で貼り合わせた。

なお、第２絶縁層１４に用いられる樹脂材料としては、再配線層に用いられる感光性ポリイミド樹脂などの感光性樹脂か、熱硬化性樹脂も用いることができる。

（実施形態３）
以下、ビア配線形成用基板１に半導体チップを実装するプロセスの一例を図面を参照しながら説明する。

まず、銅ＰＡＤを有する半導体チップの製造方法の一例を図５を参照しながら説明する。
図５（ａ）に示すように、アルミＰＡＤ５１を有する半導体チップ５０を用意し、この上にシード金属層５５を設ける（図５（ｂ））。次に、感光性樹脂層５６を設け（図５（ｃ））、露光現像してパターニングしてアルミＰＡＤ５１の上方に開口５６ａを形成し（図５（ｄ））、開口５６ａ内のシード金属層５５上に電気メッキで銅ＰＡＤ５２を形成し（図５（ｅ））、感光性樹脂層５６を除去して銅ＰＡＤ５２を有する半導体チップ５０とする（図５（ｆ））。

なお、銅ＰＡＤ５２の設ける方法は上述した方法に限定されない。例えば、銅ＰＡＤ５２は、銅メッキによるものに限定されず、アルミＰＡＤ５１上にシード金属をスパッタした後、銅ペーストを設け、メタライゼーションするか、アルミＰＡＤ５１上に直接銅ペーストを設けてメタライゼーションすることにより形成することもできる。何れにしても、従来技術で述べたＩｎＦＯの柱状の電気コネクタと比較すると、大幅はプロセス削減となる。

次に、このような銅ＰＡＤ５２を備えた半導体チップ５０を本発明のビア配線形成用基板１に実装する工程を説明する。なお、本発明のビア配線形成用基板１は、サポート基板１１及び剥離可能接着剤層１２上に、第１絶縁層１３及び第２絶縁層を有し、第１絶縁層１３及び第２絶縁層１４のみを貫通するビア配線形成用ビア１５を有するものであるが、第１絶縁層１３がエポキシ系モールディング樹脂、第２絶縁層１４をノンフロー接着剤層（ＮＦＡ）としたものである。

また、第１絶縁層１３及び第２絶縁層１４のみを貫通するビア配線形成用ビア１５は、半導体チップ５０の接続端子の位置に合わせて形成されたものである。

次に、銅ＰＡＤ５２をビア配線形成用ビア１５に合わせた状態で、半導体チップ５０をＮＦＡである第２絶縁層１４上に接着する（図６（ａ））。 具体的には、常法に従い、各半導体チップ５０を加圧、加熱しながら仮接着し、全体を位置決めしながら加圧、加熱して本接着する。

次に、半導体チップ５０を埋め込むように、モールド樹脂層４１を設ける（図６（ｂ））。モールド樹脂層４１としては、エポキシ樹脂などの熱硬化性樹脂にフィラーを充填したモールド樹脂などで形成することができ、特にエポキシ系封止樹脂を用いることができる。モールド樹脂層４１は、半導体チップ５０のアクティブ面と直接接触するので、低不純物、ハロゲンフリーのものを用いる必要がある。なお、微小ピッチでの加工をするものではないので、第１絶縁層１３に用いられる樹脂材料より大きめのフィラーを含有するものでもよい。例えば、最大粒径３０μｍ〜５０μｍのフィラーを含有する熱硬化性樹脂を用いることができる。

なお、モールド樹脂層４１を設けた後、剥離可能接着剤層を介してサポート基板を設けてもよい。このサポート基板は、次工程でサポート基板１１を剥離した後のハンドリング性を上げるためのものであり、最終工程で剥離して製品とするが、何れにしても図示は省略する。

次に、剥離可能接着剤層１２を介してサポート基板１１を剥離する（図６（ｃ））。剥離可能接着剤層１２としてＪＶ剥離テープ ＳＥＬＦＡ−ＳＥ（積水化学社製）を用いた場合には、ＵＶ照射によりサポート基板１１を剥離することができる。

次に、ビア配線形成用ビア１５内に、電気メッキによりビア配線５９を形成する（図６（ｄ））。具体的には、ビア配線形成用ビア１５内に化学銅シート又はスパッタシードを設けた後、電気メッキによりビア配線５９を形成する。なお、絶縁層１３の表面に形成された配線層は所定の大きさにパターニングしてビア配線５９とする。

ここで、ビア配線５９の形成は、電気メッキ法に限定されるものではなく、例えば、銅を含む導電性ペーストをビア配線形成用ビア１５内に充填してビア配線５９としてもよい。

次に、図６（ｅ）に示すように、ビア配線５９を形成した絶縁層１３上に、常法により再配線層７０を複数（図示では３層）形成し、半導体チップ実装部品３とする。

本発明のビア配線形成用基板１を用いると、高密度の接続端子を有する半導体チップや機能性部品に合わせて、ビア配線形成用ビア１５を高精度に形成することができるので、種々の半導体チップや機能性部品を容易に実装可能である。また、この際、接合端子側をビア配線形成用基板１に接着した後、複数の半導体チップ５０や機能性部品をモールドするので、複数の半導体チップ５０や機能性部品の高さが異なっても、容易に実装することができるという利点がある。

このような実装例を図７に示す。図７（ａ）は、本発明のビア配線形成用基板１に高さの異なる半導体チップ５０１及び５０２を実装した場合であり、図７（ｂ）は、半導体チップ５０１と受動部品５１０とを実装した場合を示す。これら何れも場合も、半導体チップ５０１、５０２や受動部品５１０の端子側を本発明のビア配線形成用基板１に接着するので、半導体チップ５０１、５０２や受動部品５１０は、問題とならない。

一方、従来技術で述べたＩｎＦＯでは、柱状の電気コネクタ１０８と、半導体チップ１１０上の電気コネクタ１１２とを一緒にモールドし、その後上端面を研磨で露出する必要があり、高密度配線になるほど困難性を伴い、また、再配線層との接続にも困難性を伴う。また、柱状の電気コネクタ１０８の高さは、１５０μｍ〜２００μｍ程度が限界であり、半導体チップ１１０の高さが大きい場合には製造上困難となる可能性がある。さらに、最初に半導体チップを複数実装する場合、半導体チップの高さが異なると、一方の半導体チップの柱状の電気コネクタを長くするなどの必要があり、対応が困難となるという問題もある。

また、本発明のビア配線形成用基板１を用いた場合、相対的に剛直な第１絶縁層１３と半導体チップ５０との間に、第１絶縁層１３より低弾性の第２絶縁層１４が存在するので第１絶縁層１３上に複数層の再配線層７０を設けても再配線層７０にクラックが入り難いという効果を奏する。

（実施形態４）
次に、ビア配線形成用基板１Ａに半導体チップを実装するプロセスの一例を図面を参照しながら説明する。

ビア配線形成用基板１Ａは、表面の第２絶縁層１４Ａがノンフロー接着剤層（ＮＦＡ）ではないので、半導体チップにＮＦＡを設ける必要がある。

この工程を図８を参照しながら説明する。
図８に示すように、図５に示す工程により製造した銅ＰＡＤ５２を有する半導体チップ５０を準備し、次いで、比較的低流動性のノンフロー接着剤を用いて銅ＰＡＤ５２を覆うように接着剤層６１を設け（図８（ａ））、その後、研磨工程により銅ＰＡＤ５２のトップだしを行い、接着剤層６１を有する半導体チップ５０Ａとする（図８（ｂ））。

次に、ビア配線形成用基板１Ａに半導体チップ５０Ａを実装するプロセスを説明する。
銅ＰＡＤ５２をビア配線形成用ビア１５に合わせた状態で、半導体チップ５０Ａを第２絶縁層１４Ａに接着剤層６１で接着する（図９（ａ））。

次に、半導体チップ５０Ａを埋め込むように、モールド樹脂層４１を設ける（図９（ｂ））。モールド樹脂層４１としては、図６の工程で用いたものと同様である。

なお、モールド樹脂層４１を設けた後、剥離可能接着剤層を介してサポート基板を設けてもよい。このサポート基板は、次工程でサポート基板１１を剥離した後のハンドリング性を上げるためのものであり、最終工程で剥離して製品とするが、何れにしても図示は省略する。

次に、剥離可能接着剤層１２を介してサポート基板１１を剥離する（図９（ｃ））。すなわち、剥離可能接着剤層１２してＪＶ剥離テープ ＳＥＬＦＡ−ＳＥ（積水化学社製）を用いた場合には、ＵＶ照射によりサポート基板１１を剥離することができる。

次に、ビア配線形成用ビア１５内に、電気メッキによりビア配線を形成する。具体的には、ビア配線形成用ビア１５内に化学銅シード又はスパッタシードからなるシード層５７を設け（図９（ｄ））、その後、電気メッキによりビア配線を含む配線層５８を形成する（図９（ｅ））。なお、絶縁層１３の表面に形成された配線層５８は所定の大きさにパターニングしてビア配線５９とする（図９（ｆ））。

次に、図９（ｇ）に示すように、ビア配線５９を形成した第２絶縁層１４Ａ上に、常法により再配線層７０を複数（図示では３層）形成し、表面にビア配線９１を有する半導体チップ実装部品３Ａとする。なお、再配線層７０は、絶縁層と、絶縁層を貫通するビア配線と、絶縁層上に設けられた配線パターンとからなる。また、絶縁層としては、感光性ポリイミド樹脂などの感光性樹脂か、熱硬化性樹脂が用いられる。

（その他の実施形態）
実施形態３、実施形態４で製造した本発明の半導体チップ実装部品３と、従来のｅＷＬＰ構造との比較を図１０に示す。

図１０（ｂ）の従来のｅＷＬＰ構造では、半導体チップ５０をモールドするモールド樹脂層４１０上に直接、再配線層７００が設けられる。一方、図１０（ａ）に示す本発明の半導体チップ実装部品３では、モールド樹脂層４１と再配線層７０との間に、モールド樹脂層４１側から、相対的に低弾性の第２絶縁層１４と、相対的に高弾性で剛直な第１絶縁層１３とが配置されるので、再配線層７０にクラックが入り難いという効果を奏する。

また、実施形態１、２のビア配線形成用基板１、１Ａは、実施形態３、４などの標準的な使用方法の他、種々の用途に使用できる。

例えば、図１１（ａ）に示すように、実施形態３、４の半導体チップ実装部品３の複数の再配線層７０の間にビア配線形成用基板１を用いて第２絶縁層１４及び第１絶縁層１３を設けてもよい。最上面には、ビア配線９２が設けられる。この場合、再配線層７０のクラック防止を実現でき、従来より多数層の再配線層７０の積層を可能とする。例えば、再配線層７０は、４層又はそれ以上積層すると、クラックが入る虞があるとされてるが、中間に第２絶縁層１４及び第１絶縁層１３を設けることにより、特に、剛直な第１絶縁層１３の存在により、クラックの発生を防止できるという利点がある。

なお、再配線層７０を多層にすると、ビア配線のピッチを拡げることができるという利点があり、図１１（ａ）の場合、例えば、半導体チップ５０のピッチＰ１が４０μｍ〜１００μｍ程度として、最上面のピッチＰ２は３００μｍ〜５００μｍ程度まで拡げることができる。

また、図１１（ｂ）に示すように、実施形態３、４の半導体チップ実装部品３の表面にビア配線形成用基板１を用いて第２絶縁層１４及び第１絶縁層１３を設けるような使用方法もある。なお、ビア配線形成用ビア１５は、ビア配線９１への接続用として使用する。

さらに、実施形態１、２のビア配線形成用基板１、１Ａは、従来構造の実装構造に加えて用いることができる。

例えば、図１２（ａ）に示すように、従来のｅＷＬＰ５００（図１０（ｂ）参照）の複数の再配線層７００の中間にビア配線形成用基板１を用いて第２絶縁層１４及び第１絶縁層１３を設け、第１絶縁層１３上の再配線層７０を介してビア配線９３を設けるようにしてもよい。

また、図１２（ｂ）に示すように、ｅＷＬＰ５００の表面にビア配線形成用基板１を用いて第２絶縁層１４及び第１絶縁層１３を設け、ビア配線９４を形成してもよく、さらには、図１２（ｃ）に示すように、ｅＷＬＰ５００の表面にビア配線形成用基板１を用いて第２絶縁層１４及び第１絶縁層１３を設けて、ビア配線形成用ビア１５は、ｅＷＬＰ５００の配端子への接続用として用いるようにしてもよい。

さらに、実施形態１、２のビア配線形成用基板１、１Ａは、半導体チップを実装する代わりに、例えば、ｅＷＬＰ５００（図１０（ｂ）参照）を実装することもできる。

この製造プロセスの一例を図１３に示す。図１３（ａ）に示すように、ｅＷＬＰ５００を用意し、図１３（ｂ）に示すように、ビア配線形成用基板１の上に、ｅＷＬＰ５００を実装し、接着する。

次に、上述した実施形態と同様に、ｅＷＬＰ５００をモールド樹脂層４１でモールドする（図１３（ｃ））。

なお、モールド樹脂層４１を設けた後、剥離可能接着剤層を介してサポート基板を設けてもよい。このサポート基板は、次工程でサポート基板１１を剥離した後のハンドリング性を上げるためのものであり、最終工程で剥離して製品とするが、何れにしても図示は省略する。

次に、剥離可能接着剤層１２を介してサポート基板１１を剥離し（図１３（ｄ））、次に、ビア配線形成用ビア１５内に、電気メッキ等によりビア配線９５を形成する（図１３（ｅ））。次に、図１３（ｆ）に示すように、ビア配線９５を形成した絶縁層１３上に、常法により再配線層７０を複数（図示では３層）形成し、最上面にビア配線９７を有する半導体チップ実装部品とする。

１，１Ａ ビア配線形成用基板
１１，２１，３０ サポート基板
１２，２２，２９ 剥離可能接着剤層
１３，２８ 第１絶縁層
１４，３１ 第２絶縁層
１５ ビア配線形成用ビア
２７ 金属柱
２８ モールド樹脂
５０ 半導体チップ
５１ アルミＰＡＤ
５２ 銅ＰＡＤ
６１ 接着剤層
４１ モールド樹脂層
７０ 再配線層

Claims (9)

1. 少なくとも一つの半導体チップを実装するためのビア配線形成用基板であって、
   サポート基板と、
   前記サポート基板上に設けられた剥離可能接着剤層と、
   前記剥離可能接着剤層上に設けられた第１絶縁層と、
   前記第１絶縁層上に積層された第２絶縁層と、を具備し、
   前記第１絶縁層および前記第２絶縁層には、前記半導体チップの複数の接続端子のそれぞれに対応し且つ前記接続端子と接続するビア配線を形成可能なビア配線形成用ビアが前記第１絶縁層および前記第２絶縁層のみを位置ずれなしに貫通して形成されている
   ことを特徴とするビア配線形成用基板。
2. 前記第２絶縁層が低流動性接着材からなる
   ことを特徴とする請求項１記載のビア配線形成用基板。
3. 前記第１絶縁層がエポキシ系封止材料からなる
   ことを特徴とする請求項１又は２記載のビア配線形成用基板。
4. 第１サポート基板と、この上に形成された第１剥離可能接着剤層と、この上に形成された第１金属層と、この上に形成された前記第１金属層とはエッチング特性の異なる第２金属層とが積層された積層基板を用意する工程と、
   前記第２金属層にレジスト層を設け、前記レジスト層に複数の第１ビア形成用孔を所定パターンで形成する工程と、
   前記レジスト層の前記第１ビア形成用孔を介して、前記第１金属層をエッチングストップ層として前記第２金属層に前記第１ビア形成用孔に連通する第２ビア形成用孔を形成する工程と、
   前記第１ビア形成用孔および前記第２ビア形成用孔の中に前記第２金属層とエッチング特性が異なる第３金属を埋め込み第３金属柱を形成する工程と、
   前記レジスト層を剥離する工程と、
   前記第２金属層上に、前記第３金属柱を埋め込む第１絶縁層を形成する工程と、
   前記第１絶縁層の表面を研磨して前記第３金属柱の第１端面を露出する工程と、
   前記第１絶縁層および前記第３金属柱の上に第２剥離可能接着剤層を介して第２サポート基板を接着する工程と、
   前記第１剥離可能接着剤層および前記第１サポート基板を剥離する工程と、
   前記第１金属層を除去して前記第１金属層および前記第３金属柱の前記第１端面とは反対側の第２端面を露出する工程と、
   前記第３金属柱および前記第１絶縁層をエッチングストップ層として前記第１金属層をエッチング除去する工程と、
   前記第１絶縁層上に第２絶縁層を設けて前記第３金属柱を埋め込む工程と、
   前記第２絶縁層の表面を研磨して前記第３金属柱の前記第２端面を露出する工程と、
   前記第１絶縁層および前記第２絶縁層をエッチングストップ層として前記第３金属柱をエッチング除去してビア配線形成用ビアを形成する工程と、
   を具備することを特徴とするビア配線形成用基板の製造方法。
5. 前記第２絶縁層が低流動性接着材からなる
   ことを特徴とする請求項４記載のビア配線形成用基板の製造方法。
6. 前記第１絶縁層がエポキシ系封止材料からなる
   ことを特徴とする請求項４又は５記載のビア配線形成用基板の製造方法。
7. 前記第１金属層がニッケル又はニッケル合金からなり、前記第２金属層が銅又は銅合金からなる
   ことを特徴とする請求項４〜６の何れか一項記載のビア配線形成用基板の製造方法。
8. 前記第３金属柱がニッケル又はニッケル合金からなる
   ことを特徴とする請求項４〜７の何れか一項記載のビア配線形成用基板の製造方法。
9. 請求項１〜３の何れかに記載のビア配線形成用基板又は請求項４〜８の何れかに記載のビア配線形成用基板の製造方法で製造したビア配線形成用基板を用意する工程と、
   接続端子を銅端子とした半導体チップを用意し、前記銅端子を前記ビア配線用基板の前記ビア配線形成用ビアに対向させた状態で前記半導体チップを、前記ビア配線形成用基板の前記第２絶縁層上に接着剤を介して接合する又は前記ビア配線形成用基板の低流動性接着剤からなる前記第２絶縁層上に接合する工程と、
   前記半導体チップを埋め込む第３絶縁層を形成する工程と、
   前記剥離可能接着剤層および前記サポート基板、又は前記第２剥離可能接着剤層および前記第２サポート基板を剥離する工程と、前記ビア配線形成用ビアの前記半導体チップが設けられた側とは反対側から前記ビア配線形成用ビアを銅で埋め込んで前記銅端子と接続するビア配線を形成する工程と、
   を具備することを特徴とする半導体装置実装部品の製造方法。