TWI420610B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI420610B
TWI420610B TW096144490A TW96144490A TWI420610B TW I420610 B TWI420610 B TW I420610B TW 096144490 A TW096144490 A TW 096144490A TW 96144490 A TW96144490 A TW 96144490A TW I420610 B TWI420610 B TW I420610B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
conductive
layer
pattern
electrical connection
Prior art date
Application number
TW096144490A
Other languages
English (en)
Other versions
TW200826210A (en
Inventor
Yamano Takaharu
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200826210A publication Critical patent/TW200826210A/zh
Application granted granted Critical
Publication of TWI420610B publication Critical patent/TWI420610B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

半導體裝置及其製造方法
本發明係有關於一種應用晶片尺寸封裝之半導體裝置及其製造方法。
已提出各種型態之半導體晶片封裝結構。隨著封裝晶片之小型化，例如已提出所謂的一種晶片尺寸封裝結構，其中在一半導體晶片之一裝置形成表面的一鈍化層(亦即，一保護層)上形成一重新佈線層(亦即，一用於封裝之佈線層)。
依據該晶片尺寸封裝，已提出一種方法，其中例如以一接合線在每一電連接構件上成一像凸塊之電連接構件及然後藉由形成一連接至每一電連接構件之重新佈線層形成一封裝裝置(亦即，一半導體裝置)(見例如專利文件1)。
[專利文件1]JP－A－9－64049
然而，專利文件1(亦即，JP－A－9－64049)中所提出之方法，具有下面問題：當在藉由接合所形成之電連接構件上形成一重新佈線層時，必須調整該電連接構件之高度(亦即，實施齊平)。
例如：使用譬如一打線機形成該以一接合線所形成之電連接構件(例如：一凸塊)。連續地實施該接合線至一電極墊之連接及該連接接合線之切割，藉此形成該電連接構件。
於是，該接合線所形成之凸塊距離一凸塊形成表面(亦即，該電極墊)具有不同之高度。此很難不改變該凸塊即可形成一要連接至該凸塊之重新佈線層。結果，需要一施加一預定負荷至該凸塊以平坦化凸塊之製程。
通常在一晶圓上實施該凸塊之平坦化(亦即：在將該晶圓切割成個別晶片前)。然而，產生下面問題：當實施在例如一具有300mm直徑之最近主流晶圓的一晶圓表面上所形成之許多凸塊的平坦化時，增加該凸塊之高度的變化。
產生下面另一問題：例如當增加該凸塊之高度的變化時，產生該凸塊與一連接至該凸塊之重新佈線層間之連接狀態的變化，以致於降低一半導體裝置(亦即，一封裝裝置)之可靠性。
此外，依據專利文件1(亦即，JP－A－9－64049)中所揭露之方法，形成一絕緣層以覆蓋該凸塊。於是，需要一研磨該絕緣層之研磨製程以暴露該凸塊。需要一對該絕緣層之一表面實施除膠渣的製程(亦即，所謂的除膠渣製程)，以在研磨製程之完成後立即形成一重新佈線層。結果，使一用以形成一電鍍層之製程變得複雜。此造成製造一半導體裝置(亦即，一封裝裝置)之成本的增加。
雖然可藉由一濺鍍法或一CVD法形成一導電層，但是這些方法需要昂貴的薄膜形成設備。此導致製造成本之增加。因此，這些方法係不切實際的。
於是，本發明之一般目的係要提供一種解決上述問題之新且有用的半導體裝置及其製造方法。
本發明之一更具體目的係要提供一種可以低成本來製造高可靠之半導體裝置及其製造方法。
要達成上述目的，依據本發明之第一態樣，提供一種半導體裝置之製造方法，包括：第一步驟，形成一電連接構件於一電極墊上，該電極墊係形成於一對應於在一基板上之一半導體晶片的區域中；第二步驟，形成一絕緣層及一第一導電層於該基板上；第三步驟，藉由實施該第一導電層之圖案蝕刻及暴露該電連接構件以形成一導電圖案；第四步驟，以一導電膠電性連接該導電圖案至該電連接構件；以及第五步驟，切割該基板成為個別片。
依據本發明之第二態樣，如第一態樣之半導體裝置之製造方法，其中在該第一步驟中，以一接合線形成該電連接構件。
依據本發明之第三態樣，如第一態樣或第二態樣之半導體裝置之製造方法，其中在該第二步驟中，在該第一導電層上形成一第二導電層，以及在該第三步驟中，藉由實施圖案蝕刻，以使該第一導電層及該第二導電層成為不同形狀。
依據本發明之第四態樣，如第三態樣之半導體裝置之製造方法，其中在該第三步驟中，藉由實施該第二導電層之圖案蝕刻，以形成一用以構成一外部連接端之電極墊。
依據本發明之第五態樣，如第四態樣之一半導體裝置之製造方法，其中在該二步驟中，在該第二導電層上形成一第三導電層，以及在該第三步驟中，藉由實施該第三導電層之圖案蝕刻，以形成一用以構成一外部連接端之導電柱。
依據本發明之第六態樣，如第一至第五態樣中任一態樣之半導體裝置之製造方法，其中該第四步驟包括：形成一包括一光敏導電膠之層的次步驟，以及藉由一微影法實施該包括該光敏導電膠之層的圖案化之次步驟。
依據本發明之第七態樣，如第一至第五態樣中任一態樣之半導體裝置之製造方法，其中該第四步驟包括：形成一藉由一微影法所圖案化之罩幕圖案的次步驟，以及使用該罩幕圖案做為一罩幕以形成該導電膠之次步驟。
要達成前述目的，依據本發明之第八態樣，提供一種半導體裝置，包括：一半導體晶片，在該半導體晶片上形成有一電極墊；一電連接構件，形成於該電極墊上；一絕緣層，形成於該半導體晶片上；以及一導電圖案，連接至該電連接構件，其中在該導電圖案中形成一對應於該電連接構件之開口部；以及該導電圖案藉由一在該開口部中所嵌入之導電膠電性連接至該電連接構件。
依據本發明之第九態樣，如第八態樣之半導體裝置，其中該電連接構件係藉由一接合線所形成。
依據本發明之第十態樣，如第八或第九態樣之半導體裝置，其中在該導電圖案上形成一電極墊或一導電柱，以便在其上形成一外部連接端。
依據本發明，可提供一種以低成本製造之高可靠半導體裝置及其製造方法。
依據本發明半導體裝置之製造方法的特徵在於具有下面步驟。亦即，1)第一步驟，形成一電連接構件於一電極墊上，該電極墊係形成於一對應於在一基板上之一半導體晶片的區域中；2)第二步驟，形成一絕緣層及一第一導電層於該基板上；3)第三步驟，藉由實施該第一導電層之圖案蝕刻及暴露該電連接構件以形成一導電圖案；4)第四步驟，以一導電膠電性連接該導電圖案至該電連接構件；以及5)第五步驟，切割該基板成為個別片。
該半導體裝置之製造方法的特徵在於：藉由該導電膠使在該基板上(亦即，在該絕緣層上)所形成之導電圖案與該包括例如一凸塊之電連接部彼此電性連接。並且，為了要如此做，當藉由實施在該基板上(亦即，在該絕緣層上)所形成之導電層的圖案化(亦即，該圖案蝕刻)以形成該導電圖案(亦即，一圖案佈線)時，實施圖案化(例如：形成一屬於該導電圖案之開口部)，以便對該導電圖案暴露該電連接構件。藉由例如以該導電膠嵌入該開口部，而使該導電膠電性連接該導電圖案及該電連接部。
因此，在一藉由上述半導體裝置之製造方法所形成之半導體裝置中，增加一電性連接該電連接構件與該導電圖案之部分的面積。此外，由於在該導電膠中所包含之金屬粒子，該電連接構件與該導電圖案間之連接係一金屬接合。獲得該電連接構件與該導電圖案間之電性連接的有利可靠性。
依據上述製造方法，在該電連接構件與該導電圖案間之電性連接的可靠性受該電連接構件之高度的變化之影響。因此，可藉由一使用該電連接構件(例如：一凸塊)之簡單方法以形成一具有適合連接可靠性之重新佈線層，其中該電連接構件係以接合(例如：使用一接合線)及相對大的高度變化所形成。依據上述方法，不需要一用以從該絕緣層暴露該電連接構件之一突出部的研磨製程。
並且，上述製造方法之特徵在於：一使用電鍍液之電鍍製程及一需要減壓處理之濺鍍製程是不需要的。例如：該電鍍製程及該濺鍍製程需要複雜處理及昂貴處理單元及有時是一半導體裝置之製造成本增加的因素。
相較之下，依據本發明之製造方法可藉由一簡單方法輕易地製造一半導體裝置而不需要一電鍍製程及一濺鍍製程。相較於該傳統方法，依據本發明之方法具有抑制一半導體裝置之製造成本的優點。
接下來，下面將參考所附圖式，以描述依據本發明之半導體裝置的結構及依據本發明之製造方法的更多具體範例。
(第一具體例)
圖1係概要性地描述依據第一具體例之一半導體裝置的剖面圖。參考圖1，在依據本具體例之一半導體裝置100的略圖中，在一半導體晶片101上形成一重新佈線層(亦即，一用於封裝之佈線層)。此結構有時稱為一晶片尺寸封裝(CSP)結構。
每一連接至一裝置(未顯示)之電極墊103係在該半導體晶片101之一裝置形成表面上。以一保護層(亦即，一鈍化層)102覆蓋該裝置形成表面之除該等電極墊103之外的剩餘部分。在每一電極墊103上形成一包括例如一凸塊之電連接構件104。並且，在該半導體晶片101(亦即，該保護層102)上形成一絕緣層105。在該絕緣層105上形成一連接至該電連接構件104之導電圖案(亦即，一圖案佈線)106。
此外，在該導電圖案106上形成一絕緣層(亦即，一防焊層)108，以便部分暴露該導電圖案106。在從該絕緣層108所暴露之導電圖案106上提供一包括例如一焊料凸塊之外部連接端109。
依據本具體例之半導體裝置100的特徵在於：在該導電圖案106中形成一對應於每一電連接構件104之開口部106a，以及藉由在該開口部106a中所嵌入之導電膠107及藉由金屬接合彼此電性連接該導電圖案106與該電連接構件104。
結果，本具體例具有下面優點：獲得在該電連接構件104(亦即，該電極103)與該導電圖案106間之電性連接的有利可靠性。在相似於JP－A－9－64049所揭露之發明藉由使該電連接構件(例如：該凸塊)與該導電圖案接合以獲得該電性連接之情況中，很難確保該電連接構件與該導電圖案間之足以達成電性連接之有利可靠性的接觸面積。亦即，確保其間之電性連接的可靠性，實質上是有困難的。
另一方面，在依據本發明之半導體裝置中，提供每一導電膠107，以便嵌入在該導電圖案106中所形成之關聯開口部106a。因此，增加在該電連接構件104與該導電圖案106間之用以達成其間之電性連接的接觸面積。並且，由於在該導電膠中所包含之金屬粒子，此在其間之連接具有一由該金屬接合所形成之金屬化結構。結果，獲得該電性連接之有利可靠性。
再者，依據上述結構，在該電連接構件104與該導電圖案106間之電性連接的可靠性很難受到該電連接構件104之高度的變化之影響。因此，可獲得該半導體裝置之有利可靠性。
例如：在使用具有300mm直徑之最近主流晶圓來製造一半導體裝置的情況中，變得很難對一晶圓(或基板)之一表面實施處理(例如：每一晶圓(或基板)及一用於該半導體裝置之製造的夾具之撓曲的抑制)。於是，在該半導體裝置中，由於其結構特徵，在該電連接構件104與該導電圖案106間之電性連接的可靠性很難受到製造變動之影響。
此外，上述結構具有下面特徵：藉由一簡單方法製造一半導體裝置而不需進行複雜處理(例如：一電鍍法及一濺鍍法)。將參考圖4A或後面圖式以描述上述製造方法。
在上述結構中，例如：該保護層102係由四氮化三矽(Si3 N4 )、氮化矽(SiN)或氮氧化矽(SiON)所製成。該電極墊103係由鋁(Al)所製成。該電連接構件104係由一金凸塊所構成。該絕緣層105係由一樹脂材料(例如：NCF(非導電膜))所製成。該導電圖案106係由銅(Cu)所製成。該導電膠107係由銀(Ag)或銅(Cu)膠所製成。該絕緣層108係由一防焊層所構成。該外部連接端109係由焊料所製成。然而，上述材料係說明範例。這些組件之材料並非侷限於此。
如下面所要描述，可修改或改變上述半導體裝置100。
(第二具體例)
圖2係概要性地描述依據第二具體例之一半導體裝置的剖面圖。在稍後所述之圖式中，相同於或對應於上述組件之組件係以相同元件符號來表示。可以省略每一組件之敘述(下面其它具體例之敘述亦是如此)。
參考圖2，依據第二具體例之一半導體裝置100A不同於第一具體例(亦即，該半導體裝置100)在於：在一導電圖案106上形成一對應於一外部連接端109之電極墊110。
該電極墊110係由例如錫(Sn)、鎳(Ni)及鈦(Ti)所製成。該電極墊110之材料並非侷限於此。該電極墊110係形成不同於該導電圖案106之形狀。該電極墊110係藉由被圖案化成一對應於例如該絕緣層108之開口部的形狀或該外部連接端109之形狀所形成。因此，可在該導電圖案106上形成另一導電圖案(例如：該電極墊110)。
(第三具體例)
圖3係概要性地描述依據第三具體例之一半導體裝置的剖面圖。參考圖3，依據第三具體例之一半導體裝置100B在下面兩個方面上不同於第二具體例(亦即，該電極墊110)。第三具體例在其它結構組件上相似於第二具體例。
首先，在依據第三具體例之半導體裝置100B中，在該電極墊110上形成一對應於該外部連接端109之由例如銅(Cu)所製成之導電柱112。再者，例如：形成一由一密封樹脂(例如：一模樹脂)所製成之絕緣層111，以取代該由一防焊層所構成之絕緣層108。該絕緣層111係形成用以覆蓋該導電柱112之側壁。
使用上述結構，第三具體例具有下面優點：在該半導體裝置100B連接至一做為一連接目標之基板(例如：一母板)的情況中，可釋放被施加至該導電圖案106(亦即，該半導體晶片101)及該外部連接端109之應力。
接下來，下面將在該所要製造之半導體裝置係依據第一具體例之半導體裝置100、該所要製造之半導體裝置係依據第二具體例之半導體裝置100A及該所要製造之半導體裝置係依據第三具體例之半導體裝置100B之情況中，依序描述製造上述半導體裝置之方法。
(第四具體例)
圖4A至4M係以所連續實施之步驟的順序描述製造圖1所示之半導體裝置的方法之一範例的圖式。
首先，在圖4A所述之步驟中，準備一具有複數個區域101a(例如配置成像一格子)之基板(亦即，矽－晶圓)101A，其中在每一區域101a中形成一裝置。假設該基板101A之厚度是在約500μm至約775μm之範圍內。該區域101a對應於單一半導體晶片。在下面所述之步驟中，在該區域101a上形成一重新佈線層(亦即，一導電層)。之後，藉由切割來切割該基板101A。結果，將該半導體裝置(亦即，該半導體晶片)切割成個別片。
在每一區域101a之一要形成一裝置的裝置形成表面101b上形成電極墊103。此外，以一由SiN(亦即，Si3 N4 )所製成之保護層(亦即，一鈍化層)102來保護除該等電極墊103之外的裝置形成表面101b之剩餘部分。
圖4B係圖4A所示之基板101A的一區域101a之放大圖。在圖4B或後面圖式中，經由範例藉由描述該基板101A之區域101a中之一來說明製造該半導體裝置之方法，其中在該基板101A中形成複數個區域101a。
接下來，在圖4C所述之步驟中，在該電極墊103上形成一電連接構件104，其中該電連接構件104係使用例如一打線機藉由一由金(Au)或銅(Cu)所製成之接合線所構成。該打線機實施該接合線至一電極墊之連接及隨後該連接接合線之切斷，藉此形成該電連接構件104。
此外，可使用一包括鍍銅膜、鍍金膜、由無電鍍所形成之鎳膜及覆蓋該鎳膜之金膜的金屬膜來做為該電連接構件104。
接著，在圖4D所述之步驟中，在該基板101A上(亦即，在該保護層102上)形成一由例如一環氧樹脂材料所製成之絕緣層105。該絕緣層105之厚度係設定在約20μm至約100μm之範圍內。該絕緣層105係藉由例如疊合(或黏貼)一膜狀樹脂或藉由塗抹液態樹脂所形成。較佳，從該絕緣層105暴露該電連接構件104之突出部。
該絕緣層105之材料並非侷限於上述材料(NCF)。可藉由使用不同絕緣材料(例如：樹脂材料)來構成該絕緣層105之材料。例如：可使用像NCP(非導電膠)、ACF(非等向性導電膜)及ACP(非等向性導電膠)之樹脂材料或者一經常使用之所謂增層樹脂(亦即，一具有填充物之環氧樹脂)來做為該絕緣層105之材料。
然後，將一由例如一薄銅箔所構成之導電層106A附著至該絕緣層105上。在此情況中，可將一疊層結構(最初堆疊該絕緣層105及該導電層106A)附著至該半導體晶片101(亦即，該保護層102)上。該導電層106A之厚度係設定在例如2μm至18μm之範圍內。
接下來，在圖4E所述之步驟中，在加熱圖4E所述之包括該絕緣層105的結構之狀態中，從該導電層106A之上表面加壓該導電層106A。因而，硬化該熱固性絕緣層105。因此，有利地將該導電層106A之下表面緊密地附著至該絕緣層105。對該絕緣層105與該導電層106A間之黏著係有利的。附帶地，在加壓及硬化該絕緣層105後，該絕緣層105之厚度係在例如約10μm至約60μm之範圍內。
接著，在圖4F所述之步驟中，藉由實施該導電層106A之圖案蝕刻以形成一導電圖案(亦即，一圖案佈線)106。並且，在該導電圖案106中形成一用以暴露該電連接構件之開口部106a。亦即，在此步驟中，藉由實施該導電層106A之圖案蝕刻以形成具有該開口部106a之導電圖案106。
該圖案蝕刻係藉由使用一預定罩幕圖案(未顯示)做為一罩幕之蝕刻而實施。可依據一已知微影法，藉由實施一光阻層之圖案化來形成該罩幕圖案，其中該光阻層係藉由塗抹液態光阻或藉由黏貼膜狀光阻所形成。此外，在該圖案蝕刻完成後，立即使該罩幕圖案剝落。
接下來，在圖4G至4K所述之步驟中，以導電膠電性連接該導電圖案106與該電連接構件104。另外，該導電膠包括例如一光敏導電膠及一非光敏導電膠。下面，在本具體例之敘述中描述一使用該光敏導電膠之方法。
相似於該光敏光阻，可將該微影法(亦即，因曝光或顯影之圖案化)應用至光敏導電膠。因而，可輕易地形成微小圖案。然而，該光敏光阻係一昂貴材料。因此，較佳儘可能減少藉由顯影所移除之區域，亦即，儘可能減少形成有一由光敏光阻所製成之層的區域。
因此，如以下所述，較佳，在藉由使用例如一金屬罩幕(或一印刷模板罩幕)在該導電圖案106(包含該開口部106a)及該絕緣層105上之一預定區域中形成一由光敏光阻所製成之層後，依據該微影法對該層實施圖案化。亦即，在下面範例中，一起使用利用一具有粗略處理準確性之罩幕的印刷－圖案化技術及具有適合處理準確性之圖案化技術。
例如：在圖4G所述之步驟中，在該導電圖案106及該絕緣層105上提供一形成有一開口部Ma之金屬罩幕M1。在此情況中，暴露該導電圖案之一部分(包括該開口部106a)及該絕緣層105之一部分。
然後，在上面塗抹該光敏導電膠。因而，在對應於該開口部Ma之導電圖案106及在該絕緣層105上形成一由一光敏導電膠(亦即，一膠圖案107A)所製成之層。以該膠圖案107A嵌入該開口部106a。並且，該膠圖案107A到達該開口部106a所暴露之電連接構件104。亦即，經由該膠圖案107A使該電連接構件104與該導電圖案106彼此連接。
接下來，在圖4H所述之步驟中移除該金屬罩幕M1。
接著，在圖4I所述之步驟中，在該膠圖案107A上提供一形成有一開口部Mb之光罩M2。在此情況中，從該開口部Mb暴露該膠圖案107A之一部分。該開口部Mb之形狀對應於該圖案化導電膠之形狀。
隨後，例如：將UV光照射在該光罩M2上，藉此曝光一由光敏光阻所製成之層(亦即，該膠圖案107A)從該開口部Mb所暴露之部分。
然後，在圖4J所述之步驟中，移除該光罩M2。實施該膠圖案107A之顯影。隨後，在4K所述之步驟中，實施該膠圖案107A之熱硬化。因而，形成一導電膠107。
接下來，視需要，在圖4L所述之步驟中，實施該導電圖案(由銅所製成)106之粗化(roughening)或黑化(blackening)。形成一由一防焊層所構成之絕緣層108，以部分覆蓋該絕緣層105、該導電膠107及該導電圖案106。從該絕緣層108中所形成之開口部108A暴露該導電圖案106之一部分。
然後，視需要，在圖4M所述之步驟中，從該基板101A之後表面實施該基板101A之研磨。該基板101A之厚度係設定在例如約100μm至約300μm之範圍內。
並且，視需要，在從該開口部108A所暴露之導電圖案106上形成先前圖1所述之外部連接端(例如：一焊料凸塊)109。
接下來，實施該基板101A之切割。因此，將該基板101A切割成對應於圖4A所述之每一區域101a的個別片。結果，可製造圖1所述之半導體裝置100。
上述半導體裝置之製造方法的特徵在於：藉由該導電膠107使在該基板101A(亦即，該絕緣層102)上所形成之導電圖案106與該電連接部104(包括例如一凸塊104)彼此電性連接。
並且，當藉由圖案化(亦即，圖案蝕刻)在該基板101A(亦即，該絕緣層102)上所形成之導電層以形成該導電圖案(亦即，該圖案佈線)106時，隨著該導電層之圖案化，同時形成該開口部106a，以暴露該電連接構件104至該導電圖案106。該導電膠107藉由嵌入該開口部106電性連接該導電圖案106及該電連接構件104。
於是，增加使該電連接構件104與該導電圖案106電性連接之部分的面積。並且，由於在該導電膠中所包含之金屬粒子，在該電連接構件與該導電圖案間之連接係一金屬接合，以便在該電連接構件104與該導電圖案106間之電連接的可靠性變成是有利的。
再者，依據上述製造方法，在該電連接構件104與該導電圖案106間之電連接的可靠性很難受到該電連接構件104之高度的變化之影響。
例如：在JP－A－9－64069所揭露之製造一半導體裝置的傳統方法需要平坦化在一晶圓之整個表面上所形成之電連接構件(例如：該凸塊)。此乃是因為該導電圖案(亦即，該導電層)係依據該傳統方法所形成以便與該凸塊接合。
例如：已知使用一接合線所形成之凸塊的高度變化為約10μm。因此，在依據該傳統方法形成一連接至該凸塊之重新佈線層的情況中，會有降低該佈線連接之可靠性的問題，除非實施一所謂平坦化該等凸塊之高度的齊平製程。然而，實質上很難以有利準確性對一具有300mm直徑之最近主流晶圓的整個表面實施平坦化。
相較之下，依據本具體例之半導體裝置之製造方法，在該電連接構件104上方所直接提供之導電層106中形成該開口部106a。然後，藉由以該導電膠嵌入該開口部106a來建立在該電連接構件104與該導電圖案106間之電性連接。結果，在該電連接構件104與該導電圖案106間之電性連接的可靠性很難受到該電性連接構件104之高度的變化之影響。
於是，依據本具體例之製造方法可使用該電連接構件104(例如：該凸塊)藉由簡單製程輕易地形成一具有良好可靠性之重新佈線層，其中該電連接構件104係使用例如一接合材料(例如：一接合線)所形成且在高度上顯示出一相對大的變化。
此外，依據上述本具體例之製造方法的特徵在於：不需要一使用電鍍液之電鍍製程及一需要減壓處理之濺鍍製程，以及因而簡化該製造程序。例如：在該電鍍製程中，需要將該基板浸入該電鍍液中。因此，該傳統方法具有使該製造程序複雜化之問題。並且，例如：在對一絕緣膜(例如：一樹脂膜)實施一無電鍍之情況中，需要一所謂去膠渣製程(亦即，一使用蝕刻劑粗化該絕緣膜之製程)。結果，複雜化該製造程序。並且，會有增加半導體裝置之製造成本的因素。
再者，在需要一濺鍍製程之情況中，在一製造設備中造成一減壓狀態。因此，需要一能促成電漿激化之昂貴處理設備。結果，處理時間會比較長。此外，會有增加半導體裝置之製造成本的因素。
相較之下，依據本具體例之製造方法不需要該電鍍製程及該濺鍍製程。因此，可藉由實施簡單製程來製造一具有有利可靠性之半導體裝置。結果，相較於該傳統方法，依據本具體例之製造方法具有抑制製造成本之優點。
雖然在前述具體例中使用該光敏導電膠，但是可使用一低成本之普通導電膠。接下來，下面描述一使用該通用非光敏導電膠之範例。
(第五具體例)
圖5A至5F係以所連續實施之步驟的順序描述依據第五具體例製造該半導體裝置之方法的一範例之圖式。附帶地，在下面本具體例之敘述中沒有特別描述之製程係相似於第四具體例之相關製程。在依據本具體例之製造方法的情況中，首先，實施在圖4A至4F中所述之依據第四具體例的步驟。
接下來，在圖5A所述之步驟中，形成一光敏光阻層m3，以便覆蓋該絕緣層105及該導電圖案106。可藉由塗抹液態光阻或藉由黏貼膜狀光阻以形成該光阻層。
然後，在圖5B所述之步驟中，在該光阻層m3上提供一光罩M4。隨後，在該光阻層m3上照射UV光，藉此曝光該光阻層m3。在此情況中，該光罩M4之形狀(亦即，覆蓋該光阻層m3之部分)對應於一印刷塗佈有該導電膠之部分。
接著，在圖5C所述之步驟中，實施該光阻層m3之顯影，藉此形成一具有一開口部Mc之罩幕圖案M3。亦即，依據該微影法實施該罩幕圖案M3之圖案化。
然後，在圖5D所述之步驟中，將一普通非光敏導電膠印刷塗佈至一對應於該開口部Mc之部分。然後，在圖5E所述之步驟中，藉由加熱硬化該塗抹導電膠。因此，形成該導電膠107。
再者，在圖5F所述之步驟中，使該罩幕圖案M3剝落。隨後，實施在圖4K至4M中所述之依據第四具體例的步驟。結果，可製造圖1所述之半導體裝置100。
依據第五具體例，可以良好準確性達成一低成本之普通非光敏導電膠之圖案化。因此，形成用以連接該導電圖案106至該電連接部104之導電膠107。
(第六具體例)
接下來，參考圖6A至6D以所連續實施之步驟的順序描述圖2所示之半導體裝置的製造方法。附帶地，在下面本具體例之敘述中沒有特別描述之製程係相似於第四具體例之相關製程。在依據第六具體例之製造方法的情況中，首先，實施在圖4A至4F中所述之依據第四具體例的步驟。
然後，在圖6A所述之步驟中，相似於第四具體例中之圖4D所述之步驟，形成該絕緣層105及該導電層106A。隨後，在該導電層106A上形成一導電層(相當於一第二導電層)110A。在另一情況中，可將一疊層結構(最初堆疊該導電層106A及該導電層110A)附著至該半導體晶片上。該導電層110A可由例如錫(Sn)、鎳(Ni)或鈦(Ti)所製成。該導電層110A之材料並非侷限於此。該導電層110A之厚度可設定為例如2μm。
隨後，在圖6B所述之步驟中，相似於依據第四具體例之圖4E所述的步驟，在加熱一包括圖6B所述之絕緣層105的結構之狀態中，從該導電層110A之上表面加壓該導電層110A。因此，硬化該熱固性絕緣層105。結果，有利地將該導電層106A之下表面緊密地附著至該絕緣層105。於是，對在該絕緣層105與該導電層106A間之黏著是有利的。
接下來，在圖6C所述之步驟中，一電極墊110係藉由實施該導電層110A之圖案蝕刻而形成。該圖案蝕刻係藉由使用一預定罩幕圖案(未顯示)做為一罩幕以蝕刻而實施。可依據一已知微影法，藉由實施一光阻層之圖案化形成該罩幕圖案，其中該光阻層係藉由塗抹液態光阻或藉由黏貼膜狀光阻所形成。在此步驟中，該導電層106A做為一蝕刻中止層。此外，在該圖案蝕刻完成後，立即使該罩幕圖案剝落。
接著，在圖6D所述之步驟中，相似於圖4F所述之步驟，藉由實施該導電層106A之圖案蝕刻以形成一導電圖案(亦即，一圖案佈線)106。並且，在該導電圖案106中形成一暴露該電連接構件之開口部106a。
隨後，實施相似於依據第四具體例之圖4G至4M中所述之步驟。結果，可製造圖2所述之半導體裝置100A。
依據第六具體例之製造方法，在該導電圖案106上另外形成該電極墊110，以便使該電極墊110圖案化成不同於該導電圖案106之形狀。因此，可在該導電圖案106上形成具有不同形狀之導電圖案。
(第七具體例)
接下來，參考圖7A至7E以所連續實施之步驟的順序描述圖3所示之半導體裝置100B的製造方法。附帶地，在下面第七具體例之敘述中沒有特別描述之製程係相似於第四或五具體例之相關製程。在依據第七具體例之製造方法的情況中，首先，實施在圖4A至4C中所述之依據第四具體例的步驟。
然後，在圖7A所述之步驟中，相似於第六具體例中之圖6A所述之步驟，形成該絕緣層105及該等導電層106A及110A。隨後，在該導電層110A上形成一導電層(相當於一第三導電層)112A。在另一情況中，可將一疊層結構(最初堆疊該等導電層106A、110A及112A)附著至該絕緣層105上。該導電層112A可由例如銅所製成。該導電層112A之材料並非侷限於此。該導電層112A之厚度可設定成例如在50μm至100μm之範圍內。
隨後，在圖7B所述之步驟中，相似於依據第四具體例之圖4E所述的步驟，在加熱一包括圖7B所述之絕緣層105的結構之狀態中，從該導電層112A之上表面加壓該導電層112A。因此，硬化該熱固性絕緣層105。結果，有利地將該導電層106A之下表面緊密地附著至該絕緣層105。於是，對在該絕緣層105與該導電層106A間之黏著是有利的。
接下來，在圖7C所述之步驟中，一導電柱112係藉由實施該導電層112A之圖案蝕刻而形成。該圖案蝕刻係藉由使用一預定罩幕圖案(未顯示)做為一罩幕以蝕刻而實施。可依據一已知微影法，藉由實施一光阻層之圖案化形成該罩幕圖案，其中該光阻層係藉由塗抹液態光阻或藉由黏貼膜狀光阻所形成。
此外，該電極墊110係使用該罩幕圖案做為一罩幕，藉由實施該導電層110A之圖案蝕刻而形成。在該圖案蝕刻完成後，立即使該罩幕圖案剝落。
然後，在圖7D所述之步驟中，相似於圖4F所述之步驟，一導電圖案(亦即，一圖案佈線)106係藉由實施該導電層106A之圖案蝕刻而形成。此外，在該導電圖案106中形成一暴露該電連接構件之開口部106a。
隨後，實施相似於依據第四具體例之圖4G至4M中所述之步驟。結果，可製造圖3所述之半導體裝置100B。然而，在第七具體例之情況中，形成一由一模樹脂所製成之絕緣層111以取代該由一防焊層所製成之絕緣層108。
第七具體例之製造方法的特徵在於：在該電極墊110上另外形成該導電柱112。因此，第七具體例具有下面優點：在該半導體裝置連接至一做為一連接目標之基板(例如：一母板)的情況中，可釋放被施加至該導電圖案106(亦即，該半導體晶片101)及該外部連接端109之應力。
(第八具體例)
例如以下面方式可修改依據第四具體例之半導體裝置之製造方法。附帶地，在下面第八具體例之敘述中沒有特別描述之製程係相似於第四具體例之相關製程。在依據第八具體例之製造方法的情況中，首先，實施在圖4A至4C中所述之依據第四具體例的步驟。
接下來，在圖8A所述之步驟中，將一由一支撐層120所支撐之導電層106A(亦即，在該導電層106A上堆疊該支撐層120)附著至一絕緣層105。
然後，在圖8B所述之步驟中，相似於圖4E所述之步驟，在加熱一絕緣層105之狀態中，從該支撐層120之上表面加壓該支撐層120。因而，硬化該熱固性絕緣層105。因此，有利地將該導電層106A之下表面緊密地附著至該絕緣層105。結果，對在該絕緣層105與該導電層106A間之黏著是有利的。隨後，移除該支撐層120。結果，使該半導體裝置處於圖8B所述之狀態。
接著，實施相似於依據第四具體例之圖4G至4M所述的步驟。結果，可製造圖1所述之半導體裝置100。
依據第八具體例，在該導電層106A由該支撐層120所支撐之狀態(亦即，在該導電層106A上堆疊該支撐層120)中將該導電層106A附著至該絕緣層105。結果，甚至在該導電層106A較薄的情況中，可防止該導電層106毀損。於是，可穩定地將該導電層106A附著至該絕緣層105。
雖然在前面敘述中描述本發明之較佳具體例，但是本發明並非侷限於此等特定具體例。可以在申請專利範圍中所述之本發明的主旨範圍內實施各種修改及變更。
依據本發明，可提供一種以低成本製造之高可靠半導體裝置及其製造方法。
100．．．半導體裝置
100A．．．半導體裝置
100B．．．半導體裝置
101．．．半導體晶片
101a．．．區域
101A．．．基板
101b．．．裝置形成表面
102．．．保護層
103．．．電極墊
104．．．電連接構件
105．．．絕緣層
106．．．導電圖案
106a．．．開口部
106A．．．導電層
107．．．導電膠
107A．．．膠圖案
108．．．絕緣層
108A．．．開口部
109．．．外部連接端
110．．．電極墊
110A．．．導電層
111．．．絕緣層
112．．．導電柱
112A．．．導電層
120．．．支撐層
M1．．．金屬罩幕
M2．．．光罩
m3．．．光敏光阻層
M3．．．罩幕圖案
M4．．．光罩
Ma．．．開口部
Mb．．．開口部
Mc．．．開口部
圖1係描述依據第一具體例之一半導體裝置的圖式。
圖2係描述依據第二具體例之一半導體裝置的圖式。
圖3係描述依據第三具體例之一半導體裝置的圖式。
圖4A係描述圖1所示之半導體裝置的製造方法之圖式(#1)。
圖4B係描述圖1所示之半導體裝置的製造方法之圖式(#2)。
圖4C係描述圖1所示之半導體裝置的製造方法之圖式(#3)。
圖4D係描述圖1所示之半導體裝置的製造方法之圖式(#4)。
圖4E係描述圖1所示之半導體裝置的製造方法之圖式(#5)。
圖4F係描述圖1所示之半導體裝置的製造方法之圖式(#6)。
圖4G係描述圖1所示之半導體裝置的製造方法之圖式(#7)。
圖4H係描述圖1所示之半導體裝置的製造方法之圖式(#8)。
圖4I係描述圖1所示之半導體裝置的製造方法之圖式(#9)。
圖4J係描述圖1所示之半導體裝置的製造方法之圖式(#10)。
圖4K係描述圖1所示之半導體裝置的製造方法之圖式(#11)。
圖4L係描述圖1所示之半導體裝置的製造方法之圖式(#12)。
圖4M係描述圖1所示之半導體裝置的製造方法之圖式(#13)。
圖5A係描述圖1所示之半導體裝置的製造方法之一修改的圖式(#1)。
圖5B係描述圖1所示之半導體裝置的製造方法之修改的圖式(#2)。
圖5C係描述圖1所示之半導體裝置的製造方法之修改之圖式(#3)。
圖5D係描述圖1所示之半導體裝置的製造方法之修改之圖式(#4)。
圖5E係描述圖1所示之半導體裝置的製造方法之修改之圖式(#5)。
圖5F係描述圖1所示之半導體裝置的製造方法之修改之圖式(#6)。
圖6A係描述圖2所示之半導體裝置的製造方法之圖式(#1)。
圖6B係描述圖2所示之半導體裝置的製造方法之圖式(#2)。
圖6C係描述圖2所示之半導體裝置的製造方法之圖式(#3)。
圖6D係描述圖2所示之半導體裝置的製造方法之圖式(#4)。
圖7A係描述圖3所示之半導體裝置的製造方法之圖式(#1)。
圖7B係描述圖3所示之半導體裝置的製造方法之圖式(#2)。
圖7C係描述圖3所示之半導體裝置的製造方法之圖式(#3)。
圖7D係描述圖3所示之半導體裝置的製造方法之圖式(#4)。
圖8A係描述圖1所示之半導體裝置的製造方法之一額外修改的圖式(#1)。
圖8B係描述圖1所示之半導體裝置的製造方法之額外修改的圖式(#2)。
100．．．半導體裝置
101．．．半導體晶片
102．．．保護層
103．．．電極墊
104．．．電連接構件
105．．．絕緣層
106．．．導電圖案
106a．．．開口部
107．．．導電膠
108．．．絕緣層
109．．．外部連接端

Claims (10)

  1. 一種半導體裝置之製造方法，包括：第一步驟，形成一電連接構件於一電極墊上，該電極墊係形成於一對應於在一基板上之一半導體晶片的區域中；第二步驟，形成一絕緣層及一第一導電層於該基板上；第三步驟，藉由實施該第一導電層之圖案蝕刻，形成一電性導電圖案及用以暴露該電連接構件之開口部；第四步驟，以一電性導電膠電性連接該導電圖案至該電連接構件，及在該絕緣層、該導電圖案與該電性導電膠上方形成一第二絕緣層；以及第五步驟，切割該基板成為個別片。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，在該第一步驟中，該電連接構件係以一接合線形成。
  3. 如申請專利範圍第1項之半導體裝置之製造方法，其中，在該第二步驟中，在該第一導電層上形成一第二導電層，以及在該第三步驟中，藉由實施圖案蝕刻以使該第一導電層及該第二導電層成為不同形狀。
  4. 如申請專利範圍第3項之半導體裝置之製造方法，其中，在該第三步驟中，藉由實施該第二導電層之圖案蝕刻以形成一用以構成一外部連接端之電極墊。
  5. 如申請專利範圍第4項之半導體裝置之製造方法，其中，在該第二步驟中，在該第二導電層上形成一第三導電層，以及 在該第三步驟中，藉由實施該第三導電層之圖案蝕刻以形成一用以構成一外部連接端之電性導電柱。
  6. 如申請專利範圍第1項之半導體裝置之製造方法，其中，該第四步驟包括：形成一包括一光敏導電膠之層的次步驟，以及藉由一微影法實施該包括該光敏導電膠之層的圖案化之次步驟。
  7. 如申請專利範圍第1項之半導體裝置之製造方法，其中，該第四步驟包括：形成一藉由一微影法所圖案化之罩幕圖案的次步驟，以及使用該罩幕圖案做為一罩幕以形成該導電膠之次步驟。
  8. 一種半導體裝置，包括：一半導體晶片，在該半導體晶片上形成有一電極墊；一電連接構件，形成於該電極墊上；一絕緣層，形成於該半導體晶片上；以及一電性導電圖案，形成在絕緣層上，其中，在該導電圖案中形成一對應於該電連接構件之開口部，且從在該導電圖案中所形成之該開口部暴露該電連接構件；其中，該導電圖案係藉由一在該開口部中所嵌入之電性導電膠而電性連接至該電連接構件；以及其中，該半導體裝置更包括一在該電性導電膠上方所形成之第二絕緣層，與一在該第二絕緣層中所形成之開口部 及在其中設置一外部連接端。
  9. 如申請專利範圍第8項之半導體裝置，其中該電連接構件係以一接合線形成。
  10. 如申請專利範圍第8項之半導體裝置，其中在該導電圖案上形成一電極墊或一電性導電柱，以便在形成一外部連接端於其上。
TW096144490A 2006-11-24 2007-11-23 半導體裝置及其製造方法 TWI420610B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006317477A JP5080067B2 (ja) 2006-11-24 2006-11-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200826210A TW200826210A (en) 2008-06-16
TWI420610B true TWI420610B (zh) 2013-12-21

Family

ID=39284274

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096144490A TWI420610B (zh) 2006-11-24 2007-11-23 半導體裝置及其製造方法

Country Status (6)

Country Link
US (1) US7763977B2 (zh)
EP (1) EP1926144B1 (zh)
JP (1) JP5080067B2 (zh)
KR (1) KR20080047280A (zh)
CN (1) CN101188204B (zh)
TW (1) TWI420610B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335536B2 (en) 2005-09-01 2008-02-26 Texas Instruments Incorporated Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
TW200717743A (en) * 2005-10-03 2007-05-01 Rohm Co Ltd Semiconductor device
JP5337404B2 (ja) * 2008-05-21 2013-11-06 ローム株式会社 半導体装置および半導体装置の製造方法
JP2011035143A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020022301A1 (en) * 1999-07-12 2002-02-21 Kwon Yong Hwan Method for manufacturing a semiconductor package
EP1255295A1 (en) * 2000-01-12 2002-11-06 Toyo Kohan Co., Ltd. Semiconductor device, metal laminated plate for fabricating circuit on semiconductor, and method of fabricating circuit
EP1335422A2 (en) * 1995-03-24 2003-08-13 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
JP2004111382A (ja) * 2002-08-26 2004-04-08 Nec Corp 感光性導電ペースト及びプラズマディスプレイパネル用電極の形成方法
US20060170096A1 (en) * 2005-02-02 2006-08-03 Yang Jun Y Chip scale package and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04116831A (ja) 1990-09-06 1992-04-17 Seiko Instr Inc 半導体装置の製造方法
JPH06151438A (ja) * 1992-11-12 1994-05-31 Tanaka Kikinzoku Kogyo Kk 感光性導電ペーストによるバンプ形成方法
JP3313547B2 (ja) 1995-08-30 2002-08-12 沖電気工業株式会社 チップサイズパッケージの製造方法
JP3132485B2 (ja) * 1998-09-28 2001-02-05 日本電気株式会社 半導体装置およびその製造方法
JP2002050716A (ja) 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
JP4626063B2 (ja) * 2001-02-05 2011-02-02 ソニー株式会社 半導体装置の製造方法
KR100412133B1 (ko) * 2001-06-12 2003-12-31 주식회사 하이닉스반도체 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법
JP3804543B2 (ja) 2002-02-08 2006-08-02 松下電器産業株式会社 燃料電池システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1335422A2 (en) * 1995-03-24 2003-08-13 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
US20020022301A1 (en) * 1999-07-12 2002-02-21 Kwon Yong Hwan Method for manufacturing a semiconductor package
EP1255295A1 (en) * 2000-01-12 2002-11-06 Toyo Kohan Co., Ltd. Semiconductor device, metal laminated plate for fabricating circuit on semiconductor, and method of fabricating circuit
JP2004111382A (ja) * 2002-08-26 2004-04-08 Nec Corp 感光性導電ペースト及びプラズマディスプレイパネル用電極の形成方法
US20060170096A1 (en) * 2005-02-02 2006-08-03 Yang Jun Y Chip scale package and method for manufacturing the same

Also Published As

Publication number Publication date
EP1926144A3 (en) 2009-10-07
CN101188204B (zh) 2011-09-28
KR20080047280A (ko) 2008-05-28
EP1926144B1 (en) 2011-06-22
US7763977B2 (en) 2010-07-27
JP2008130993A (ja) 2008-06-05
US20080128917A1 (en) 2008-06-05
EP1926144A2 (en) 2008-05-28
CN101188204A (zh) 2008-05-28
TW200826210A (en) 2008-06-16
JP5080067B2 (ja) 2012-11-21

Similar Documents

Publication Publication Date Title
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
TWI582937B (zh) 封裝結構
US9564364B2 (en) Semiconductor device, semiconductor package, method for manufacturing semiconductor device, and method for manufacturing semiconductor package
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP2002261190A (ja) 半導体装置、その製造方法及び電子機器
JP2004349361A (ja) 半導体装置およびその製造方法
JP2005322858A (ja) 半導体装置の製造方法
US8211754B2 (en) Semiconductor device and manufacturing method thereof
JP2011096903A (ja) 半導体素子実装配線基板の製造方法
TW200834769A (en) Semiconductor device and method of manufacturing semiconductor device
JP2006310530A (ja) 回路装置およびその製造方法
EP1906445A2 (en) Manufacturing method of semiconductor device
KR20210117186A (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
JP5877673B2 (ja) 配線基板及びその製造方法、半導体パッケージ
TWI420610B (zh) 半導體裝置及其製造方法
TW201208510A (en) Circuit board with anchored underfill
JP4420965B1 (ja) 半導体装置内蔵基板の製造方法
JP6319013B2 (ja) 電子装置及び電子装置の製造方法
JP5466096B2 (ja) 半導体装置及びその製造方法
JP2011114304A (ja) 半導体装置内蔵基板及びその製造方法
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
JP2007123578A (ja) 半導体装置及びその製造方法
JP2002076166A (ja) 樹脂封止型半導体装置及びその製造方法
JP5776174B2 (ja) 電子部品内蔵基板の製造方法
JP2010278070A (ja) 半導体装置、並びに電子装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees