JP2004349361A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004349361A JP2004349361A JP2003142830A JP2003142830A JP2004349361A JP 2004349361 A JP2004349361 A JP 2004349361A JP 2003142830 A JP2003142830 A JP 2003142830A JP 2003142830 A JP2003142830 A JP 2003142830A JP 2004349361 A JP2004349361 A JP 2004349361A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- rewiring
- semiconductor device
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
- B01F23/00—Mixing according to the phases to be mixed, e.g. dispersing or emulsifying
- B01F23/20—Mixing gases with liquids
- B01F23/23—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids
- B01F23/231—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids by bubbling
- B01F23/23105—Arrangement or manipulation of the gas bubbling devices
- B01F23/2312—Diffusers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
- B01F23/00—Mixing according to the phases to be mixed, e.g. dispersing or emulsifying
- B01F23/20—Mixing gases with liquids
- B01F23/23—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids
- B01F23/237—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids characterised by the physical or chemical properties of gases or vapours introduced in the liquid media
- B01F23/2376—Mixing gases with liquids by introducing gases into liquid media, e.g. for producing aerated liquids characterised by the physical or chemical properties of gases or vapours introduced in the liquid media characterised by the gas being introduced
- B01F23/23761—Aerating, i.e. introducing oxygen containing gas in liquids
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F1/00—Treatment of water, waste water, or sewage
- C02F1/72—Treatment of water, waste water, or sewage by oxidation
- C02F1/74—Treatment of water, waste water, or sewage by oxidation with air
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F3/00—Biological treatment of water, waste water, or sewage
- C02F3/02—Aerobic processes
- C02F3/12—Activated sludge processes
- C02F3/20—Activated sludge processes using diffusers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2401—Structure
- H01L2224/2402—Laminated, e.g. MCM-L type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Hydrology & Water Resources (AREA)
- Environmental & Geological Engineering (AREA)
- Water Supply & Treatment (AREA)
- Manufacturing & Machinery (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Biodiversity & Conservation Biology (AREA)
- Microbiology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】ベース板1の上面中央部にはCSPと呼ばれる半導体構成体2が接着層3を介して接着されている。ベース板1の上面には樹脂からなる矩形枠状の絶縁層14がその上面が半導体構成体2の上面とほぼ面一となるように設けられている。半導体構成体2および絶縁層14の上面にはプリプレグ材からなる絶縁膜15がその上面を平坦とされて設けられている。絶縁膜15の上面の所定の箇所には、金属板をパターニングしてなる上層再配線16が設けられている。この場合、上層再配線16の下面に一体的に形成された裁頭円錐形状の突起電極17は、絶縁膜15に食い込まされて柱状電極12の上面中央部に接続されている。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
従来の半導体装置には、CSP(chip size package)と呼ばれるものがある。このCSPは、複数の外部接続用の接続パッドが形成された半導体基板の上面に絶縁膜が設けられ、絶縁膜の各接続パッドに対応する部分に開口部が設けられ、開口部を介して露出された接続パッドの上面から絶縁膜の上面の所定の箇所にかけて再配線が設けられたものである(例えば、特許文献1参照)この場合、開口部を介して露出された接続パッドの上面を含む絶縁膜の上面全体に下地金属層を形成し、下地金属層をメッキ電流路とした銅の電解メッキにより、下地金属層の上面の所定の箇所に再配線を形成し、再配線をマスクとして下地金属層の不要な部分をエッチングして除去して、再配線下にのみ下地金属層を残存させている。
【0003】
【特許文献1】
特開2000−195890号公報(図8〜図10)
【0004】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、絶縁膜の各接続パッドに対応する部分に開口部を形成し、メッキ電流路としての下地金属層をスパッタ法や無電解メッキ法により形成して再配線を電解メッキにより形成する方法であるため、工程数が多く、生産性が低いものであった。
【0005】
そこで、この発明は、工程数を低減して生産性を向上することができる半導体装置およびその製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
請求項1に記載の発明は、半導体基板上に設けられた複数の外部接続用電極を有する少なくとも1つの半導体構成体と、前記半導体構成体を覆う絶縁膜と、突起電極を有し、前記絶縁膜上に形成された再配線とを具備してなり、前記再配線の突起電極が前記外部接続用電極に対応する前記絶縁層の部分に食い込んで前記外部接続用電極に接続されていることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記半導体構成体を複数個備えていることを特徴とするものである。
請求項3に記載の発明は、請求項1に記載の発明において、前記半導体構成体は、接続パッドと、該接続パッドに接続された柱状の外部接続用電極と、該外部接続用電極の周囲に設けられた封止膜とを含むことを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記半導体構成体は、前記接続パッドと前記外部接続用電極とを接続する再配線を含むことを特徴とするものである。
請求項5に記載の発明は、請求項1に記載の発明において、前記絶縁膜はシートであることを特徴とするものである。
請求項6に記載の発明は、請求項5に記載の発明において、前記絶縁膜の上面は平坦であることを特徴とするものである。
請求項7に記載の発明は、請求項1に記載の発明において、前記突起電極は、前記再配線に一体的に形成された突起電極からなることを特徴とするものである。
請求項8に記載の発明は、請求項1に記載の発明において、前記突起電極は、前記再配線に固着された金属ペーストによって形成された突起電極からなることを特徴とするものである。
請求項9に記載の発明は、請求項1に記載の発明において、前記突起電極は裁頭円錐形状であることを特徴とするものである。
請求項10に記載の発明は、請求項1に記載の発明において、前記再配線は接続パッド部を有し、前記接続パッド部を除く部分を覆う上層絶縁膜を有することを特徴とするものである。
請求項11に記載の発明は、請求項1に記載の発明において、前記絶縁膜および前記再配線上に1層以上の上層の絶縁膜と、前記各上層の絶縁膜上に形成され下層の再配線の接続パッド部に接続された上層の再配線を有することを特徴とするものである。
請求項12に記載の発明は、請求項11に記載の発明において、前記最上層の再配線の接続パッド部を除く部分を覆う上層の絶縁膜を有することを特徴とするものである。
請求項13に記載の発明は、請求項11に記載の発明において、前記上層の再配線の少なくとも一部は突起電極を有し、該突起電極が前記下層の絶縁膜に食い込んで前記下層の再配線の接続パッド部に接続されていることを特徴とするものである。
請求項14に記載の発明は、請求項11に記載の発明において、前記最上層の再配線の接続パッド部上に半田ボールが設けられていることを特徴とするものである。
請求項15に記載の発明は、請求項1に記載の発明において、前記半導体構成体の周側面に絶縁層が設けられていることを特徴とするものである。
請求項16に記載の発明は、請求項15に記載の発明において、前記半導体構成体および前記絶縁層の下面にベース板が設けられていることを特徴とするものである。
請求項17に記載の発明は、複数の外部接続用電極を有する半導体構成体の上面を絶縁膜で覆う工程と、前記絶縁層上に前記各外部接続用電極に対応する突起電極を有する金属板を配置する工程と、前記金属板の各突起電極を前記絶縁膜に食い込ませて前記各外部接続用電極に接続する工程と、前記金属板をパターニングして再配線を形成する工程とを有することを特徴とするものである。
請求項18に記載の発明は、請求項17に記載の発明において、前記半導体構成体は、接続パッドと、該接続パッドに接続された柱状の外部接続用電極と、該外部接続用電極の周囲に設けられた封止膜とを含むことを特徴とするものである。
請求項19に記載の発明は、請求項18に記載の発明において、前記半導体構成体は、前記接続パッドと前記外部接続用電極とを接続する再配線を含むことを特徴とするものである。
請求項20に記載の発明は、請求項17に記載の発明において、前記絶縁膜はシートであることを特徴とするものである。
請求項21に記載の発明は、請求項20に記載の発明において、前記絶縁膜の上面は平坦であることを特徴とするものである。
請求項22に記載の発明は、請求項17に記載の発明において、前記金属板の突起電極を前記絶縁膜に食い込ませる工程は前記絶縁膜が半硬化の状態で行ない、この後、加熱により、前記絶縁膜を本硬化させるとともに、前記金属板を前記絶縁膜上に固着することを特徴とするものである。
請求項23に記載の発明は、請求項17に記載の発明において、前記金属板よりも厚めの金属板の下面をハーフウェットエッチングすることにより、前記突起電極を前記金属板下に一体的に且つ裁頭円錐形状に形成することを特徴とするものである。
請求項24に記載の発明は、請求項17に記載の発明において、前記突起電極を、前記金属板下に金属ペーストを印刷して裁頭円錐形状に形成することを特徴とするものである。
請求項25に記載の発明は、請求項17に記載の発明において、前記半導体構成体の上面を前記絶縁膜で覆う工程の前に、ベース板上に、各々が半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、前記各半導体構成体の周側面に絶縁層を形成する工程とを有し、この後、前記半導体構成体および前記絶縁層の上面を前記絶縁膜で覆うことを特徴とするものである。
請求項26に記載の発明は、請求項25に記載の発明において、前記金属板をパターニングして前記再配線を形成する工程の後、前記半導体構成体間における前記絶縁膜および前記絶縁層を切断して少なくとも前記半導体構成体が1つ含まれる半導体装置に分離することをことを特徴とするものである。
請求項27に記載の発明は、請求項26に記載の発明において、前記切断は、前記半導体構成体が複数個含まれるように切断することを特徴とするものである。
請求項28に記載の発明は、請求項26に記載の発明において、前記切断工程で前記絶縁膜および前記絶縁層を切断するとともに前記ベース板を切断し、前記半導体装置として前記ベース板を備えたものを得ることを特徴とするものである。
請求項29に記載の発明は、請求項17に記載の発明において、前記金属板をパターニングして再配線を形成する工程の後、前記絶縁膜および前記再配線上に1層以上の上層の絶縁膜と、前記上層の絶縁膜上に形成され下層の再配線の接続パッド部に接続された上層の再配線を形成する工程を有することを特徴とするものである。
請求項30に記載の発明は、請求項29に記載の発明において、前記最上層の再配線の接続パッド部を除く部分を覆う上層の絶縁膜を形成する工程を有することを特徴とするものである。
請求項31に記載の発明は、請求項29に記載の発明において、前記上層の再配線の少なくとも一部は突起電極を有し、該突起電極を前記下層の絶縁膜に食い込ませて前記下層の再配線の接続パッド部に接続する工程を有することを特徴とするものである。
請求項32に記載の発明は、請求項29に記載の発明において、前記最上層の再配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とするものである。
そして、この発明によれば、金属板に形成された突起電極を絶縁膜に食い込ませて外部接続用電極に接続し、この後、金属板をパターニングして再配線を形成しているので、工程数が低減し、生産性を向上することができる。
【0007】
【発明の実施の形態】
図1はこの発明の一実施形態としての半導体装置の断面図を示したものである。この半導体装置は、シリコン、ガラス、セラミックス、樹脂、金属等からなる平面矩形形状のベース板1を備えている。
【0008】
ベース板1の上面中央部には、ベース板1のサイズよりもある程度小さいサイズの平面矩形形状の半導体構成体2の下面がダイボンド材からなる接着層3を介して接着されている。この場合、半導体構成体2は、後述する再配線、柱状電極、封止膜を有しており、一般的にはCSPと呼ばれるものであり、特に、後述の如く、シリコンウエハ上に再配線、柱状電極、封止膜を形成した後、ダイシングにより個々の半導体構成体2を得る方法を採用しているため、特に、ウエハレベルCSP(W−CSP)とも言われている。以下に、半導体構成体2の構成について説明する。
【0009】
半導体構成体2はシリコン基板(半導体基板)4を備えている。シリコン基板4は接着層3を介してベース板1に接着されている。シリコン基板4の上面中央部には集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド5が集積回路に接続されて設けられている。接続パッド5の中央部を除くシリコン基板4の上面には酸化シリコン等からなる絶縁膜6が設けられ、接続パッド5の中央部は絶縁膜6に設けられた開口部7を介して露出されている。
【0010】
絶縁膜6の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜(絶縁膜)8が設けられている。この場合、絶縁膜6の開口部7に対応する部分における保護膜8には開口部9が設けられている。両開口部7、9を介して露出された接続パッド5の上面から保護膜8の上面の所定の箇所にかけて下地金属層10が設けられている。下地金属層10の上面全体には銅からなる再配線11が設けられている。
【0011】
再配線11の接続パッド部上面には銅からなる柱状電極(外部接続用電極)12が設けられている。再配線11を含む保護膜8の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜(絶縁膜)13がその上面が柱状電極12の上面と面一となるように設けられている。このように、W−CSPと呼ばれる半導体構成体2は、シリコン基板4、接続パッド5、絶縁膜6を含み、さらに、保護膜8、再配線11、柱状電極12、封止膜13を含んで構成されている。
【0012】
半導体構成体2の周囲におけるベース板1の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる矩形枠状の絶縁層14がその上面が半導体構成体2の上面とほぼ面一となるように設けられている。半導体構成体2および絶縁層14の上面には絶縁膜15がその上面を平坦とされて設けられている。絶縁膜15は、例えば、プリプレグ材と言われるもので、ガラス繊維にエポキシ系樹脂を含浸させたものである。
【0013】
絶縁膜15の上面の所定の箇所には、銅からなる金属板をパターニングしてなる上層再配線16が設けられている。この場合、上層再配線16の下面において柱状電極12の上面中央部に対応する部分には裁頭円錐形状の突起電極17が一体的に形成されている。突起電極17は絶縁膜15に食い込まされて柱状電極12の上面中央部に接続されている。
【0014】
上層再配線16を含む絶縁膜15の上面にはソルダーレジスト等からなる上層絶縁膜18が設けられている。上層再配線16の接続パッド部に対応する部分における上層絶縁膜18には開口部19が設けられている。開口部19内およびその上方には半田ボール20が上層再配線16の接続パッド部に接続されて設けられている。複数の半田ボール20は、上層絶縁膜18上にマトリクス状に配置されている。
【0015】
ところで、ベース板1のサイズを半導体構成体2のサイズよりもある程度大きくしているのは、シリコン基板4上の接続パッド5の数の増加に応じて、半田ボール20の配置領域を半導体構成体2のサイズよりもある程度大きくし、これにより、上層再配線16の接続パッド部(上層絶縁膜18の開口部19内の部分)のサイズおよびピッチを柱状電極12のサイズおよびピッチよりも大きくするためである。
【0016】
このため、マトリクス状に配置された上層再配線16の接続パッド部は、半導体構成体2に対応する領域のみでなく、半導体構成体2の周側面の外側に設けられた絶縁層14に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール20のうち、少なくとも最外周の半田ボール20は半導体構成体2よりも外側に位置する周囲に配置されている。
【0017】
このように、この半導体装置では、シリコン基板4上に、接続パッド5、絶縁膜6を有するのみでなく、保護膜8、再配線11、柱状電極12、封止膜13等をも形成した半導体構成体2の周囲およびそれらの上面に絶縁層14および絶縁膜15を設け、絶縁膜15の上面に、該絶縁膜15に形成された開口部16を介して柱状電極12に接続される、金属板をパターニングしてなる上層再配線16を設ける構成を特徴としている。
【0018】
この場合、絶縁膜15の上面が平坦であることにより、後述する如く、以降の工程で形成する上層再配線16や半田ボール20の上面の高さ位置を均一にし、ボンディング時の信頼性を向上することができる。また、後述する如く、金属板をパターニングして形成する上層再配線16の厚さを均一にすることができる上、上層再配線16に段差が生じないようにすることができる。
【0019】
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体2の製造方法の一例について説明する。この場合、まず、図2に示すように、ウエハ状態のシリコン基板(半導体基板)4上にアルミニウム系金属等からなる接続パッド5、酸化シリコン等からなる絶縁膜6およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜8が設けられ、接続パッド5の中央部が絶縁膜6および保護膜8に形成された開口部7、9を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板4には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド5は、それぞれ、対応する領域に形成された集積回路に電気的に接続されているものである。
【0020】
次に、図3に示すように、両開口部7、9を介して露出された接続パッド5の上面を含む保護膜8の上面全体に下地金属層10を形成する。この場合、下地金属層10は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
【0021】
次に、下地金属層10の上面にメッキレジスト膜21をパターン形成する。この場合、再配線11形成領域に対応する部分におけるメッキレジスト膜21には開口部22が形成されている。次に、下地金属層10をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜21の開口部22内の下地金属層10の上面に再配線11を形成する。次に、メッキレジスト膜21を剥離する。
【0022】
次に、図4に示すように、再配線11を含む下地金属層10の上面にメッキレジスト膜23をパターン形成する。この場合、柱状電極12形成領域に対応する部分におけるメッキレジスト膜23には開口部24が形成されている。次に、下地金属層10をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜23の開口部24内の再配線11の接続パッド部上面に柱状電極12を形成する。
【0023】
次に、メッキレジスト膜23を剥離し、次いで、柱状電極12および再配線11をマスクとして下地金属層10の不要な部分をエッチングして除去すると、図5に示すように、再配線11下にのみ下地金属層10が残存される。
【0024】
次に、図6に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極12および再配線11を含む保護膜8の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜13をその厚さが柱状電極12の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極12の上面は封止膜13によって覆われている。
【0025】
次に、封止膜13および柱状電極12の上面側を適宜に研磨し、図7に示すように、柱状電極12の上面を露出させ、且つ、この露出された柱状電極12の上面を含む封止膜13の上面を平坦化する。ここで、柱状電極12の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極12の高さにばらつきがあるため、このばらつきを解消して、柱状電極12の高さを均一にするためである。
【0026】
次に、図8に示すように、シリコン基板4の下面全体に接着層3を接着する。接着層3は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板4に固着する。次に、シリコン基板4に固着された接着層3をダイシングテープ(図示せず)に貼り付け、図9に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図1に示すように、シリコン基板4の下面に接着層3を有する半導体構成体2が複数個得られる。
【0027】
このようにして得られた半導体構成体2では、シリコン基板4の下面に接着層3を有するため、ダイシング工程後に各半導体構成体2のシリコン基板4の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体2のシリコン基板4の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
【0028】
次に、このようにして得られた半導体構成体2を用いて、図1に示す半導体装置を製造する場合の一例について説明する。まず、図10に示すように、図1に示すベース板1を複数枚採取することができる大きさで、限定する意味ではないが、平面形状が矩形形状のベース板1を用意する。次に、ベース板1の上面の所定の複数箇所にそれぞれ半導体構成体2のシリコン基板4の下面に接着された接着層3を接着する。ここでの接着は、加熱加圧により、接着層3を本硬化させる。
【0029】
次に、図11に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、半導体構成体2を含むベース板1の上面全体にエポキシ系樹脂やポリイミド樹脂等からなる絶縁層14をその厚さが半導体構成体2の高さよりも厚くなるように形成する。したがって、この状態では、半導体構成体2の上面は絶縁層14によって覆われている。
【0030】
次に、少なくとも絶縁層14の上面側を適宜に研磨することにより、図12に示すように、柱状電極12の上面を露出させ、且つ、この露出された柱状電極12の上面を含む封止膜13の上面(つまり半導体構成体2の上面)および絶縁層14の上面を平坦化する。
【0031】
次に、図13に示すように、半導体構成体2および絶縁層14の上面にシート状の絶縁材料15aを載置する。この場合、絶縁材料15aは、例えば、プリプレグ材と言われるもので、ガラス繊維にエポキシ系樹脂を含浸させ、エポキシ系樹脂を半硬化状態としたものである。なお、絶縁材料15aは、平坦性を得るために、シート状であることが好ましいが、必ずしもプリプレグ材に限られるものではなく、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂のみからなるものであってもよい。
【0032】
次に、絶縁材料15aの上面に、金属板16aの下面の所定の箇所に裁頭円錐形状の突起電極17が形成されたものを位置合わせして載置する。すなわち、突起電極17の先端部を柱状電極12の上面中央部上における絶縁材料15aの上面に載置する。なお、突起電極17を有する金属板16aの形成方法については後で説明する。
【0033】
次に、図14に示すように、加熱加圧により、裁頭円錐形状の突起電極17を絶縁材料15aに食い込ませて柱状電極12の上面中央部に当接させ、且つ、絶縁材料15a中のエポキシ系樹脂を本硬化させる。すると、半導体構成体2の上面を含む絶縁層14の上面に絶縁膜15が形成されるとともに、この絶縁膜15の上面に金属板16aが固着される。
【0034】
次に、金属板16aをフォトリソグラフィ法によりパターニングすると、図15に示すように、絶縁膜15の上面の所定の箇所に上層再配線16が形成される。この状態では、上層再配線16は、絶縁膜15に食い込んだ突起電極17を介して柱状電極12の上面中央部に接続されている。
【0035】
次に、図16に示すように、スクリーン印刷法やスピンコーティング法等により、上層再配線16を含む絶縁膜15の上面全体にソルダーレジストからなる上層絶縁膜18を形成する。この場合、上層再配線16の接続パッド部に対応する部分における上層絶縁膜18には開口部19が形成されている。次に、開口部19内およびその上方に半田ボール20を上層再配線16の接続パッド部に接続させて形成する。
【0036】
次に、図17に示すように、互いに隣接する半導体構成体2間において、上層絶縁膜18、絶縁膜15、絶縁層14およびベース板1を切断すると、図1に示す半導体装置が複数個得られる。
【0037】
以上のように、上記製造方法では、金属板16aに形成された突起電極17を絶縁膜15に食い込ませて半導体構成体2の柱状電極12に接続し、この後、金属板16aをパターニングして上層再配線16を形成しているので、絶縁膜15に層間接続用の開口部を形成する必要がなく、また、電解メッキではないので、下地金属層を成膜したりその不要部分を除去したりする必要もなく、したがって工程数が低減し、生産性を向上することができる。
【0038】
また、絶縁膜15の上面が平坦であることにより、以降の工程で形成する上層再配線16や半田ボール20の上面の高さ位置を均一にし、ボンディング時の信頼性を向上することができる。また、金属板をパターニングして形成する上層再配線16の厚さを均一にすることができる上、上層再配線16に段差が生じないようにすることができる。
【0039】
さらに、ベース板1上に複数の半導体構成体2を接着層3を介して配置し、複数の半導体構成体2に対して絶縁沿う14、絶縁膜15、上層再配線16、上層絶縁膜18および半田ボール20の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図12に示す製造工程以降では、ベース板1と共に複数の半導体構成体2を搬送することができるので、これによっても製造工程を簡略化することができる。
【0040】
ここで、突起電極17を有する金属板16aの形成方法について説明する。この場合、まず、図18に示すように、一定の厚さの金属板16bの上面全体に上面レジスト膜31を形成するとともに、下面の所定の箇所(つまり突起電極17形成領域)に平面円形状の下面レジスト膜32を形成する。次に、図19に示すように、ハーフウェットエッチングを行なうと、エッチングが等方的に進行することにより、下面レジスト膜32が存在しない領域に厚さが薄くなった金属板16aが形成され、且つ、この厚さが薄くなった金属板16aの下面において下面レジスト膜42が存在する領域に裁頭円錐形状の突起電極17が形成される。次に、両レジスト膜41、42を除去すると、図20に示すように、突起電極17を有する金属板16aが得られる。
【0041】
次に、突起電極17を有する金属板16aの寸法の一例について説明する。当初の金属板16bの厚さを100μm程度とし、突起電極17の高さを80μm程度とすると、突起電極17を有する金属板16aの厚さは20μm程度となる。また、突起電極17の根元の径を50μm程度とし、頭部の径を20μm程度とする。
【0042】
このようにした場合には、図13に示す絶縁材料15aとして、FR−4のガラス繊維にエポキシ系樹脂を含浸させたプリプレグ材を用いるとともに、その厚さを突起電極17の高さに対応して80μm程度とすると、加熱温度95〜115℃の範囲において、この絶縁材料15aに突起電極17を良好に食い込ませることができる。
【0043】
突起電極17の他の形成方法としては、金属板の一面の所定の箇所に印刷された銀ペーストなどからなる導電ペーストを硬化させて、突起電極を形成するようにしてもよい。この場合、一例として、金属板の厚さを20μm程度とし、硬化銀ペーストからなる突起電極の高さを80μm程度とし、根元の径を400μm程度とし、頭部の径を200μm程度とする。
【0044】
なお、各部材の厚さは上記に限定されるものではなく、金属板16aの厚さは50〜200μm、絶縁材料15aの厚さは20〜150μmとすることが可能である。この場合、金属板16aに形成する突起電極17の高さは絶縁材料15aの厚さと同一かそれよりも少し高い、典型的には、20μm程度以下高い寸法とすればよい。また、金属板16aは、銅の単層からなるものに限らず、例えば、ニッケル等のベース板と銅等の突起電極形成板とからなる二層積層構造のものでもよい。
【0045】
また、上記実施形態においては、半田ボール20を、半導体構成体2上およびその周囲の絶縁層14上の全面に対応してマトリクス状に配列されるよう設けているが、半田ボール20を半導体構成体2の周囲の絶縁層14上に対応する領域上にのみ設けるようにしてもよい。その場合、半田ボール20を半導体構成体2の全周囲ではなく、半導体構成体2の4辺の中、1〜3辺の側方のみに設けてもよい。また、このような場合には、絶縁層14を矩形枠状のものとする必要はなく、半田ボール20を設ける辺の側方のみに配置されるようにしてもよい。
【0046】
(変形例)
上記実施形態では、例えば、図1に示すように、絶縁膜15上に上層再配線16および上層絶縁膜18をそれぞれ1層ずつ形成した場合について説明したが、これに限らず、それぞれ2層ずつ以上としてもよく、例えば、図21に示す変形例のように、それぞれ2層ずつとしてもよい。
【0047】
すなわち、半導体構成体2および絶縁層14の上面にはプリプレグ材等からなる第1の上層絶縁膜41が設けられている。第1の上層絶縁膜41の上面には第1の上層再配線42が第1の上層絶縁膜41に食い込んだ突起電極43を介して柱状電極12の上面に接続されて設けられている。第1の上層再配線42を含む第1の上層絶縁膜41の上面にはプリプレグ材からなる等からなる第2の上層絶縁膜44が設けられている。第2の上層絶縁膜44の上面には第2の上層再配線45が第2の上層絶縁膜44に食い込んだ突起電極46を介して第1の上層再配線42の接続パッド部上面に接続されて設けられている。
【0048】
第2の上層再配線45を含む第2の上層絶縁膜44の上面にはソルダーレジスト等からなる第3の上層絶縁膜47が設けられている。第2の上層再配線45の接続パッド部に対応する部分における第3の上層絶縁膜47には開口部48が設けられている。開口部48内およびその上方には半田ボール49が第2の上層再配線45の接続パッド部に接続されて設けられている。
【0049】
(他の変形例)
また、図17に示す場合には、互いに隣接する半導体構成体2間において切断したが、これに限らず、2個またはそれ以上の半導体構成体2を1組として切断し、例えば、図22に示す他の変形例のように、2個の半導体構成体2を1組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、2個で1組の半導体構成体2は同種、異種のいずれであってもよい。
【0050】
(その他の実施形態)
なお、上記各実施形態において、半導体構成体2は、外部接続用電極として、接続パッド5の他に、再配線11、柱状電極12を有するものとしたが、本発明は、半導体構成体2の外部接続用電極として接続パッド5のみを有するもの、或いは接続パッド5、および接続パッド部を有する再配線11を有するものに適用することが可能である。
【0051】
【発明の効果】
以上説明したように、この発明によれば、金属板に形成された突起電極を絶縁膜に食い込ませて外部接続用電極に接続し、この後、金属板をパターニングして再配線を形成しているので、工程数が低減し、生産性を向上することができる。
【図面の簡単な説明】
【図1】この発明の一実施形態としての半導体装置の断面図。
【図2】図1に示す半導体装置の製造方法の一例において、当初用意したものの断面図。
【図3】図2に続く工程の断面図。
【図4】図3に続く工程の断面図。
【図5】図4に続く工程の断面図。
【図6】図5に続く工程の断面図。
【図7】図6に続く工程の断面図。
【図8】図7に続く工程の断面図。
【図9】図8に続く工程の断面図。
【図10】図9に続く工程の断面図。
【図11】図10に続く工程の断面図。
【図12】図11に続く工程の断面図。
【図13】図12に続く工程の断面図。
【図14】図13に続く工程の断面図。
【図15】図14に続く工程の断面図。
【図16】図15に続く工程の断面図。
【図17】図16に続く工程の断面図。
【図18】突起電極を有する銅板の形成に際し、当初の工程の断面図。
【図19】図18に続く工程の断面図。
【図20】図19に続く工程の断面図。
【図21】この発明の変形例としての半導体装置の断面図。
【図22】この発明の他の変形例としての半導体装置の断面図。
【符号の説明】
1 ベース板
2 半導体構成体
3 接着層
4 シリコン基板
5 接続パッド
6 絶縁膜
8 保護膜
10 下地金属層
11 再配線
12 柱状電極
13 封止膜
14 絶縁層
15 絶縁膜
16 上層再配線
17 突起電極
18 上層絶縁膜
20 半田ボール
Claims (32)
- 半導体基板上に設けられた複数の外部接続用電極を有する少なくとも1つの半導体構成体と、前記半導体構成体を覆う絶縁膜と、突起電極を有し、前記絶縁膜上に形成された再配線とを具備してなり、前記再配線の突起電極が前記外部接続用電極に対応する前記絶縁層の部分に食い込んで前記外部接続用電極に接続されていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記半導体構成体を複数個備えていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記半導体構成体は、接続パッドと、該接続パッドに接続された柱状の外部接続用電極と、該外部接続用電極の周囲に設けられた封止膜とを含むことを特徴とする半導体装置。
- 請求項3に記載の発明において、前記半導体構成体は、前記接続パッドと前記外部接続用電極とを接続する再配線を含むことを特徴とする半導体装置。
- 請求項1に記載の発明において、前記絶縁膜はシートであることを特徴とする半導体装置。
- 請求項5に記載の発明において、前記絶縁膜の上面は平坦であることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記突起電極は、前記再配線に一体的に形成された突起電極からなることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記突起電極は、前記再配線に固着された金属ペーストによって形成された突起電極からなることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記突起電極は裁頭円錐形状であることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記再配線は接続パッド部を有し、前記接続パッド部を除く部分を覆う上層絶縁膜を有することを特徴とする半導体装置。
- 請求項1に記載の発明において、前記絶縁膜および前記再配線上に1層以上の上層の絶縁膜と、前記各上層の絶縁膜上に形成され下層の再配線の接続パッド部に接続された上層の再配線を有することを特徴とする半導体装置。
- 請求項11に記載の発明において、前記最上層の再配線の接続パッド部を除く部分を覆う上層の絶縁膜を有することを特徴とする半導体装置。
- 請求項11に記載の発明において、前記上層の再配線の少なくとも一部は突起電極を有し、該突起電極が前記下層の絶縁膜に食い込んで前記下層の再配線の接続パッド部に接続されていることを特徴とする半導体装置。
- 請求項11に記載の発明において、前記最上層の再配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記半導体構成体の周側面に絶縁層が設けられていることを特徴とする半導体装置。
- 請求項15に記載の発明において、前記半導体構成体および前記絶縁層の下面にベース板が設けられていることを特徴とする半導体装置。
- 複数の外部接続用電極を有する半導体構成体の上面を絶縁膜で覆う工程と、
前記絶縁層上に前記各外部接続用電極に対応する突起電極を有する金属板を配置する工程と、
前記金属板の各突起電極を前記絶縁膜に食い込ませて前記各外部接続用電極に接続する工程と、
前記金属板をパターニングして再配線を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項17に記載の発明において、前記半導体構成体は、接続パッドと、該接続パッドに接続された柱状の外部接続用電極と、該外部接続用電極の周囲に設けられた封止膜とを含むことを特徴とする半導体装置の製造方法。
- 請求項18に記載の発明において、前記半導体構成体は、前記接続パッドと前記外部接続用電極とを接続する再配線を含むことを特徴とする半導体装置の製造方法。
- 請求項17に記載の発明において、前記絶縁膜はシートであることを特徴とする半導体装置の製造方法。
- 請求項20に記載の発明において、前記絶縁膜の上面は平坦であることを特徴とする半導体装置の製造方法。
- 請求項17に記載の発明において、前記金属板の突起電極を前記絶縁膜に食い込ませる工程は前記絶縁膜が半硬化の状態で行ない、この後、加熱により、前記絶縁膜を本硬化させるとともに、前記金属板を前記絶縁膜上に固着することを特徴とする半導体装置の製造方法。
- 請求項17に記載の発明において、前記金属板よりも厚めの金属板の下面をハーフウェットエッチングすることにより、前記突起電極を前記金属板下に一体的に且つ裁頭円錐形状に形成することを特徴とする半導体装置の製造方法。
- 請求項17に記載の発明において、前記突起電極を、前記金属板下に金属ペーストを印刷して裁頭円錐形状に形成することを特徴とする半導体装置の製造方法。
- 請求項17に記載の発明において、前記半導体構成体の上面を前記絶縁膜で覆う工程の前に、ベース板上に、各々が半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、前記各半導体構成体の周側面に絶縁層を形成する工程とを有し、この後、前記半導体構成体および前記絶縁層の上面を前記絶縁膜で覆うことを特徴とする半導体装置の製造方法。
- 請求項25に記載の発明において、前記金属板をパターニングして前記再配線を形成する工程の後、前記半導体構成体間における前記絶縁膜および前記絶縁層を切断して少なくとも前記半導体構成体が1つ含まれる半導体装置に分離することをことを特徴とする半導体装置の製造方法。
- 請求項26に記載の発明において、前記切断は、前記半導体構成体が複数個含まれるように切断することを特徴とする半導体装置の製造方法。
- 請求項26に記載の発明において、前記切断工程で前記絶縁膜および前記絶縁層を切断するとともに前記ベース板を切断し、前記半導体装置として前記ベース板を備えたものを得ることを特徴とする半導体装置の製造方法。
- 請求項17に記載の発明において、前記金属板をパターニングして再配線を形成する工程の後、前記絶縁膜および前記再配線上に1層以上の上層の絶縁膜と、前記上層の絶縁膜上に形成され下層の再配線の接続パッド部に接続された上層の再配線を形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項29に記載の発明において、前記最上層の再配線の接続パッド部を除く部分を覆う上層の絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項29に記載の発明において、前記上層の再配線の少なくとも一部は突起電極を有し、該突起電極を前記下層の絶縁膜に食い込ませて前記下層の再配線の接続パッド部に接続する工程を有することを特徴とする半導体装置の製造方法。
- 請求項29に記載の発明において、前記最上層の再配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003142830A JP2004349361A (ja) | 2003-05-21 | 2003-05-21 | 半導体装置およびその製造方法 |
TW093114195A TWI248654B (en) | 2003-05-21 | 2004-05-20 | Semiconductor package and method for manufacturing the same |
KR1020040035778A KR100663393B1 (ko) | 2003-05-21 | 2004-05-20 | 반도체패키지 및 그 제조방법 |
US10/851,880 US7075181B2 (en) | 2003-05-21 | 2004-05-20 | Semiconductor package having semiconductor constructing body and method of manufacturing the same |
CNB2004100475454A CN1298034C (zh) | 2003-05-21 | 2004-05-21 | 半导体封装及其制造方法 |
US11/359,851 US7553698B2 (en) | 2003-05-21 | 2006-02-22 | Semiconductor package having semiconductor constructing body and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003142830A JP2004349361A (ja) | 2003-05-21 | 2003-05-21 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007029902A Division JP4577316B2 (ja) | 2007-02-09 | 2007-02-09 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004349361A true JP2004349361A (ja) | 2004-12-09 |
Family
ID=33530785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003142830A Pending JP2004349361A (ja) | 2003-05-21 | 2003-05-21 | 半導体装置およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7075181B2 (ja) |
JP (1) | JP2004349361A (ja) |
KR (1) | KR100663393B1 (ja) |
CN (1) | CN1298034C (ja) |
TW (1) | TWI248654B (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006229111A (ja) * | 2005-02-21 | 2006-08-31 | Casio Comput Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2007311583A (ja) * | 2006-05-19 | 2007-11-29 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2008021849A (ja) * | 2006-07-13 | 2008-01-31 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2008135719A (ja) * | 2006-10-31 | 2008-06-12 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
JP2008218529A (ja) * | 2007-02-28 | 2008-09-18 | Sanyo Electric Co Ltd | 回路装置、回路装置の製造方法および半導体モジュール |
JP2009135420A (ja) * | 2007-11-05 | 2009-06-18 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2009158751A (ja) * | 2007-12-27 | 2009-07-16 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 |
JP2009231815A (ja) * | 2008-02-29 | 2009-10-08 | Sanyo Electric Co Ltd | 半導体素子、半導体モジュール、半導体モジュールの製造方法および携帯機器 |
JP2010245565A (ja) * | 2008-02-29 | 2010-10-28 | Sanyo Electric Co Ltd | 半導体素子、半導体モジュール |
CN102142414A (zh) * | 2009-09-30 | 2011-08-03 | 三洋电机株式会社 | 元件搭载用基板、半导体模块及便携式设备 |
US8067274B2 (en) | 2008-07-22 | 2011-11-29 | Casio Computer Co., Ltd. | Method of forming wiring on a plurality of semiconductor devices from a single metal plate, and a semiconductor construction assembly formed by the method |
US8309864B2 (en) | 2008-01-31 | 2012-11-13 | Sanyo Electric Co., Ltd. | Device mounting board and manufacturing method therefor, and semiconductor module |
US8438724B2 (en) | 2007-12-27 | 2013-05-14 | Sanyo Electric Co., Ltd. | Method for producing substrate for mounting device and method for producing a semiconductor module |
US8476776B2 (en) | 2008-03-31 | 2013-07-02 | Sanyo Electric Co., Ltd. | Semiconductor module, method for fabricating the semiconductor module, and mobile apparatus |
US8592257B2 (en) | 2010-01-22 | 2013-11-26 | Sanyo Electric Co., Ltd. | Method for manufacturing semiconductor modules |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173232A (ja) * | 2004-12-14 | 2006-06-29 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP4458010B2 (ja) * | 2005-09-26 | 2010-04-28 | カシオ計算機株式会社 | 半導体装置 |
JP4193897B2 (ja) * | 2006-05-19 | 2008-12-10 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
KR100891330B1 (ko) * | 2007-02-21 | 2009-03-31 | 삼성전자주식회사 | 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법 |
JP2008211125A (ja) | 2007-02-28 | 2008-09-11 | Spansion Llc | 半導体装置およびその製造方法 |
US8587124B2 (en) | 2007-09-21 | 2013-11-19 | Teramikros, Inc. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
US20090079072A1 (en) * | 2007-09-21 | 2009-03-26 | Casio Computer Co., Ltd. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
US20090166844A1 (en) * | 2007-12-26 | 2009-07-02 | Xuejiao Hu | Metal cover on flip-chip matrix-array (fcmx) substrate for low cost cpu assembly |
CA2715344C (en) * | 2008-02-14 | 2014-08-19 | Mitsubishi Heavy Industries, Ltd. | Semiconductor element module and method for manufacturing the same |
JP4666028B2 (ja) * | 2008-03-31 | 2011-04-06 | カシオ計算機株式会社 | 半導体装置 |
KR101009200B1 (ko) | 2008-06-27 | 2011-01-19 | 삼성전기주식회사 | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 |
JP4538764B2 (ja) * | 2008-07-24 | 2010-09-08 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
JP2011108733A (ja) | 2009-11-13 | 2011-06-02 | Casio Computer Co Ltd | 半導体装置及びその製造方法 |
US8969176B2 (en) * | 2010-12-03 | 2015-03-03 | Raytheon Company | Laminated transferable interconnect for microelectronic package |
CN102945836B (zh) * | 2012-11-08 | 2016-03-16 | 南通富士通微电子股份有限公司 | 半导体封装结构 |
CN102931097B (zh) * | 2012-11-08 | 2016-11-23 | 南通富士通微电子股份有限公司 | 半导体封装结构的形成方法 |
US8785299B2 (en) * | 2012-11-30 | 2014-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with a fan-out structure and method of forming the same |
US9941244B2 (en) | 2013-12-09 | 2018-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protective layer for contact pads in fan-out interconnect structure and method of forming same |
DE102014117594A1 (de) * | 2014-12-01 | 2016-06-02 | Infineon Technologies Ag | Halbleiter-Package und Verfahren zu seiner Herstellung |
US20170012010A1 (en) * | 2015-07-09 | 2017-01-12 | Inpaq Technology Co., Ltd. | Semiconductor package structure and method of the same |
US10665522B2 (en) * | 2017-12-22 | 2020-05-26 | Intel IP Corporation | Package including an integrated routing layer and a molded routing layer |
JP2022014750A (ja) * | 2020-07-07 | 2022-01-20 | キオクシア株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5539153A (en) * | 1994-08-08 | 1996-07-23 | Hewlett-Packard Company | Method of bumping substrates by contained paste deposition |
JP3527589B2 (ja) * | 1996-07-01 | 2004-05-17 | 新光電気工業株式会社 | 半導体装置用パッケージ及びその製造方法 |
JP3424164B2 (ja) | 1998-12-24 | 2003-07-07 | カシオ計算機株式会社 | 半導体装置の製造方法 |
US6184062B1 (en) * | 1999-01-19 | 2001-02-06 | International Business Machines Corporation | Process for forming cone shaped solder for chip interconnection |
US6423570B1 (en) * | 2000-10-18 | 2002-07-23 | Intel Corporation | Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby |
JP2002151551A (ja) * | 2000-11-10 | 2002-05-24 | Hitachi Ltd | フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法 |
JP4869488B2 (ja) | 2000-12-15 | 2012-02-08 | イビデン株式会社 | 多層プリント配線板の製造方法 |
US6611052B2 (en) * | 2001-11-16 | 2003-08-26 | Micron Technology, Inc. | Wafer level stackable semiconductor package |
TW577160B (en) * | 2002-02-04 | 2004-02-21 | Casio Computer Co Ltd | Semiconductor device and manufacturing method thereof |
US6770971B2 (en) * | 2002-06-14 | 2004-08-03 | Casio Computer Co., Ltd. | Semiconductor device and method of fabricating the same |
CA2464078C (en) * | 2002-08-09 | 2010-01-26 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2004140037A (ja) * | 2002-10-15 | 2004-05-13 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
-
2003
- 2003-05-21 JP JP2003142830A patent/JP2004349361A/ja active Pending
-
2004
- 2004-05-20 TW TW093114195A patent/TWI248654B/zh not_active IP Right Cessation
- 2004-05-20 US US10/851,880 patent/US7075181B2/en not_active Expired - Fee Related
- 2004-05-20 KR KR1020040035778A patent/KR100663393B1/ko not_active IP Right Cessation
- 2004-05-21 CN CNB2004100475454A patent/CN1298034C/zh not_active Expired - Fee Related
-
2006
- 2006-02-22 US US11/359,851 patent/US7553698B2/en active Active
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006229111A (ja) * | 2005-02-21 | 2006-08-31 | Casio Comput Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2007311583A (ja) * | 2006-05-19 | 2007-11-29 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
US8274154B2 (en) | 2006-07-13 | 2012-09-25 | Oki Semiconductor Co., Ltd. | Semiconductor device with interface peeling preventing rewiring layer |
JP2008021849A (ja) * | 2006-07-13 | 2008-01-31 | Oki Electric Ind Co Ltd | 半導体装置 |
US7847407B2 (en) | 2006-07-13 | 2010-12-07 | Oki Semiconductor Co., Ltd. | Semiconductor device with interface peeling preventing rewiring layer |
JP4611943B2 (ja) * | 2006-07-13 | 2011-01-12 | Okiセミコンダクタ株式会社 | 半導体装置 |
JP2008135719A (ja) * | 2006-10-31 | 2008-06-12 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
JP2008218529A (ja) * | 2007-02-28 | 2008-09-18 | Sanyo Electric Co Ltd | 回路装置、回路装置の製造方法および半導体モジュール |
JP2009135420A (ja) * | 2007-11-05 | 2009-06-18 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2009158751A (ja) * | 2007-12-27 | 2009-07-16 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 |
US8438724B2 (en) | 2007-12-27 | 2013-05-14 | Sanyo Electric Co., Ltd. | Method for producing substrate for mounting device and method for producing a semiconductor module |
US8309864B2 (en) | 2008-01-31 | 2012-11-13 | Sanyo Electric Co., Ltd. | Device mounting board and manufacturing method therefor, and semiconductor module |
JP2010245565A (ja) * | 2008-02-29 | 2010-10-28 | Sanyo Electric Co Ltd | 半導体素子、半導体モジュール |
JP4588091B2 (ja) * | 2008-02-29 | 2010-11-24 | 三洋電機株式会社 | 半導体モジュールの製造方法 |
JP2009231815A (ja) * | 2008-02-29 | 2009-10-08 | Sanyo Electric Co Ltd | 半導体素子、半導体モジュール、半導体モジュールの製造方法および携帯機器 |
US8476776B2 (en) | 2008-03-31 | 2013-07-02 | Sanyo Electric Co., Ltd. | Semiconductor module, method for fabricating the semiconductor module, and mobile apparatus |
US8067274B2 (en) | 2008-07-22 | 2011-11-29 | Casio Computer Co., Ltd. | Method of forming wiring on a plurality of semiconductor devices from a single metal plate, and a semiconductor construction assembly formed by the method |
CN102142414A (zh) * | 2009-09-30 | 2011-08-03 | 三洋电机株式会社 | 元件搭载用基板、半导体模块及便携式设备 |
US8592257B2 (en) | 2010-01-22 | 2013-11-26 | Sanyo Electric Co., Ltd. | Method for manufacturing semiconductor modules |
Also Published As
Publication number | Publication date |
---|---|
KR100663393B1 (ko) | 2007-01-02 |
US7075181B2 (en) | 2006-07-11 |
TWI248654B (en) | 2006-02-01 |
US20060141669A1 (en) | 2006-06-29 |
TW200509269A (en) | 2005-03-01 |
CN1298034C (zh) | 2007-01-31 |
KR20040101005A (ko) | 2004-12-02 |
US20050019982A1 (en) | 2005-01-27 |
CN1574263A (zh) | 2005-02-02 |
US7553698B2 (en) | 2009-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004349361A (ja) | 半導体装置およびその製造方法 | |
JP3925809B2 (ja) | 半導体装置およびその製造方法 | |
JP3945483B2 (ja) | 半導体装置の製造方法 | |
JP3918681B2 (ja) | 半導体装置 | |
JP5942823B2 (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
JP2005216936A (ja) | 半導体装置およびその製造方法 | |
JP2011096903A (ja) | 半導体素子実装配線基板の製造方法 | |
EP2064740A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4379693B2 (ja) | 半導体装置およびその製造方法 | |
JP2003318323A (ja) | 半導体装置およびその製造方法 | |
JP4438389B2 (ja) | 半導体装置の製造方法 | |
JP3925503B2 (ja) | 半導体装置 | |
JP4577316B2 (ja) | 半導体装置の製造方法 | |
TWI420610B (zh) | 半導體裝置及其製造方法 | |
JP5294611B2 (ja) | 半導体装置及びその製造方法 | |
JP5137320B2 (ja) | 半導体装置およびその製造方法 | |
JP2008288481A (ja) | 半導体装置およびその製造方法 | |
JP2007116198A (ja) | 半導体装置 | |
JP4321758B2 (ja) | 半導体装置 | |
JP2002076166A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2005116715A (ja) | 半導体装置およびその製造方法 | |
JP2021061364A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4316623B2 (ja) | 半導体装置の製造方法 | |
JP2004221418A (ja) | 半導体装置およびその製造方法 | |
WO2022052072A1 (zh) | 一种扇出型封装结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050317 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060208 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071122 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080104 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080201 |