JP5294611B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、半導体装置及びその製造技術に関する。より詳しくは、ウエハ・レベル・パッケージ（Wafer Level Package：以下、「ＷＬＰ」と称する）の構造に関する。

ＩＣ（Integrated Circuit）のデザインルールの進歩により、半導体装置の縮小化が進んでいる。半導体装置を縮小させる技術の一つがＷＬＰである。ＷＬＰは、半導体チップが実装されるパッケージの一種であり、そのサイズを実装される半導体チップのサイズに限りなく近づけたものである。ＷＬＰは、製造コストの低減化も期待できるため、究極の小型パッケージとして注目を集めている。ＷＬＰは、一般に、半導体チップの電極パッドと導通する通電部を有する再配線層と、再配線層上に設けられ、当該再配線層の通電部と導通する導体ポストと、導体ポストとほぼ同じ高さに形成されて半導体チップ上を覆う封止樹脂と、導体ポストの先端に形成される外部電極（半田バンプ）とを含む。ＷＬＰについては、例えば特許文献１の第４〜７ページ及び第１図に開示されている。
特開２００４−２２６９９（第４−７頁、第１図）

ＷＬＰは、通常、電極パッドと導体ポストとが離れて配置されるか、あるいは、導体ポストが電極パッドを完全に覆う構造になっている。しかし、半導体チップが小さくなると、これらが一部だけ重なってしまう場合がある。導体ポストが電極パッドの一部にだけ重なると、電極パッドへの応力が不均一になる。そのため、電極パッドの外縁がその直上の再配線層を断線させ、クラックなどが生じて、信頼性が低下するおそれがあった。具体的には、ＷＬＰの動作不良が生じたり、寿命が短くなるおそれがあった。

本発明は、このような問題に鑑みて、サイズが小さくなっても信頼性が低下しない構造の半導体装置を提供することを主たる課題とする。

以上の課題を解決する本発明の半導体装置は、所定の電子回路と導通する電極パッドが形成された半導体基板と、この半導体基板上で前記電極パッドを覆い、且つ、当該電極パッドに電気的に接続される通電部を有する再配線層と、前記再配線層上の、その下層に前記電極パッドが形成された部位に設けられ、前記通電部と導通しつつ、当該再配線層と接触する下底面の一部が前記下層の電極パッドをすべて覆う柱状の導体ポストと、前記導体ポストの所定部位に形成された外部電極と、を備えて成る。

再配線層上の導体ポストの一部が、電極パッドの上面のすべてを覆うため、電極パッドへの応力が均一になる。そのため、電極パッド直上の再配線層に断線やクラックなどが生じることが無くなり、半導体装置の信頼性が著しく向上する。

導体ポストの下底面の面積を大きくすることができない場合、本発明では、再配線層と接触する下底面が、電極パッドの周縁形状をその一部に含む複合形状のものを用いることとした。例えば電極パッドの周縁形状が矩形の場合、導体ポストの下底面を、円柱ポストと矩形柱ポストとを組み合わせたものとすることができる。
導体ポストは、このような下底面を有する単一の柱状導体で形成しても良いが、複数の導体ポストの組み合わせによって実現することもできる。すなわち、互いに導通する第１導体ポストと第２導体ポストとを組み合わせ、第１導体ポストのみを上記下底面のサイズとし、第２導体ポストを一定の形状及びサイズのものとする。これにより、外部電極の形状等が一定のものとなり、実装を容易にすることができる。

本発明の半導体装置の製造方法は、所定の電子回路と導通する電極パッドを有する半導体基板上に、前記電極パッドを露出させて、絶縁膜を形成する工程と、前記電極パッドと電気的に接続される導通部を有する再配線層を、前記電極パッドの上面のすべてを覆って、前記絶縁膜上に形成する工程と、前記再配線層上の、その下層に前記電極パッドが形成された部位に、前記通電部と導通しつつ、前記再配線層と接触する下底面の一部が前記電極パッドのすべてを覆う導体ポストを配備する工程と、前記導体ポストの所定部位に外部電極を形成する工程と、を含む。前記絶縁膜及び前記再配線層上に、前記導体ポストと同じ高さで、前記導体ポストをその周囲から支持するための支持部材を形成する工程をさらに含むようにしても良い。

以上のような本発明により、導体ポストの少なくとも一部が電極パッドをすべてを覆うため、電極パッドへの応力が均一になり、再配線層の劣化を防止することができる。

以下、図面を参照して本発明の実施形態を説明する。
（第１実施形態）
図１は、本発明の第１実施形態となる半導体装置１００の部分断面構造図である。
半導体装置１００は、ＷＬＰのような樹脂封止半導体装置であり、半導体基板１と、保護膜２、３と、電極パッド４と、導電膜５と、再配線層６と、導体ポスト７と、封止樹脂８と、外部電極９とを備えている。
半導体基板１上には、通常、電極パッド４が複数設けられる。図１では、便宜上、１つの電極パッド４のみを示してあるが、半導体基板１上のすべての電極パッド４が、図１に示したものと同様の構成となる。各電極パット４は、その外縁形状が矩形状であるものとする。

半導体基板１は、その素子形成面１ａ側に半導体素子によって電子回路が形成される。半導体基板１は、例えば、シリコンなどを材料とする。

保護膜２は、機械的応力や不純物の進入から半導体基板１の素子形成面１ａを保護するためのパッシベーション膜である。保護膜２は、電極パッド４の上面を除いて半導体基板１の表面を覆うように形成される。保護膜２は、例えば、シリコン酸化膜やシリコン窒化膜などを材料としている。

保護膜２の上面には、電極パッド４の上面を除いて保護膜３が形成されている。この保護膜３は、耐熱性、耐薬品性に優れた特性を有する絶縁膜であり、例えば、ポリイミド樹脂などを材料としている。

電極パッド４は、半導体素子１００の素子形成面１ａ側に形成された電子回路と電気的に接続されており、半導体基板１と外部との間で電気信号のやり取りをするために設けられる。電極パッド４は、素子形成面１ａ側に形成された電子回路で用いられる、Ａｌ、Ｃｕ、Ａｕなどの配線材料と同じ導体により形成される。

導電膜５は、再配線層６を形成するためのシード層であり、且つ、その下層の電極パッド４とその上層の再配線層６との密着性を確保するための密着層である。導電膜５は、例えば、下層側のＴｉ膜と上層側のＣｕ膜との積層構造となっている。下層側のＴｉ膜は、電極パッド４と電気的に接続される。

再配線層６は、電極パッド４と導体ポスト７とを電気的に接続するための金属配線（通電部）を含む層であり、保護膜３の所定位置を通じて、導電膜５の上面に積層される。再配線層６に含まれる金属配線は、例えば、Ｃｕなどを材料としている。再配線層６は、金属配線が電極パッド４と導通しつつ、その電極パッド４の上面をすべて覆うように形成される。

導体ポスト７は、再配線層６の金属配線を介して電極パッド４と外部電極９とを電気的に接続するための例えば柱状導体から成る電極である。この導体ポスト７は、その下底面が、再配線層６の金属配線と導通し、且つ、再配線層６の上面の一部と接触するように配備される。
電極パット４の外縁形状が矩形状なので、本例では、導体ポスト７の形状を、円柱ポストと電極パッド４の上面を覆う四角柱ポストとが複合した複合形状としている。すなわち、図２に示すように、導体ポスト７の再配線層６との接触面である底面が、円形と矩形の外縁形状とを組み合わせた複合形状となっている。矩形の外縁形状の部分は、図２において破線で示される電極パッド４と同じ大きさ、形状であり、電極パッド４の上面をすべて覆っている。導体ポスト７は、下底面が電極パッド４の上面をすべて覆うために、電極パッド４への応力が不均一になることがない。そのために、電極パッド４直上の再配線層６の劣化を防止でき、ＷＬＰの信頼性の低下を防止することができる。

封止樹脂８は、保護膜３、導電膜５及び再配線層６上で、導体ポスト７をその周囲から支持するための支持材であり、導体ポスト７と略同一の高さに形成されている。封止樹脂８は、例えば、エポキシ樹脂、フェノール樹脂などの熱硬化性樹脂を材料としている。

外部電極９は、半導体装置１００を実装基板、例えば、プリント配線基板などに接続するための端子で、導体ポスト７の頂面に接して形成されている。外部電極９は、例えば、半田を材料としている。

［製造方法］
上記の構造の半導体装置１００の製造方法を図３（ａ）乃至（ｅ）により説明する。
ＷＬＰでは封止工程をウエハ状態で行うため、図３（ａ）乃至（ｅ）は、ウエハ状態での加工となる。
まず、ウエハ検査によって電気的特性が評価された半導体基板１を準備する。半導体基板１は、素子形成面１ａ側に、半導体素子によって電子回路が形成されている。
図３（ａ）に示すように、この電子回路の通電部位に、電極パッド４を形成する。そして、電極パッド４の上面を除く素子形成面１ａに、保護膜２を形成する。

続いて、図３（ｂ）に示すように、半導体基板１の素子形成面１ａの全面にポリイミド樹脂を、例えば、４〜１０μｍの膜厚で塗布し、その後、ホトリソエッチング等により電極パッド４の上面を除いてポリイミド樹脂を除去することで、保護膜３を形成する。保護膜３の材料として、ポリイミド樹脂の代わりにベンゾシクロブテン（ＢＣＢ）樹脂などを使用することも可能である。

その後、例えばスパッタ法により、Ｔｉ膜及びＣｕ膜を順次堆積し、ホトリソエッチングによりパターン加工することで、導電膜５を形成する。導電膜５は、電極パッド４の上面を完全に覆うように形成する。Ｔｉ膜の膜厚は約１００〜２００ｎｍで、Ｃｕ膜の膜厚は、約２００〜７００ｎｍである。導電膜５を構成する下層側のＴｉ膜は、電極パッド４の一般的な材料であるＡｌと、後述する再配線層６の材料であるＣｕとの密着層として機能する。導電膜５を構成する上層側のＣｕ膜は、再配線層６を形成する際のシード層として機能する。
その後、例えば電解めっき法により、導電膜５に積層してＣｕからなる再配線層６を形成する。再配線層６の膜厚は、約２〜１２μｍ程度とする。

続いて、図３（ｃ）に示すように、例えば電解めっき法により、再配線層６の上面の一部にＣｕからなる導体ポスト７を形成する。導体ポスト７の高さは、５０〜１００μｍ程度とする。導体ポスト７を形成するためのめっき工程は、例えば、全面にレジスト膜を形成した後、レジスト膜に再配線層６の上面の一部を露出する開口部を形成するものとなる。
その後、開口部が形成された半導体基板１をＣｕのめっき液に漬け込んで開口部内にめっき液を充填させ、このめっき液が固まった後にレジストを除去する。

導体ポスト７は、その特徴的な形状のために、例えば、レジスト膜の開口部を形成する際に、開口部の形状に合わせてマスクパタンを２つ用意する。一つは円形の開口部を形成するためのマスクパタンであり、もう一つは電極パッド４の上面の形状、本例では矩形の開口部を形成するためのマスクパタンである。矩形の開口部は、電極パッド４の上面をすべて覆う位置、大きさに形成される。２つのマスクパタンにより、円形と矩形の一部の周縁形状とを組み合わせた複合形状の開口部が得られる。このような開口部により、図２に示した形状の下底面を有する導体ポスト７が得られる。

続いて、図３（ｄ）に示すように、保護膜３と、導電膜５と、再配線層６と、導体ポスト７とを、封止樹脂８で封止する。このとき、導体ポスト７のすべてが覆われるように、封止樹脂８を導体ポスト７の高さ、例えば５０〜１００μｍよりも一旦厚く形成する。

続いて、図示しないグラインダの砥石によって、封止樹脂８の表面を研削（グラインド）して封止樹脂８の表面を平坦化すると共に、導体ポスト７の上底面、すなわち頂面を露出させる。

更に、図３（ｄ）に示すように、導体ポスト７の頂面に、外部電極９を半田で形成する。外部電極９の形状及び形成方法は、Ｗ−ＣＳＰ（Wafer level Chip Size Package）などの実装基板の種類、例えば、ＢＧＡ（Ball Grid Array）タイプ、ＬＧＡ（Land Grid Array Package）タイプなどによって異なる。
ＢＧＡタイプにおける外部電極９は、球状電極（半田ボール）であり、例えばボールマウント方式によって形成する。すなわち、半田ボールをボールマウンタにより機械的に導体ポスト７の頂面に搭載し、引き続きリフローすることにより外部電極９を形成する。他方、ＬＧＡタイプにおける外部電極９は、導体ポスト７と実装基板とが接続できる程度の薄型電極である。そのため、例えば印刷法によって外部電極９を形成する。すなわち、メタルマスクにてクリーム半田を導体ポスト７の頂面に印刷し、引き続きリフローすることにより、外部電極９を形成する。

なお、図３（ｄ）の封止樹脂８の形成工程において、製造条件のバラツキや研削時の外力などが原因で、導体ポスト７と封止樹脂８との間に数μｍ程度の間隙部が生ずることがある。間隙部が生じた場合には、図３（ｅ）に示すように、外部電極９を形成後に、間隙部の内部にシリコーンなどを材料とした絶縁膜１０を形成する。

絶縁膜１０の形成は、適量塗布が可能な塗布器具、例えば、注射器などを用いて外部電極９を覆わないように封止樹脂８の表面にシリコーンを一様に塗布し、真空状態に保たれた脱泡装置の中で脱泡処理を行い、間隙部の内部の空気を引き抜くと同時に、間隙部の内部にシリコーンを埋め込む。その後、例えば１５０℃／１ｈｒの熱処理により熱硬化させる。なお、絶縁膜１０の材料はシリコーンに限定するものではなく、シリコーンと同様に間隙部の内部を埋め込むことができ、熱処理で硬化させることができる絶縁性を有する液状材料であれば使用することは可能である。

以上のような一連の封止工程が完了した半導体基板１を、例えば、ダイヤモンドカッターなどで個片化して、半導体装置１００を完成させる。

（第２実施形態）
図４は、本発明の第２実施形態に係る半導体装置２００の一部の断面構造図である。
この半導体装置２００は、第１実施形態に係る半導体装置１００（図１）における導体ポスト７の形状を変えたものに相当する。
すなわち、第２実施形態に係る半導体装置２００は、下底面が電極パッド４の領域をその一部に含む柱状の第１導体ポスト７ａと、この第１導体ポスト７ａの上面の一部に設けられる第２導体ポスト７ｂとの２段構成になっていることが、第１実施形態の半導体装置１００と異なる。再配線層６の金属配線（通電部）は、第１導体ポスト７ａと電気的に接続される。その他の構造は、半導体装置１００と同じであるため、図４では、半導体装置１００と同一の構造については図１と同一符号を付してその説明を省略する。

第１導体ポスト７ａの上底面の面積は、第２導体ポスト７ｂの下底面の面積よりも大きい。第１導体ポスト７ａの下底面の形状は、電極パッド４の上面がすべて覆われる場合には、図５のように円形であっても良い。しかし、矩形状の電極パッド４の周縁が一部はみ出る場合、第１導体ポスト７ａの下底面は、図６のように、電極パッド４と同じサイズの矩形の外縁形状を一部に含む複合形状とする。

いずれにしても、第１導体ポスト７ａが電極パッド４の上面のすべてを覆うために、電極パッド４への応力が不均一になることがない。そのため、電極パッド４直上の再配線層６の劣化を防止して、ＷＬＰの信頼性の低下を防止することができる。

第１実施形態の半導体装置１００では、電極パッド４の配置ないし導体ポスト７の頂面の形状に合わせて外部電極９が形成されるために、外部電極９の大きさ及び形状が多様になることがある。これに対して、第２実施形態の半導体装置２００では、第２導体ポスト７ｂの頂面に外部電極９を形成することになるが、第２導体ポスト７ｂの形状は、第１導体ポスト７ａの形状に拘束されないので、予め、外部電極９の大きさ及び形状に合わせて第２導体ポスト７ｂの形状を決めることができる。そのため、外部電極９の大きさ及び形状に拘束がある場合であっても、本発明を適用することができる。また、外部電極９及び第２導体ポスト７ｂの形状を先に決めておくことができるので、半導体装置２００の量産も容易になる。

［製造方法］
次に、半導体装置２００の製造方法を説明する。半導体装置２００の製造方法は、導体ポストの製造工程を除き、第１実施形態に係る半導体装置１００の製造方法と同様である。そのため、導体ポスト７ａ，７ｂを配備する直前までの工程に関しては、半導体装置１００の製造工程図（図３（ａ）乃至（ｂ））を流用してその説明を省略し、図７（ａ）乃至図７（ｃ）で第１導体ポスト７ａ及び第２導体ポスト７ｂの形成以降の工程を説明する。

図３（ｂ）で再配線層６を形成した後に、図７（ａ）に示すように、例えば電解めっき法により、再配線層６の上面の一部にＣｕからなる第１導体ポスト７ａを形成する。
第１導体ポスト７ａを形成するためのめっき工程では、例えば、全面にレジスト膜を形成した後に、レジスト膜に再配線層６の上面の一部を露出する開口部を形成する。その後、開口部が形成された半導体基板１をＣｕのめっき液に漬け込んで開口部内にめっき液を充填させ、めっき液が固まった後にレジストを除去する。

第１導体ポスト７ａは、例えば、レジスト膜に開口部を形成するために、マスクパタンを２つ用意する。一つは円形の開口部を形成するためのマスクパタンであり、もう一つは矩形の開口部を形成するためのマスクパタンである。円形の開口部を形成するためのマスクパタンにより、レジスト膜には、外部電極９の位置に応じた開口部が形成される。矩形の開口部を形成するためのマスクパタンにより、レジスト膜には、電極パッド４の位置及び大きさに応じた開口部が形成される。円形の開口部と矩形の開口部が完全に重なる場合には、円形の開口部が得られる。円形の開口部と矩形の開口部が一部だけ重なる場合には、円形と矩形を組み合わせた複合形状の開口部が得られる。このような開口部により、図５、図６に示すいずれの形状の第１導体ポスト７ａも得られる。

続いて、図７（ｂ）に示すように、第１導体ポスト７ａと同様の方法で、第１導体ポスト７ａの上面の一部にＣｕからなる第２導体ポスト７ｂを形成する。
第２導体ポスト７ｂを形成するためのめっき工程では、例えば、全面にレジスト膜を形成した後、レジスト膜に第１導体ポスト７ｂの上面の一部を露出する開口部を形成する。その後、開口部が形成された半導体基板１をＣｕのめっき液に漬け込んで開口部内にめっき液を充填させ、めっき液が固まった後にレジストを除去する。
第２導体ポスト７ｂは、例えば、レジスト膜に開口部を形成する際に、開口部が円形となるようなマスクパタンを用いる。このようなマスクパタンにより、円形の開口部が得られる。この円形の開口部は、第１導体ポスト７ａを形成する際の円形の開口部よりも小さい。円形の開口部により、図７（ｂ）に示す円柱状の第２導体ポスト７ｂが、第１導体ポスト７ａの上面の一部に形成される。

第１導体ポスト７ａ及び第２導体ポスト７ｂが形成されると、図７（ｃ）に示すように、保護膜３と、導電膜５と、再配線層６と、第１導体ポスト７ａと、第２導体ポスト７ｂとをエポキシ樹脂からなる封止樹脂８で封止する。このとき、第１導体ポスト７ａ及び第２導体ポスト７ｂのすべてが覆われるように、封止樹脂８を第２導体ポスト７ｂの高さよりも一旦厚く形成する。続いて、図示しないグラインダの砥石等によって、封止樹脂８の表面を研削（グラインド）して封止樹脂８の表面を平坦化すると共に、第２導体ポスト７ｂの上底面すなわち頂面を露出させる。

更に、図７（ｃ）に示すように、第２導体ポスト７ｂの頂面に半田で外部電極９を形成する。外部電極９の形状及び形成方法は、Ｗ−ＣＳＰの種類、例えば、ＢＧＡタイプやＬＧＡタイプなどによって異なる。
ＢＧＡタイプにおける外部電極９は、球状電極（半田ボール）であり、例えば、ボールマウント方式によって形成する。すなわち、半田ボールをボールマウンタにより機械的に第２導体ポスト７ｂの頂面に搭載し、引き続きリフローすることにより外部電極９を形成する。他方、ＬＧＡタイプにおける外部電極９は、第２導体ポスト７ｂと実装基板とが接続できる程度の薄型電極であり、例えば印刷法によって形成する。すなわち、メタルマスクにてクリーム半田を第２導体ポスト７ｂの頂面に印刷し、引き続きリフローすることにより外部電極９を形成する。

なお、第１実施形態と同様に、封止樹脂８の形成工程において、製造条件のバラツキや研削時の外力などにより、第１導体ポスト７ａ及び第２導体ポスト７ｂと封止樹脂８との間に数μｍ程度の間隙部が生ずることがある。間隙部が生じた場合には、第１実施形態と同様に、外部電極９を形成後に、間隙部の内部にシリコーンからなる絶縁膜１０を形成してもよい。

第１、第２実施形態の半導体装置１００、２００によれば、電極パッド４の上面のすべてが再配線層６を介して設けられる導体ポスト７或いは第１導体ポスト７ａにより覆われる。そのために、電極パッド４への応力が均一になる。電極パッド４への応力を均一にすることで、電極パッド４直上の再配線層６の劣化を防止でき、ＷＬＰの信頼性の低下を防止することができる。

第１実施形態に係る半導体装置の構造図。 第１実施形態の導体ポストの底面形状の例示図。 第１及び第２実施形態に係る半導体装置の製造工程図。 第１及び第２実施形態に係る半導体装置の製造工程図。 第１実施形態に係る半導体装置の製造工程図。 第１実施形態に係る半導体装置の製造工程図。 第１実施形態に係る半導体装置の製造工程図。 第２実施形態に係る半導体装置の構造図。 第２実施形態の導体ポストの底面形状の例示図。 第２実施形態の導体ポストの底面形状の例示図。 第２実施形態に係る半導体装置の製造工程図。 第２実施形態に係る半導体装置の製造工程図。 第２実施形態に係る半導体装置の製造工程図。

符号の説明

１００，２００…半導体装置、１…半導体基板、１ａ…素子形成面、２，３…保護層、４…電極パッド、５…導電膜、６…再配線層、７…導体ポスト、７ａ…第１導体ポスト、７ｂ…第２導体ポスト、８…封止樹脂、９…外部電極、１０…絶縁膜。

Claims (7)

1. 所定の電子回路と導通する電極パッドが形成された半導体基板と、
   この半導体基板上で前記電極パッドを覆い、且つ、当該電極パッドに電気的に接続される通電部を有する再配線層と、
   前記再配線層上の、その下層に前記電極パッドが形成された部位に設けられ、前記通電部と導通しつつ、当該再配線層と接触する下底面の一部が前記下層の電極パッドをすべて覆う柱状の導体ポストと、
   前記導体ポストの所定部位に形成された外部電極と、を備えて成り、
   前記導体ポストの下底面の形状が、円形部分及び矩形部分を含む複合形状であり、
   前記導体ポストの少なくとも一部分は、前記電極パッドをオーバーラップする前記再配線層の部位上に形成され、前記導体ポストの他の部分は、前記電極パッドをオーバーラップしない前記再配線層の一部上に形成される、
   半導体装置。
2. 前記複合形状の一部は、前記電極パッドの周縁形状に一致する、請求項１記載の半導体装置。
3. 所定の電子回路と導通する電極パッドが形成された半導体基板と、
   この半導体基板上で前記電極パッドを覆い、且つ、当該電極パッドに電気的に接続される通電部を有する再配線層と、
   前記再配線層上の、その下層に前記電極パッドが形成された部位に設けられ、前記通電部と導通しつつ、当該再配線層と接触する下底面の一部が前記下層の電極パッドをすべて覆う柱状の第１導体ポストと、
   この第１導体ポストの上底面に設けられ、当該第１導体ポストと導通する第２導体ポストと、
   前記第２導体ポストの所定部位に形成された外部電極と、を備えて成り、
   前記第１導体ポストの下底面の形状が、円形部分及び矩形部分を含む複合形状であり、
   前記第１導体ポストの少なくとも一部分は、前記電極パッドをオーバーラップする前記再配線層の部位上に形成され、前記第１導体ポストの他の部分は、前記電極パッドをオーバーラップしない前記再配線層の一部上に形成される、
   半導体装置。
4. 前記複合形状の一部は、前記電極パッドの周縁形状に一致する、請求項３記載の半導体装置。
5. 前記第２導体ポストの下底面が、前記第１導体ポストの上底面よりも小さい面積である、
   請求項４記載の半導体装置。
6. 所定の電子回路と導通する電極パッドを有する半導体基板上に、前記電極パッドを露出させて、絶縁膜を形成する工程と、
   前記電極パッドと電気的に接続される導通部を有する再配線層を、前記電極パッドの上面のすべてを覆って、前記絶縁膜上に形成する工程と、
   前記再配線層上の、その下層に前記電極パッドが形成された部位に、前記通電部と導通しつつ、前記再配線層と接触する下底面の一部が前記電極パッドのすべてを覆う導体ポストを形成する工程と、
   前記導体ポストの所定部位に外部電極を形成する工程と、を含み、
   前記導体ポストを形成する工程は、前記導体ポストの下底面の形状が、円形部分及び矩形部分を含む複合形状となり、前記導体ポストの少なくとも一部分は、前記電極パッドにオーバーラップする前記再配線層の部位上に形成され、前記導体ポストの他の部分は、前記電極パッドをオーバーラップしない前記再配線層の一部上に形成されるように、前記導体ポストを形成する、
   半導体装置の製造方法。
7. 前記絶縁膜及び前記再配線層上に、前記導体ポストと同じ高さで、前記導体ポストをその周囲から支持するための支持部材を形成する工程をさらに含む、
   請求項６記載の製造方法。

Images