JP2012028708A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012028708A JP2012028708A JP2010168686A JP2010168686A JP2012028708A JP 2012028708 A JP2012028708 A JP 2012028708A JP 2010168686 A JP2010168686 A JP 2010168686A JP 2010168686 A JP2010168686 A JP 2010168686A JP 2012028708 A JP2012028708 A JP 2012028708A
- Authority
- JP
- Japan
- Prior art keywords
- pad electrode
- semiconductor device
- film
- electrode film
- outer edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/116—Manufacturing methods by patterning a pre-deposited material
- H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
- H01L2224/11622—Photolithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
【解決手段】半導体装置200は、半導体チップ202上に形成された配線210、その上に形成され、第1の開口部214aが形成された第1の絶縁膜(214)と、配線210に接して形成されたパッド電極膜216と、その上に形成され、第2の開口部218aが形成された第2の絶縁膜(218)と、パッド電極膜216に接して形成されたフリップチップ用バンプ220とを含む。ここで、平面視において、フリップチップ用バンプ220の外縁直下の領域には、パッド電極膜216との間に第2の絶縁膜が存在し、フリップチップ用バンプ220の外縁は、パッド電極膜216の外縁の内側の領域に形成されている。
【選択図】図1
Description
当該半導体装置は、半導体基板101と、電極パッド102と、電極パッド102の表面の一部を露出する第1の開口部を有するパッシベーション膜103と、電極パッド102の表面の一部を露出する第2の開口部を有する絶縁膜104と、外縁を有する突起電極106と、封止樹脂107とを有する。電極パッド102と突起電極106との間には配線105が設けられており、突起電極106表面には外部端子108が設けられている。突起電極106は、外縁が第2の開口部と重ならないように、電極パッド102上に配置されている。ここで、CSP構造の半導体装置では、突起電極部分の応力はそのエッジ(周縁部もしくは外縁部)に集中するが、絶縁膜104の開口部を突起電極106の直下に、該突起電極の断面内に含まれるように小さく形成し、応力の集中する突起電極のエッジを、ポリイミド等の比較的弾性が高く応力緩和機能を併せ持つ絶縁膜104で支持することにより、その下部にあるパッシベーション膜103及び電極パッド102をクラックの発生から保護している。
突起電極106(フリップチップ用バンプ)がプリント基板等に接続される際、プリント基板の収縮によって突起電極106が傾けられる。このとき、突起電極106端部には大きな変位が生じ、図中破線で示した角部に応力がかかる。突起電極106にかかる応力は、下方に伝わる。ここで、突起電極106のエッジがポリイミド等の絶縁膜104で覆われているので、絶縁膜104で応力をある程度吸収することが期待できる。しかし、絶縁膜104で吸収できなかった応力は、そのまま半導体基板101側に伝わってしまい、半導体基板101において、たとえば絶縁膜(とくに低誘電率絶縁膜)の破壊等が生じるおそれがある。また、突起電極106にかかった応力は、配線105にも伝えられ、配線105外縁にも応力がかかる。そのため、配線105外縁にかかった応力も、絶縁膜104で吸収できない場合、そのまま半導体基板101側に伝わってしまう。
基板と、
前記基板上に形成された配線と、
前記配線上に形成され、当該配線の一部を露出する第1の開口部が形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されるとともに、前記第1の絶縁膜の前記第1の開口部から露出した前記配線の全面に接して形成されたパッド電極膜と、
前記第1の絶縁膜および前記パッド電極膜上に形成され、当該パッド電極膜の一部を露出する第2の開口部が形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されるとともに、前記第2の絶縁膜の前記第2の開口部から露出した前記パッド電極膜の全面に接して形成されたフリップチップ用バンプと、
を含み、
平面視において、前記フリップチップ用バンプの外縁直下の領域には、前記パッド電極膜との間に前記第2の絶縁膜が存在し、
平面視で、前記フリップチップ用バンプの外縁は、前記パッド電極膜の外縁の内側の領域に形成された半導体装置が提供される。
半導体装置200は、半導体チップ202と、半導体チップ202上に形成された配線210とを含む。半導体チップ202は、基板上にトランジスタ等の素子が形成され、さらにその上に多層配線構造が形成された構成とすることができる。つまり、基板と配線210との間には、多層配線構造が形成された構成とすることができる。基板は、たとえばシリコン基板等の半導体基板とすることができる。また、基板上に形成された多層配線構造は、層間絶縁膜等の絶縁膜が積層された構成中に、配線やビアが形成された構成とすることができる。また、本実施の形態において、多層配線構造中の絶縁膜は、少なくとも一部に低誘電率絶縁膜(Low−k膜)を含む構成とすることができる。配線210は、チップ電極として機能し、たとえばAlや銅等により構成することができる。
ここでは、カバー絶縁膜212および第1のポリイミド樹脂膜214に形成された第1の開口部214a、パッド電極膜216のパッド外縁216b、第2のポリイミド樹脂膜218に形成された第2の開口部218a、およびフリップチップ用バンプ220のバンプ外縁220bが、それぞれ八角形の平面形状を有する構成である例を示す。また、ここでは、説明のために、第1の開口部214aおよびパッド外縁216bを破線、第2の開口部218aおよびバンプ外縁220bを一点破線でそれぞれ示している。また、これらは全て中心が重なる配置とすることができる。つまり、パッド電極膜216およびフリップチップ用バンプ220は、それぞれの中心が平面視で重なる構成とすることができる。
ここでは、カバー絶縁膜212および第1のポリイミド樹脂膜214に形成された第1の開口部214a、および第2のポリイミド樹脂膜218に形成された第2の開口部218aの平面形状が図2に示した例と異なり、矩形形状を有する例を示す。パッド電極膜216のパッド外縁216bおよびフリップチップ用バンプ220のバンプ外縁220bの平面形状は、図2に示したのと同様に、それぞれ、八角形の平面形状を有する構成とすることができる。なお、本例でも、これらは全て中心が重なる配置とすることができる。
図4から図8は、本実施の形態における半導体装置200の製造手順の一例を示す工程断面図である。
図10は、本実施の形態における半導体装置200の構成の効果を示す断面図である。
フリップチップ用バンプ220がプリント基板等に接続される際、プリント基板の収縮によってフリップチップ用バンプ220が傾けられる。このとき、フリップチップ用バンプ220端部(外縁)には大きな変位が生じ、図中破線で示した角部に応力がかかる。フリップチップ用バンプ220にかかる応力は、下方に伝わる。本実施の形態における半導体装置100の構成によれば、フリップチップ用バンプ220の外縁直下の領域には、パッド電極膜216との間に第2のポリイミド樹脂膜218が存在している。そのため、第2のポリイミド樹脂膜218が、フリップチップ用バンプ220を介してパッド電極膜216に加わる応力を吸収することができる。
本例でも、第2のポリイミド樹脂膜218の第2の開口部218aの外縁と、第1のポリイミド樹脂膜214の第1の開口部214aの外縁とが平面視で重ならないように形成されている。ただし、本例では、平面視で、第1の開口部214aの外縁が、第2の開口部218aの外縁よりも内側の領域に形成されている。つまり、本例において、第2のポリイミド樹脂膜218の第2の開口部218aの最大径Bが、第1のポリイミド樹脂膜214の第1の開口部214aの最大径Aより大きい構成となっている。このような構成としても、フリップチップ用バンプ220のビア部とパッド電極膜216のビア部のビア径が異なるので、応力のかかる位置が平面視で重ならない構成とすることができ、応力を緩和することができる。これにより、半導体チップ202中の絶縁膜(とくに低誘電率絶縁膜)の破壊も抑えられる。
202 半導体チップ
210 配線
212 カバー絶縁膜
214 第1のポリイミド樹脂膜
214a 第1の開口部
216 パッド電極膜
216b パッド外縁
218 第2のポリイミド樹脂膜
218a 第2の開口部
220 フリップチップ用バンプ
220b バンプ外縁
222 外部電極
Claims (14)
- 基板と、
前記基板上に形成された配線と、
前記配線上に形成され、当該配線の一部を露出する第1の開口部が形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されるとともに、前記第1の絶縁膜の前記第1の開口部から露出した前記配線の全面に接して形成されたパッド電極膜と、
前記第1の絶縁膜および前記パッド電極膜上に形成され、当該パッド電極膜の一部を露出する第2の開口部が形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されるとともに、前記第2の絶縁膜の前記第2の開口部から露出した前記パッド電極膜の全面に接して形成されたフリップチップ用バンプと、
を含み、
平面視において、前記フリップチップ用バンプの外縁直下の領域には、前記パッド電極膜との間に前記第2の絶縁膜が存在し、
平面視で、前記フリップチップ用バンプの外縁は、前記パッド電極膜の外縁の内側の領域に形成された半導体装置。 - 請求項1に記載の半導体装置において、
前記パッド電極膜の外縁の直下の領域には、当該パッド電極膜に接して前記第1の絶縁膜が形成されている半導体装置。 - 請求項1または2に記載の半導体装置において、
前記基板と前記配線との間には、多層配線構造が形成されている半導体装置。 - 請求項1から3いずれかに記載の半導体装置において、
前記基板と前記配線との間には、低誘電率絶縁膜を含む多層配線構造が形成されている半導体装置。 - 請求項1から4いずれかに記載の半導体装置において、
前記配線と前記パッド電極膜との接触領域の外縁と、前記パッド電極膜と前記フリップチップ用バンプとの接触領域の外縁とが平面視で重ならないように形成された半導体装置。 - 請求項1から5いずれかに記載の半導体装置において、
前記配線、前記パッド電極膜、および前記フリップチップ用バンプは、平面視で重なる領域を有する半導体装置。 - 請求項1から6いずれかに記載の半導体装置において、
前記配線、前記パッド電極膜、および前記フリップチップ用バンプは、それぞれの中心が平面視で重なる半導体装置。 - 請求項1から7いずれかに記載の半導体装置において、
前記フリップチップ用バンプは、前記第2の絶縁膜中に形成され、前記パッド電極膜に接して設けられたビア部と、前記第2の絶縁膜上の前記第2の開口部外に露出して形成されたピラー部とを含み、前記ビア部の側壁周囲には、前記第2の絶縁膜が形成されている半導体装置。 - 請求項1から8いずれかに記載の半導体装置において、
前記パッド電極膜の中央部は窪んで形成され、かつ当該中央部の所定の領域は平坦に形成され、前記フリップチップ用バンプは、前記パッド電極膜の当該所定の領域に接して設けられ、前記フリップチップ用バンプと前記パッド電極膜との接触領域の外縁は、前記パッド電極膜の前記所定の領域の外縁よりも内側の領域に存在する半導体装置。 - 請求項1から9いずれかに記載の半導体装置において、
前記第2の絶縁膜は、有機樹脂膜である半導体装置。 - 請求項1から10いずれかに記載の半導体装置において、
前記第2の絶縁膜は、ポリイミド樹脂膜である半導体装置。 - 請求項1から11いずれかに記載の半導体装置において、
前記第1の絶縁膜は、ポリイミド樹脂膜である半導体装置。 - 請求項1から12いずれかに記載の半導体装置において、
平面視で、前記パッド電極膜と前記フリップチップ用バンプとの接触領域の外縁が、前記配線と前記パッド電極膜との接触領域の外縁よりも内側の領域に形成された半導体装置。 - 請求項1から12いずれかに記載の半導体装置において、
平面視で、前記配線と前記パッド電極膜との接触領域の外縁が、前記パッド電極膜と前記フリップチップ用バンプとの接触領域の外縁よりも内側の領域に形成された半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010168686A JP2012028708A (ja) | 2010-07-27 | 2010-07-27 | 半導体装置 |
US13/192,049 US8304905B2 (en) | 2010-07-27 | 2011-07-27 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010168686A JP2012028708A (ja) | 2010-07-27 | 2010-07-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012028708A true JP2012028708A (ja) | 2012-02-09 |
Family
ID=45525900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010168686A Pending JP2012028708A (ja) | 2010-07-27 | 2010-07-27 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8304905B2 (ja) |
JP (1) | JP2012028708A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015002234A (ja) * | 2013-06-14 | 2015-01-05 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
KR20170141840A (ko) * | 2016-06-15 | 2017-12-27 | 삼성디스플레이 주식회사 | 집적 회로 및 그 제조 방법 |
JP2018206797A (ja) * | 2017-05-30 | 2018-12-27 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
JP2019024130A (ja) * | 2018-11-14 | 2019-02-14 | アオイ電子株式会社 | 半導体装置の製造方法 |
WO2023063146A1 (ja) * | 2021-10-11 | 2023-04-20 | イビデン株式会社 | 配線基板 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101782503B1 (ko) * | 2011-05-18 | 2017-09-28 | 삼성전자 주식회사 | 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법 |
US10269747B2 (en) * | 2012-10-25 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company | Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices |
JP5737313B2 (ja) * | 2013-03-28 | 2015-06-17 | Tdk株式会社 | 電子部品及びその製造方法 |
US20150069585A1 (en) * | 2013-09-12 | 2015-03-12 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device with an angled passivation layer |
US9646943B1 (en) | 2015-12-31 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Connector structure and method of forming same |
US11063009B2 (en) * | 2017-04-10 | 2021-07-13 | Renesas Electronics Corporation | Semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6336548A (ja) * | 1986-07-31 | 1988-02-17 | Nec Corp | 半導体装置及びその製造方法 |
JPS6412553A (en) * | 1987-07-07 | 1989-01-17 | Nec Corp | Manufacture of semiconductor device |
JPS6415956A (en) * | 1987-07-10 | 1989-01-19 | Nec Corp | Method for forming bump |
JPH0521439A (ja) * | 1991-07-16 | 1993-01-29 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2007052351A (ja) * | 2005-08-19 | 2007-03-01 | Jsr Corp | バンプ形成用樹脂組成物、バンプ形成用二層積層膜、およびバンプ形成方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4268849A (en) * | 1978-11-03 | 1981-05-19 | National Semiconductor Corporation | Raised bonding pad |
US5665996A (en) * | 1994-12-30 | 1997-09-09 | Siliconix Incorporated | Vertical power mosfet having thick metal layer to reduce distributed resistance |
JP2000243874A (ja) | 1999-02-23 | 2000-09-08 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP4024958B2 (ja) | 1999-03-15 | 2007-12-19 | 株式会社ルネサステクノロジ | 半導体装置および半導体実装構造体 |
US7180185B2 (en) | 2003-06-13 | 2007-02-20 | Oki Electric Industry Co., Ltd | Semiconductor device with connections for bump electrodes |
JP5294611B2 (ja) | 2007-11-14 | 2013-09-18 | スパンション エルエルシー | 半導体装置及びその製造方法 |
-
2010
- 2010-07-27 JP JP2010168686A patent/JP2012028708A/ja active Pending
-
2011
- 2011-07-27 US US13/192,049 patent/US8304905B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6336548A (ja) * | 1986-07-31 | 1988-02-17 | Nec Corp | 半導体装置及びその製造方法 |
JPS6412553A (en) * | 1987-07-07 | 1989-01-17 | Nec Corp | Manufacture of semiconductor device |
JPS6415956A (en) * | 1987-07-10 | 1989-01-19 | Nec Corp | Method for forming bump |
JPH0521439A (ja) * | 1991-07-16 | 1993-01-29 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2007052351A (ja) * | 2005-08-19 | 2007-03-01 | Jsr Corp | バンプ形成用樹脂組成物、バンプ形成用二層積層膜、およびバンプ形成方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015002234A (ja) * | 2013-06-14 | 2015-01-05 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
KR20170141840A (ko) * | 2016-06-15 | 2017-12-27 | 삼성디스플레이 주식회사 | 집적 회로 및 그 제조 방법 |
KR102624624B1 (ko) * | 2016-06-15 | 2024-01-12 | 삼성디스플레이 주식회사 | 집적 회로 및 그 제조 방법 |
JP2018206797A (ja) * | 2017-05-30 | 2018-12-27 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
JP2019024130A (ja) * | 2018-11-14 | 2019-02-14 | アオイ電子株式会社 | 半導体装置の製造方法 |
WO2023063146A1 (ja) * | 2021-10-11 | 2023-04-20 | イビデン株式会社 | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
US8304905B2 (en) | 2012-11-06 |
US20120025371A1 (en) | 2012-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012028708A (ja) | 半導体装置 | |
US20130249082A1 (en) | Conductive bump structure on substrate and fabrication method thereof | |
JP5249080B2 (ja) | 半導体装置 | |
JPWO2009013826A1 (ja) | 半導体装置 | |
JP2011054805A (ja) | 半導体装置、及び半導体装置の製造方法 | |
US7863719B2 (en) | Wafer level chip scale package | |
JP2004104103A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US9362245B2 (en) | Package structure and fabrication method thereof | |
JP2007005357A (ja) | 半導体装置の製造方法 | |
JP2004281898A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR20220033636A (ko) | 반도체 패키지 | |
JP2006287094A (ja) | 半導体装置及びその製造方法 | |
KR20130126171A (ko) | 범프 구조물 및 이의 형성 방법 | |
JP4812673B2 (ja) | 半導体装置 | |
JP4728079B2 (ja) | 半導体装置用基板および半導体装置 | |
JP2008311530A (ja) | 半導体装置 | |
JP2008227161A (ja) | 半導体装置 | |
JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3928729B2 (ja) | 半導体装置 | |
JP2008311531A (ja) | 半導体装置 | |
JP2007318060A (ja) | 半導体装置及びその製造方法 | |
JP4240226B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4038691B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4038692B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131015 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131119 |