JP4728079B2 - 半導体装置用基板および半導体装置 - Google Patents

半導体装置用基板および半導体装置 Download PDF

Info

Publication number
JP4728079B2
JP4728079B2 JP2005294960A JP2005294960A JP4728079B2 JP 4728079 B2 JP4728079 B2 JP 4728079B2 JP 2005294960 A JP2005294960 A JP 2005294960A JP 2005294960 A JP2005294960 A JP 2005294960A JP 4728079 B2 JP4728079 B2 JP 4728079B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
wiring
external electrode
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005294960A
Other languages
English (en)
Other versions
JP2007103855A (ja
Inventor
洋一郎 栗田
康志 副島
連也 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005294960A priority Critical patent/JP4728079B2/ja
Priority to US11/543,084 priority patent/US7495345B2/en
Publication of JP2007103855A publication Critical patent/JP2007103855A/ja
Application granted granted Critical
Publication of JP4728079B2 publication Critical patent/JP4728079B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置用基板および半導体装置に関する。
従来の半導体装置としては、例えば特許文献１，２に記載されたものがある。これらの文献に記載の半導体装置においては、配線パターンが形成された半導体装置用基板上に、半導体チップがフリップチップ実装されている。これらの基板と半導体チップとの間には、アンダーフィル樹脂が充填されている。
図１３は、特許文献２に開示された半導体装置用基板を示す平面図である。この基板の表面には、半導体チップが載置される領域１１１が設けられている。基板の表面は、その一部領域１１２を除いて、ソルダーレジスト１１３で覆われている。この領域１１２のうち配線１１０が露出する部分１０１において、当該基板と半導体チップとの接続が行われる。また、領域１１１の周囲には、樹脂止めパターン１１４が形成されている。この樹脂止めパターン１１４は、配線１１０と同一材料且つ同一工程で形成されたものであり、その一部は配線１１０と一体に形成されている。なお、配線１１０の一端（領域１１１の外側に位置する端部）は、図示しない外部電極パッドに接続されている。
特開２００３−３２４１８２号公報 特開平１０−１２７７０号公報
上述の半導体装置のように、基板および半導体チップ間の間隙にアンダーフィル樹脂が充填された半導体装置においては、その製造時に、上記間隙の外にアンダーフィル樹脂が流出しないようにすることが肝要である。もし、かかる流出が起こると、基板上に形成された外部電極パッドがアンダーフィル樹脂によって汚染される恐れがあるからである。外部電極パッドの汚染は、製造される半導体装置の信頼性の低下につながってしまう。
この点、特許文献２の半導体装置用基板においては、上述の樹脂止めパターン１１４を設けることにより、アンダーフィル樹脂の流出防止を図っている。しかしながら、図１３に矢印で示すように、アンダーフィル樹脂が配線１１０を伝って外部電極パッドに達するのを防止することができない。
本発明による半導体装置用基板は、半導体チップが載置される載置領域を有する半導体装置用基板であって、支持基体上に設けられ、配線を含む配線層と、上記配線層上に設けられた絶縁層と、上記載置領域内に位置する上記絶縁層中に設けられ、上記配線に一端が接続されているとともに、上記半導体チップのバンプに他端が接続されるチップ接続電極と、上記載置領域外に位置する上記絶縁層中に設けられ、上記配線に一端が接続されているとともに、上記絶縁層上に設けられる外部電極端子に他端が接続される外部電極パッドと、上記載置領域と上記外部電極パッドとの間に位置する上記絶縁層中に設けられるとともに当該絶縁層の表面に露出し、導電材料によって構成された樹脂止めパターンと、を備え、上記絶縁層及び上記樹脂止めパターンは同一面を形成しており、かつ上記絶縁層上のうち上記載置領域の周囲に位置する上記絶縁層上には凸部が形成されていないことを特徴とする。
この半導体装置用基板においては、載置領域と外部電極パッドとの間に樹脂止めパターンが設けられている。この樹脂止めパターンは、導体であるため、当該パターンが設けられた絶縁層に比して、アンダーフィル樹脂に対する濡れ性が低い。これにより、アンダーフィル樹脂が樹脂止めパターンを超えて外部電極パッドに達するのを防ぐことができる。しかも、この樹脂止めパターンは、配線層とは異なる層（上記絶縁層）中に設けられている。したがって、特許文献２の半導体装置用基板とは異なり、アンダーフィル樹脂が配線を伝って外部電極パッドに達するのも防ぐことができる。
本発明によれば、信頼性に優れた半導体装置を製造するのに適した半導体装置用基板、およびその基板を用いた半導体装置が実現される。
以下、図面を参照しつつ、本発明による半導体装置用基板および半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本発明による半導体装置の第１実施形態を示す断面図である。半導体装置１は、半導体装置用基板１０、半導体チップ３０、アンダーフィル樹脂４０、および外部電極端子５０を備えている。
半導体装置用基板１０は、支持基体１２、配線層１４、絶縁性樹脂層１６（絶縁層）、チップ接続電極１７、外部電極パッド１８および樹脂止めパターン１９を備えている。また、半導体装置用基板１０は、半導体チップ３０が載置される領域である載置領域Ｄ１を有している。本実施形態において支持基体１２は、樹脂基板である。樹脂基板の材料としては、例えば、フィラー入りのエポキシ樹脂を用いることができる。支持基体１２の表層には、配線１３が形成されている。半導体装置１においては、この配線１３を含む支持基体１２の表層が配線層１４に相当する。配線層１４上には、絶縁性樹脂層１６が形成されている。絶縁性樹脂層１６を構成する絶縁性樹脂としては、例えば、感光性ポリイミド樹脂、ＰＢＯ（ポリベンゾオキサゾール）またはエポキシ樹脂等を用いることができる。
絶縁性樹脂層１６中には、チップ接続電極１７、外部電極パッド１８および樹脂止めパターン１９が形成されている。チップ接続電極１７は、絶縁性樹脂層１６のうち載置領域Ｄ１内に位置する部分に設けられている。このチップ接続電極１７は、絶縁性樹脂層１６を貫通し、一端が配線１３に接続されているとともに、他端が絶縁性樹脂層１６の表面に露出している。この他端には、後述する半導体チップ３０のバンプ３２が接続される。
外部電極パッド１８は、絶縁性樹脂層１６のうち載置領域Ｄ１外に位置する部分に設けられている。この外部電極パッド１８も、絶縁性樹脂層１６を貫通し、一端が配線１３に接続されている。すなわち、外部電極パッド１８は、配線１３によってチップ接続電極１７と電気的に接続されている。また、外部電極パッド１８の他端は、絶縁性樹脂層１６の表面に露出しており、外部電極端子５０に接続される。
樹脂止めパターン１９は、絶縁性樹脂層１６のうち載置領域Ｄ１外に位置する部分に設けられている。具体的には、樹脂止めパターン１９は、載置領域Ｄ１と外部電極パッド１８との間に設けられている。この樹脂止めパターン１９も、一端が配線１３に接続されているとともに、他端が絶縁性樹脂層１６の表面に露出している。ただし、樹脂止めパターン１９の上記一端は、配線１３に接続されている必要はなく、配線１３と離間していてもよい。
樹脂止めパターン１９は、導電材料によって構成されている。本実施形態においては特に、樹脂止めパターン１９は、チップ接続電極１７および外部電極パッド１８と同一の導電材料によって構成されている。かかる導電材料としては、例えばＣｕを用いることができる。
これらのチップ接続電極１７、外部電極パッド１８および樹脂止めパターン１９の露出面は、絶縁性樹脂層１６の表面と略同一平面上にある。したがって、絶縁性樹脂層１６の表面は、略平坦となっている。なお、絶縁性樹脂層１６の表面に露出するチップ接続電極１７、外部電極パッド１８および樹脂止めパターン１９の面上にＡｕ膜が形成されていてもよい。
かかる構成の半導体装置用基板１０上には、半導体チップ３０が載置されている。この半導体チップ３０は、バンプ３２を有しており、そのバンプ３２がチップ接続電極１７に接続されることにより、半導体装置用基板１０の載置領域Ｄ１上に載置されている。また、半導体装置用基板１０と半導体チップ３０との間には、アンダーフィル樹脂４０が充填されている。さらに、半導体装置用基板１０の絶縁性樹脂層１６上には、外部電極パッド１８に接続された外部電極端子５０が形成されている。外部電極端子５０は、例えば半田バンプである。
図２は、半導体装置１を半導体チップ３０側から見たときの平面図を示している。同図においては、外部電極端子５０の図示を省略する一方で、絶縁性樹脂層１６の下層に位置する配線１３を図示している。この図からわかるように、樹脂止めパターン１９は、載置領域Ｄ１の４辺のうち１辺側にのみ設けられている。
図３は、半導体装置用基板１０（絶縁性樹脂層１６）の表面の一部を示す平面図である。同図においても、図２と同様に、配線１３を図示している。この図からわかるように、絶縁性樹脂層１６の表面において樹脂止めパターン１９の周囲全体が絶縁性樹脂層１６によって囲まれている。
図４〜図７を参照しつつ、半導体装置１の製造方法の一例を説明する。まず、スパッタ法等を用いて、金属薄膜であるシード層９２をシリコンウエハ９０上に形成する（図４（ａ））。その後、シード層９２上に、パターニングされた絶縁性樹脂層１６を形成する（図４（ｂ））。
次に、シード層９２を給電層としためっき法等により、絶縁性樹脂層１６の開口中に導体ヴィアを形成する。この導体ヴィアがチップ接続電極１７、外部電極パッド１８および樹脂止めパターン１９となる（図５（ａ））。その後、絶縁性樹脂層１６上に、セミアディティブ法等を用いて配線１３を形成する（図５（ｂ））。
次に、モールド工法等により、支持基体１２となる絶縁性樹脂１２ａを絶縁性樹脂層１６および配線１３の全面に形成する（図６（ａ））。続いて、シリコンウエハ９０を除去した後、シード層９２をエッチング除去する。シリコンウエハ９０の除去方法としては、研削、化学的機械的研磨またはエッチング等を用いることが望ましい。これらの方法を組み合わせて用いてもよい。例えば、シリコンウエハ９０を研削した後、残った部分を化学的機械的研磨もしくはエッチング、またはその両方を用いて除去してもよい。また、エッチングは、ドライエッチングまたはウェットエッチングの何れであってもよい。ただし、シリコンウエハ９０の残った部分を完全に除去する段階でドライエッチングを用いた場合、エッチング選択比を大きく取れるために、シード層９２を安定的に残すことが可能となる。
さらに、露出したチップ接続電極１７、外部電極パッド１８および樹脂止めパターン１９の表面に、無電解めっき等によりＡｕ膜を形成する。これにより、半導体装置用基板１０が得られる（図６（ｂ））。
次に、半導体装置用基板１０上に半導体チップ３０を載置する。この載置は、フリップチップ工法、すなわち半導体チップ３０のバンプ３２をチップ接続電極１７に接続することによって行われる（図７（ａ））。その後、樹脂ディスペンサ９４等を用いて、半導体チップ３０と樹脂止めパターン１９との間にアンダーフィル樹脂４０を滴下する。滴下されたアンダーフィル樹脂４０は、毛細管現象によって半導体装置用基板１０と半導体チップ３０との間の間隙に浸入してゆく（図７（ｂ））。当該間隙がアンダーフィル樹脂４０で満たされるまで、アンダーフィル樹脂４０の滴下を続ける。その後、例えば１５０℃に加熱することにより、アンダーフィル樹脂４０を硬化させる（図７（ｃ））。さらに、外部電極パッド１８上に外部電極端子５０を形成する。外部電極端子５０の形成は、例えば、外部電極パッド１８上にフラックス（図示せず）を介して半田ボールを載置した後、リフロー処理をすることによって行うことができる。以上により、図１に示す半導体装置１が得られる。
なお、絶縁性樹脂層１６の材料として非感光性の樹脂を用いた場合、半導体装置用基板１０は、次のように製造することができる。まず、図４（ａ）で説明したのと同様に、シード層９２をシリコンウエハ９０上に形成する（図１４（ａ））。その後、シード層９２上に、パターニングされたフォトレジスト９６を形成する（図１４（ｂ））。
次に、シード層９２を給電層としためっき法等により、フォトレジスト９６の開口中に、チップ接続電極１７、外部電極パッド１８および樹脂止めパターン１９となる導体ヴィアを形成する。（図１５（ａ））。その後、フォトレジスト９６を除去する（図１５（ｂ））。
続いて、上記導体ヴィアを埋め込むように、シード層９２上に絶縁樹脂１６ａを形成する（図１６（ａ））。さらに、導体ヴィアが露出するまで、絶縁樹脂１６ａの表面を研削する。これにより、絶縁樹脂層１６が形成される（図１６（ｂ））。その後の工程は、上述した製造方法と同様である。
本実施形態の効果を説明する。半導体装置用基板１０においては、載置領域Ｄ１と外部電極パッド１８との間に樹脂止めパターン１９が設けられている。この樹脂止めパターン１９は、導体であるため、絶縁性樹脂層１６に比して、アンダーフィル樹脂４０に対する濡れ性が低い。これにより、アンダーフィル樹脂４０が樹脂止めパターン１９を超えて外部電極パッド１８に達するのを防ぐことができる。しかも、この樹脂止めパターン１９は、配線層１４とは異なる層（絶縁性樹脂層１６）中に設けられている。したがって、特許文献２の半導体装置用基板とは異なり、アンダーフィル樹脂４０が配線１３を伝って外部電極パッド１８に達するのも防ぐことができる。よって、信頼性に優れた半導体装置を製造するのに適した半導体装置用基板１０が実現されている。
また、半導体装置１は、この半導体装置用基板１０を備えているため、その製造時にはアンダーフィル樹脂４０による外部電極パッド１８の汚染が防止される。したがって、信頼性に優れた半導体装置１が実現されている。
ところで、アンダーフィル樹脂による外部電極パッドの汚染を防止する手法としては、樹脂パターンを設けること以外にも、樹脂ダムを設ける手法、または半導体チップと外部電極パッドとの間隔を大きく設計する手法が考えられる。しかしながら、前者の場合、樹脂ダムの形成工程が追加されることにより、製造コストの増大を招いてしまう。また、後者の場合には、半導体装置の大型化につながってしまう。
これに対して、本実施形態においては、樹脂止めパターン１９が設けられているため、上述とおり外部電極パッド１８の汚染を効果的に防ぐことができる。これにより、半導体チップ３０（載置領域Ｄ１）と外部電極パッド１８との間隔を小さく設計することが可能となるため、半導体装置用基板１０ひいては半導体装置１の小型化に適している。また、樹脂止めパターン１９は、チップ接続電極１７および外部電極パッド１８と同一の工程で形成されているので、製造コストの増大を抑えることができる。
また、樹脂止めパターン１９は、チップ接続電極１７および外部電極パッド１８と同一の導電材料によって構成されている。これにより、チップ接続電極１７および外部電極パッド１８と同一工程で樹脂止めパターン１９を形成することが可能となる。
絶縁性樹脂層１６の表面において、樹脂止めパターン１９の周囲全体が絶縁性樹脂層１６によって囲まれている。これにより、アンダーフィル樹脂４０に対する濡れ性が変わる絶縁性樹脂層１６と樹脂止めパターン１９との境界で、アンダーフィル樹脂４０の進行を一層確実に止めることができる。
樹脂止めパターン１９は、載置領域Ｄ１の１辺側にのみ設けられている。その１辺側からアンダーフィル樹脂４０を注入すれば、その流出を充分に防ぐことができる。よって、簡略な構成で、外部電極パッド１８の汚染を防ぐことができる。ただし、載置領域Ｄ１の１辺側にのみ樹脂止めパターン１９を設けることは必須ではなく、２辺または３辺に設けてもよく、４辺すべてに設けてもよい。
半導体装置用基板１０の絶縁性樹脂層１６上に、外部電極パッド１８に接続された外部電極端子５０が設けられている。上述のとおりアンダーフィル樹脂４０による外部電極パッド１８の汚染が効果的に防止されているため、この外部電極端子５０と外部電極パッド１８との間で高い接続信頼性が得られる。
また、半導体装置１は、外部電極端子５０と半導体チップ３０とが半導体装置用基板１０の同一面上に設けられたＢＧＡ（Ball Grid Array）型パッケージ構造を有している。このため、半導体装置１は薄型化に適している。さらに、半導体装置用基板１０（絶縁性樹脂層１６）の表面が略平坦であるため、アンダーフィル樹脂４０の注入時にボイドが発生しにくい構造となっている。
絶縁性樹脂層１６の表面に露出するチップ接続電極１７、外部電極パッド１８および樹脂止めパターン１９の面上にＡｕ膜を設けた場合、チップ接続電極１７とバンプ３２との間、および外部電極パッド１８と外部電極端子５０との間での接続信頼性が向上する。Ａｕは、Ｃｕに比して、半田に対する濡れ性が高いからである。なお、チップ接続電極１７、外部電極パッド１８および樹脂止めパターン１９のうち、チップ接続電極１７および外部電極パッド１８上にのみＡｕ膜を設けてもよい。
（第２実施形態）
図８は、本発明による半導体装置の第２実施形態を示す断面図である。半導体装置２は、半導体装置用基板２０、半導体チップ３０、アンダーフィル樹脂４０、および外部電極端子５０を備えている。半導体チップ３０、アンダーフィル樹脂４０および外部電極端子５０の構成は、半導体装置１におけるものと同様である。
半導体装置用基板２０は、支持基体１２、配線層２４、絶縁性樹脂層１６、チップ接続電極１７、外部電極パッド１８および樹脂止めパターン１９を備えている。これらのうち配線層２４以外の構成は、半導体装置１におけるものと同様である。
支持基体１２の表層には、配線２３ａが形成されている。この支持基体１２上には、配線２３ｂおよびヴィアプラグ２５が形成された絶縁性樹脂層が形成されている。半導体装置２においては、これらの配線２３ａを含む支持基体１２の表層と、配線２３ｂおよびヴィアプラグ２５を含む絶縁性樹脂層とが配線層２４に相当する。この配線層２４上に、絶縁性樹脂層１６が形成されている。すなわち、半導体装置２は、多層配線構造を有している。
チップ接続電極１７および外部電極パッド１８は、最上層の配線２３ｂに接続されている。この配線２３ｂは、ヴィアプラグ２５によって下層の配線２３ａに接続されている。したがって、チップ接続電極１７と外部電極パッド１８とは、これらの接続された配線２３ｂよりも下層の配線２３ａを介して、互いに電気的に接続されている。これにより、チップ接続電極１７および外部電極パッド１８を結ぶ配線と樹脂止めパターン１９とが互いに電気的に絶縁されている。
かかる構成の半導体装置２は、半導体装置１が奏する効果に加えて、以下の効果を奏する。すなわち、チップ接続電極１７および外部電極パッド１８を結ぶ配線と樹脂止めパターン１９とが互いに電気的に絶縁されているため、チップ接続電極１７と外部電極パッド１８との間の信号経路に樹脂止めパターン１９が含まれるのを防ぐことができる。信号の伝達に不要な樹脂止めパターン１９が信号経路に含まれると、電気特性の劣化につながる可能性がある。
また、本実施形態においては、多層配線における下層の配線２３ａを利用することにより、チップ接続電極１７および外部電極パッド１８を結ぶ配線と樹脂止めパターン１９とを電気的に絶縁している。これにより、樹脂止めパターン１９の設計自由度が向上する。上記配線と樹脂止めパターン１９とが電気的に絶縁されていない場合は、配線同士が樹脂止めパターン１９を介してショートしないように樹脂止めパターン１９をレイアウトする必要があるのに対して、絶縁されている場合には、かかる制約がないからである。
本発明による半導体装置用基板および半導体装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては支持基体として樹脂基板を用いる例を示したが、支持基体としてシリコン基板を用いてもよい。
また、配線および樹脂止めパターンは、図３に示したものに限らず、様々なレイアウトとすることができる。例えば、図９に示すように、樹脂止めパターン１９を迂回するように配線１３を形成してもよい。あるいは、図１０に示すように、外部電極パッド１８に接続された配線１３の両側にそれぞれ樹脂止めパターン１９を形成してもよい。図９および図１０において、樹脂止めパターン１９は、平面視で、チップ接続電極１７および外部電極パッド１８を接続する配線１３と重ならない領域に設けられている。これにより、単層配線の場合にも、配線と樹脂止めパターンとを電気的に絶縁することが可能となる。
図１１に示すように、支持基体１２中に導体ヴィア６０を形成してもよい。導体ヴィア６０は、一端が配線１３に接続され、他端が支持基体１２の裏面（半導体チップ３０接合面の反対側の面）上に露出している。これにより、半導体チップ３０の信号を支持基体１２の裏面側からも取り出すことが可能となる。
図１２に示すように、半導体チップ（第１の半導体チップ）とは別の半導体チップ７０（第２の半導体チップ）を支持基体１２中に埋設してもよい。半導体チップ７０は、バンプ７２を有しており、そのバンプ７２が配線１３に接続されている。また、半導体チップ７０と絶縁性樹脂層１６との間には、アンダーフィル樹脂８０が充填されている。このように支持基体１２中にも半導体チップを埋設することにより、高密度なマルチ・チップ・パッケージが得られる。
本発明による半導体装置の第１実施形態を示す断面図である。 図１の半導体装置を示す平面図である。 図１の半導体装置用基板の一部を示す平面図である。 （ａ）および（ｂ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）および（ｂ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）および（ｂ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。 本発明による半導体装置の第２実施形態を示す断面図である。 実施形態に係る半導体装置の変形例を説明するための平面図である。 実施形態に係る半導体装置の変形例を説明するための平面図である。 実施形態に係る半導体装置の変形例を説明するための断面図である。 実施形態に係る半導体装置の変形例を説明するための断面図である。 特許文献２に開示された半導体装置用基板を示す平面図である。 （ａ）および（ｂ）は、図１の半導体装置の製造方法の変形例を示す工程図である。 （ａ）および（ｂ）は、図１の半導体装置の製造方法の変形例を示す工程図である。 （ａ）および（ｂ）は、図１の半導体装置の製造方法の変形例を示す工程図である。
符号の説明
１ 半導体装置
２ 半導体装置
１０ 半導体装置用基板
１２ 支持基体
１３ 配線
１４ 配線層
１６ 絶縁性樹脂層
１７ チップ接続電極
１８ 外部電極パッド
１９ 樹脂止めパターン
２０ 半導体装置用基板
２３ａ 配線
２３ｂ 配線
２４ 配線層
２５ ヴィアプラグ
３０ 半導体チップ
３２ バンプ
４０ アンダーフィル樹脂
５０ 外部電極端子
６０ 導体ヴィア
７０ 半導体チップ
７２ バンプ
８０ アンダーフィル樹脂
９０ シリコンウエハ
９２ シード層
９４ 樹脂ディスペンサ
Ｄ１ 載置領域

Claims (11)

  1. 半導体チップが載置される載置領域を有する半導体装置用基板であって、
    支持基体上に設けられ、配線を含む配線層と、
    前記配線層上に設けられた絶縁層と、
    前記載置領域内に位置する前記絶縁層中に設けられ、前記配線に一端が接続されているとともに、前記半導体チップのバンプに他端が接続されるチップ接続電極と、
    前記載置領域外に位置する前記絶縁層中に設けられ、前記配線に一端が接続されているとともに、前記絶縁層上に設けられる外部電極端子に他端が接続される外部電極パッドと、
    前記載置領域と前記外部電極パッドとの間に位置する前記絶縁層中に設けられるとともに当該絶縁層の表面に露出し、導電材料によって構成された樹脂止めパターンと、
    を備え、
    前記絶縁層及び前記樹脂止めパターンは同一面を形成しており、かつ前記絶縁層上のうち前記載置領域の周囲に位置する前記絶縁層上には凸部が形成されていないことを特徴とする半導体装置用基板。
  2. 請求項１に記載の半導体装置用基板において、
    前記樹脂止めパターンは、前記チップ接続電極および前記外部電極パッドと同一の導電材料によって構成されている半導体装置用基板。
  3. 請求項１または２に記載の半導体装置用基板において、
    前記絶縁層の前記表面において、前記樹脂止めパターンの周囲全体が当該絶縁層によって囲まれている半導体装置用基板。
  4. 請求項１乃至３いずれかに記載の半導体装置用基板において、
    前記樹脂止めパターンは、前記載置領域の１辺側にのみ設けられている半導体装置用基板。
  5. 請求項１乃至４いずれかに記載の半導体装置用基板において、
    前記チップ接続電極および前記外部電極パッドを接続する前記配線と前記樹脂止めパターンとは、互いに電気的に絶縁されている半導体装置用基板。
  6. 請求項５に記載の半導体装置用基板において、
    前記配線は多層配線であり、
    前記チップ接続電極および前記外部電極パッドは、当該チップ接続電極および外部電極パッドが接続された最上層の配線よりも下層の配線を介して、互いに電気的に接続されている半導体装置用基板。
  7. 請求項５または６に記載の半導体装置用基板において、
    前記樹脂止めパターンは、平面視で、前記チップ接続電極および前記外部電極パッドを接続する前記配線と重ならない領域に設けられている半導体装置用基板。
  8. 請求項１乃至７いずれかに記載の半導体装置用基板において、
    前記チップ接続電極の前記他端上および前記外部電極パッドの前記他端上にそれぞれＡｕ膜が形成されている半導体装置用基板。
  9. 請求項１乃至８いずれかに記載の半導体装置用基板において、
    前記樹脂止めパターンの上面全体が露出するとともに周囲全体が前記絶縁層によって囲まれている半導体装置用基板。
  10. 請求項１乃至９いずれかに記載の半導体装置用基板と、
    バンプを有し、当該バンプが前記チップ接続電極に接続されることにより、当該半導体装置用基板の前記載置領域上に載置された半導体チップと、
    当該半導体装置用基板と当該半導体チップとの間に充填されたアンダーフィル樹脂と、
    を備えることを特徴とする半導体装置。
  11. 請求項１０に記載の半導体装置において、
    前記半導体装置用基板の前記絶縁層上に設けられ、前記外部電極パッドに接続された外部電極端子を備える半導体装置。
JP2005294960A 2005-10-07 2005-10-07 半導体装置用基板および半導体装置 Expired - Fee Related JP4728079B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005294960A JP4728079B2 (ja) 2005-10-07 2005-10-07 半導体装置用基板および半導体装置
US11/543,084 US7495345B2 (en) 2005-10-07 2006-10-05 Semiconductor device-composing substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005294960A JP4728079B2 (ja) 2005-10-07 2005-10-07 半導体装置用基板および半導体装置

Publications (2)

Publication Number Publication Date
JP2007103855A JP2007103855A (ja) 2007-04-19
JP4728079B2 true JP4728079B2 (ja) 2011-07-20

Family

ID=37730395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005294960A Expired - Fee Related JP4728079B2 (ja) 2005-10-07 2005-10-07 半導体装置用基板および半導体装置

Country Status (2)

Country Link
US (1) US7495345B2 (ja)
JP (1) JP4728079B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10455875B2 (en) 2007-06-06 2019-10-29 Higher Dimension Materials, Inc. Cut, abrasion and/or puncture resistant knitted gloves

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659192B2 (en) * 2006-12-29 2010-02-09 Intel Corporation Methods of forming stepped bumps and structures formed thereby
JP5183949B2 (ja) * 2007-03-30 2013-04-17 日本電気株式会社 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JPH0951015A (ja) * 1995-08-09 1997-02-18 Citizen Watch Co Ltd 半導体装置
JP3205703B2 (ja) 1996-06-25 2001-09-04 シャープ株式会社 半導体装置
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
US6828661B2 (en) * 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
JP2003324182A (ja) 2002-04-30 2003-11-14 Fujitsu Ltd フリップチップ接合方法及びフリップチップ接合構造
JP2004214255A (ja) * 2002-12-27 2004-07-29 Casio Comput Co Ltd 電子部品の接続構造
JP4415717B2 (ja) * 2004-03-23 2010-02-17 ソニー株式会社 半導体装置及びその製造方法
JP4291209B2 (ja) * 2004-05-20 2009-07-08 エルピーダメモリ株式会社 半導体装置の製造方法
JP4438579B2 (ja) * 2004-09-14 2010-03-24 株式会社デンソー センサ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10455875B2 (en) 2007-06-06 2019-10-29 Higher Dimension Materials, Inc. Cut, abrasion and/or puncture resistant knitted gloves

Also Published As

Publication number Publication date
US7495345B2 (en) 2009-02-24
JP2007103855A (ja) 2007-04-19
US20070023906A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
US11121108B2 (en) Flip chip package utilizing trace bump trace interconnection
US12142560B2 (en) Semiconductor packages and methods of forming same
JP4361820B2 (ja) ウエハーレベルパッケージ、マルチ積層パッケージ及びその製造方法
US20160043041A1 (en) Semiconductor packages and methods of packaging semiconductor devices
CN110098162A (zh) 包括导热层的半导体封装件
TWI551199B (zh) 具電性連接結構之基板及其製法
KR100969441B1 (ko) 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
US20170125369A1 (en) Semiconductor package and method for manufacturing the same
KR20200024499A (ko) 브리지 다이를 포함하는 스택 패키지
TWI890695B (zh) 半導體裝置以及其製造方法
TWI556379B (zh) 半導體封裝件及其製法
US12412869B2 (en) Electronic structure having first and second thermal conductive materials covering conductive bumps and manufacturing method thereof, and electronic package having electronic structure and manufacturing method thereof
TWI831749B (zh) 封裝件基板及其製造方法
JP2010245509A (ja) 半導体装置
US20240379535A1 (en) Semiconductor packages and methods of forming same
KR102728801B1 (ko) 반도체 패키지 및 이를 포함하는 반도체 모듈
JP4728079B2 (ja) 半導体装置用基板および半導体装置
CN102800633A (zh) 半导体组件结构及其制法
CN117641723A (zh) 印刷电路板
KR20240080228A (ko) 반도체 패키지 및 그 제조 방법
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
KR100805092B1 (ko) 적층형 다중칩 패키지 및 그 제조 방법
KR20090041988A (ko) 칩 온 칩 반도체 소자의 제조방법
KR20240165498A (ko) 반도체 패키지
JP2004281980A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110414

R150 Certificate of patent or registration of utility model

Ref document number: 4728079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees