JPH0951015A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0951015A JPH0951015A JP7202970A JP20297095A JPH0951015A JP H0951015 A JPH0951015 A JP H0951015A JP 7202970 A JP7202970 A JP 7202970A JP 20297095 A JP20297095 A JP 20297095A JP H0951015 A JPH0951015 A JP H0951015A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode
- height
- ball
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の薄型化、高密度化、高信頼性、
高生産性。 【構成】 片面にＩＣ接続電極２と外部接続電極３を形
成した回路基板６に、一方、ウエファーにバンプ電極７
をバンピングし、所定のチップサイズにダイシングした
ＩＣチップ８をフリップチップボンディングする。前記
ＩＣチップ８の側面を封止樹脂９でポッティングした
後、非電極形成面８ａを所定の厚みまでラッピング研磨
し、マトリックス状に形成された複数の外部接続電極３
上にボール電極１０を形成する。ＩＣチップ８の実装部
上面高さｔをボール電極１０の頂点高さｈより低く形成
する。 【効果】 マザーボード基板の導通及び洗浄が容易、薄
型化及びコスト低下。
高生産性。 【構成】 片面にＩＣ接続電極２と外部接続電極３を形
成した回路基板６に、一方、ウエファーにバンプ電極７
をバンピングし、所定のチップサイズにダイシングした
ＩＣチップ８をフリップチップボンディングする。前記
ＩＣチップ８の側面を封止樹脂９でポッティングした
後、非電極形成面８ａを所定の厚みまでラッピング研磨
し、マトリックス状に形成された複数の外部接続電極３
上にボール電極１０を形成する。ＩＣチップ８の実装部
上面高さｔをボール電極１０の頂点高さｈより低く形成
する。 【効果】 マザーボード基板の導通及び洗浄が容易、薄
型化及びコスト低下。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係わり、更
に詳しくはキャビティダウンでフリップチップボンディ
ングしたボールグリッドアレイ（以下ＢＧＡと略記す
る）に関するものである。
に詳しくはキャビティダウンでフリップチップボンディ
ングしたボールグリッドアレイ（以下ＢＧＡと略記す
る）に関するものである。
【０００２】
【従来の技術】近年、ＩＣチップの高密度実装に伴い、
多数の電極を有する樹脂封止型半導体装置が開発されて
いる。その代表的なものとしては、ＰＧＡ（ピングリッ
ドアレイ）があるが、ＰＧＡはマザーボードに対して着
脱可能であるという利点があるものの、ピンがあるので
大型となり小型化が難しいという問題があった。
多数の電極を有する樹脂封止型半導体装置が開発されて
いる。その代表的なものとしては、ＰＧＡ（ピングリッ
ドアレイ）があるが、ＰＧＡはマザーボードに対して着
脱可能であるという利点があるものの、ピンがあるので
大型となり小型化が難しいという問題があった。
【０００３】そこで、このＰＧＡに代わる小型の樹脂封
止半導体装置として、多ピン化の方向の中で最適なＢＧ
Ａが開発されている。一般的なＢＧＡの構造を図に基づ
いて説明する。
止半導体装置として、多ピン化の方向の中で最適なＢＧ
Ａが開発されている。一般的なＢＧＡの構造を図に基づ
いて説明する。
【０００４】図１０は従来のＢＧＡを示す断面図であ
る。図１０において、２１は略四角形でガラスエポキシ
樹脂等よりなる上下両面に銅箔張りの樹脂基板で、該樹
脂基板２１には複数のスルーホール２２が切削ドリル等
の手段により加工される。前記スルーホール２２の壁面
を含む基板面を洗浄した後、前記樹脂基板２１の全表面
に無電解メッキ及び電解メッキにより銅メッキ層を形成
し、前記スルーホール２２内まで施される。
る。図１０において、２１は略四角形でガラスエポキシ
樹脂等よりなる上下両面に銅箔張りの樹脂基板で、該樹
脂基板２１には複数のスルーホール２２が切削ドリル等
の手段により加工される。前記スルーホール２２の壁面
を含む基板面を洗浄した後、前記樹脂基板２１の全表面
に無電解メッキ及び電解メッキにより銅メッキ層を形成
し、前記スルーホール２２内まで施される。
【０００５】更に、メッキレジストをラミネートし、露
光現像してパターンマスクを形成した後、通常の回路基
板エッチング液を用いてパターンエッチングを行う。前
記樹脂基板２１の上面側にはＩＣチップのＩＣ接続電極
２３及びワイヤーボンディング用の接続電極２４を形成
し、下面側にはパッド電極２５を形成する。尚、前記接
続電極２４とパット電極２５は前記スルーホール２２を
介して接続されている。
光現像してパターンマスクを形成した後、通常の回路基
板エッチング液を用いてパターンエッチングを行う。前
記樹脂基板２１の上面側にはＩＣチップのＩＣ接続電極
２３及びワイヤーボンディング用の接続電極２４を形成
し、下面側にはパッド電極２５を形成する。尚、前記接
続電極２４とパット電極２５は前記スルーホール２２を
介して接続されている。
【０００６】次に、前記樹脂基板２１の上下両面の露出
している電極の銅メッキ層の表面にＮｉメッキ層を施
し、更にＮｉメッキ層の上にボンディングワイヤーと導
通性の優れた金メッキ層を施す。
している電極の銅メッキ層の表面にＮｉメッキ層を施
し、更にＮｉメッキ層の上にボンディングワイヤーと導
通性の優れた金メッキ層を施す。
【０００７】また更に、所定な部分にソルダーレジスト
処理を行い、レジスト膜２６を形成することにより、前
記樹脂基板２１の下面側に、マトリックス状に多数の同
一形状の半田付け可能な表面であるレジスト膜開口部を
形成することにより回路基板２７が完成される。次に、
前記回路基板２７上のＩＣ接続電極２３の前記金メッキ
層の上にＩＣチップ２８を接着剤２９を用いて直接固着
し、該ＩＣチップ２８の電源端子と前記接続電極２４と
をボンディングワイヤー３０で接続した後、該ＩＣチッ
プ２８及びボンディングワイヤー３０を熱硬化性の封止
樹脂３１でトランスファーモールドにより樹脂封止する
ことにより、前記ＩＣチップ２８の遮光と保護を行う。
また前記樹脂基板２１の下面側の前記パッド電極２５に
は半田ボールを供給し、加熱炉で加熱することにより、
ボール電極３２が形成される。このボール電極３２によ
り、図示しないマザーボード基板のパターンと導通され
る。以上によりＢＧＡ３３が完成される。
処理を行い、レジスト膜２６を形成することにより、前
記樹脂基板２１の下面側に、マトリックス状に多数の同
一形状の半田付け可能な表面であるレジスト膜開口部を
形成することにより回路基板２７が完成される。次に、
前記回路基板２７上のＩＣ接続電極２３の前記金メッキ
層の上にＩＣチップ２８を接着剤２９を用いて直接固着
し、該ＩＣチップ２８の電源端子と前記接続電極２４と
をボンディングワイヤー３０で接続した後、該ＩＣチッ
プ２８及びボンディングワイヤー３０を熱硬化性の封止
樹脂３１でトランスファーモールドにより樹脂封止する
ことにより、前記ＩＣチップ２８の遮光と保護を行う。
また前記樹脂基板２１の下面側の前記パッド電極２５に
は半田ボールを供給し、加熱炉で加熱することにより、
ボール電極３２が形成される。このボール電極３２によ
り、図示しないマザーボード基板のパターンと導通され
る。以上によりＢＧＡ３３が完成される。
【０００８】しかしながら、上記ＢＧＡ３３のような両
面回路基板を使用すると、製品のコストアップはもとよ
り、回路基板２７の下面側のボール電極３２の頂点から
回路基板２７の上面側のＩＣチップ２８の実装部上面ま
での高さが厚くなり、半導体装置の薄型化には適さな
い。
面回路基板を使用すると、製品のコストアップはもとよ
り、回路基板２７の下面側のボール電極３２の頂点から
回路基板２７の上面側のＩＣチップ２８の実装部上面ま
での高さが厚くなり、半導体装置の薄型化には適さな
い。
【０００９】一般に、図１０に示すように、ボール電極
３２のボール間のピッチｐと回路基板２７から前記ボー
ル電極３２の頂点迄の高さｈについて、ＪＥＤＥＣ（米
国ＩＣパッケージ関係標準化委員会）により規格化され
ており、例えば、ｐ＝１．２７ｍｍに対し、ｈの中央値
＝０．６０ｍｍ、下限値＝０．５０ｍｍ、上限値＝０．
７０ｍｍに決められている。
３２のボール間のピッチｐと回路基板２７から前記ボー
ル電極３２の頂点迄の高さｈについて、ＪＥＤＥＣ（米
国ＩＣパッケージ関係標準化委員会）により規格化され
ており、例えば、ｐ＝１．２７ｍｍに対し、ｈの中央値
＝０．６０ｍｍ、下限値＝０．５０ｍｍ、上限値＝０．
７０ｍｍに決められている。
【００１０】そこで、半導体装置を薄型化するために、
図１１において、ＩＣチップ２８をキャビティダウンボ
ンディングした片面回路基板２７を使用する。前記キャ
ビティダウンボンディングしたＢＧＡ３４は、前述のＢ
ＧＡ３３よりも薄型化にすることはできるが、前記ボー
ル電極３２の高さ、例えば０．６ｍｍに対して、前記Ｉ
Ｃチップ２８の実装部上面高さは、ＩＣチップ２８の厚
さ、例えばウエファーサイズ５インチに対し、ウエファ
ー厚みは０．６２５ｍｍで、更にワイヤーボンディング
してその上に封止樹脂３１により樹脂モールドすること
により、前述したボール電極３２の高さの上限値０．７
０ｍｍを越えて、ＩＣチップ２８の実装部上面高さの方
が前記ボール電極３２の頂点高さよりも高くなってしま
い、従って、前記マザーボード基板との導通に不具合を
生ずる。
図１１において、ＩＣチップ２８をキャビティダウンボ
ンディングした片面回路基板２７を使用する。前記キャ
ビティダウンボンディングしたＢＧＡ３４は、前述のＢ
ＧＡ３３よりも薄型化にすることはできるが、前記ボー
ル電極３２の高さ、例えば０．６ｍｍに対して、前記Ｉ
Ｃチップ２８の実装部上面高さは、ＩＣチップ２８の厚
さ、例えばウエファーサイズ５インチに対し、ウエファ
ー厚みは０．６２５ｍｍで、更にワイヤーボンディング
してその上に封止樹脂３１により樹脂モールドすること
により、前述したボール電極３２の高さの上限値０．７
０ｍｍを越えて、ＩＣチップ２８の実装部上面高さの方
が前記ボール電極３２の頂点高さよりも高くなってしま
い、従って、前記マザーボード基板との導通に不具合を
生ずる。
【００１１】前記ＩＣチップ２８の実装部上面高さを前
記ボール電極３２の頂点高さより低くする方法として、
例えば、前記回路基板２７にＩＣチップ２８が入る凹部
を座繰り加工で行うか、又は貫通穴加工を行いＩＣチッ
プ２８の収納部を形成することがある。その代表的な従
来技術として、米国特許５，０４５，９２１号に開示さ
れているキャビティダウン・ワイヤーボンディングＢＧ
Ａについてその概要を説明する。
記ボール電極３２の頂点高さより低くする方法として、
例えば、前記回路基板２７にＩＣチップ２８が入る凹部
を座繰り加工で行うか、又は貫通穴加工を行いＩＣチッ
プ２８の収納部を形成することがある。その代表的な従
来技術として、米国特許５，０４５，９２１号に開示さ
れているキャビティダウン・ワイヤーボンディングＢＧ
Ａについてその概要を説明する。
【００１２】図１２において、回路基板２７の略中央部
に前記ＩＣチップ２８を収納する貫通穴３５を加工し、
その一方の面のみに接続電極２４及びパッド電極２５が
形成されている。前記回路基板２７のＩＣチップ２８を
収納する前記貫通穴３５を覆う如く、メタル板３６を接
着シート等の接着手段により固着する。前記回路基板２
７の貫通穴３５とメタル板３６とによって形成された凹
部にＩＣチップ２８を収納してメタル板３６に直接ＩＣ
チップ２８を固着する。前記ＩＣチップ２８の電極と接
続電極２４とをボンディングワイヤー３０でワイヤーボ
ンディングした後、前述と同様に封止樹脂３１で樹脂モ
ールドする。また下面側に形成された複数のパッド電極
２５に半田ボールを供給し、加熱炉で加熱することによ
り、ボール電極３２が形成され、キャビティダウン・ワ
イヤーボンディングＢＧＡ３７が完成される。このボー
ル電極３２は図示しないマザーボード基板のパターンと
導通される。
に前記ＩＣチップ２８を収納する貫通穴３５を加工し、
その一方の面のみに接続電極２４及びパッド電極２５が
形成されている。前記回路基板２７のＩＣチップ２８を
収納する前記貫通穴３５を覆う如く、メタル板３６を接
着シート等の接着手段により固着する。前記回路基板２
７の貫通穴３５とメタル板３６とによって形成された凹
部にＩＣチップ２８を収納してメタル板３６に直接ＩＣ
チップ２８を固着する。前記ＩＣチップ２８の電極と接
続電極２４とをボンディングワイヤー３０でワイヤーボ
ンディングした後、前述と同様に封止樹脂３１で樹脂モ
ールドする。また下面側に形成された複数のパッド電極
２５に半田ボールを供給し、加熱炉で加熱することによ
り、ボール電極３２が形成され、キャビティダウン・ワ
イヤーボンディングＢＧＡ３７が完成される。このボー
ル電極３２は図示しないマザーボード基板のパターンと
導通される。
【００１３】
【発明が解決しようとする課題】しかしながら、前述し
た半導体装置には次のような問題点がある。即ち、前記
片面基板によるキャビティダウン・ワイヤーボンディン
グＢＧＡには、メタル板に直接ＩＣチップを固着するこ
とにより、ＩＣチップの放熱特性がよく、また回路基板
に形成した凹部にＩＣチップを収納することにより、Ｉ
Ｃチップの実装部上面高さをボール電極の頂点高さより
も低くすることができるが、回路基板に穴明け加工が必
要となり製品のコストアップにつながる。更に前記回路
基板の上面側に前記メタル板が出っ張っているので、ボ
ンディング及び樹脂モールド成形作業がやり難い等の問
題があった。
た半導体装置には次のような問題点がある。即ち、前記
片面基板によるキャビティダウン・ワイヤーボンディン
グＢＧＡには、メタル板に直接ＩＣチップを固着するこ
とにより、ＩＣチップの放熱特性がよく、また回路基板
に形成した凹部にＩＣチップを収納することにより、Ｉ
Ｃチップの実装部上面高さをボール電極の頂点高さより
も低くすることができるが、回路基板に穴明け加工が必
要となり製品のコストアップにつながる。更に前記回路
基板の上面側に前記メタル板が出っ張っているので、ボ
ンディング及び樹脂モールド成形作業がやり難い等の問
題があった。
【００１４】本発明は上記従来の課題に鑑みなされたも
のであり、その目的は、半導体装置の薄型化、高密度
化、高信頼性及び高生産性の優れた半導体装置を提供す
るものである。
のであり、その目的は、半導体装置の薄型化、高密度
化、高信頼性及び高生産性の優れた半導体装置を提供す
るものである。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明における半導体装置は、一方の面にＩＣ接続
電極と外部接続電極を形成した回路基板の前記ＩＣ接続
電極にＩＣチップをフェースダウンボンディングすると
共に、前記外部接続電極にボール電極を形成してなり、
前記ＩＣチップの実装部上面高さが前記ボール電極の頂
点高さ以下であることを特徴とするものである。
に、本発明における半導体装置は、一方の面にＩＣ接続
電極と外部接続電極を形成した回路基板の前記ＩＣ接続
電極にＩＣチップをフェースダウンボンディングすると
共に、前記外部接続電極にボール電極を形成してなり、
前記ＩＣチップの実装部上面高さが前記ボール電極の頂
点高さ以下であることを特徴とするものである。
【００１６】また、前記ＩＣチップは周囲が樹脂モール
ドされ、非電極形成面の少なくとも一部が露出している
ことを特徴とするものである。
ドされ、非電極形成面の少なくとも一部が露出している
ことを特徴とするものである。
【００１７】また、前記ＩＣチップはバンプ電極形成
後、非電極形成面を研磨することにより薄型化したこと
を特徴とするものである。
後、非電極形成面を研磨することにより薄型化したこと
を特徴とするものである。
【００１８】また、前記ＩＣチップはバンプ電極によっ
て前記回路基板に実装後、非電極形成面を研磨すること
により、前記ＩＣチップの実装部上面高さを前記ボール
電極の頂点高さより低く形成したことを特徴とするもの
である。
て前記回路基板に実装後、非電極形成面を研磨すること
により、前記ＩＣチップの実装部上面高さを前記ボール
電極の頂点高さより低く形成したことを特徴とするもの
である。
【００１９】また、前記ボール電極は、導電性のスペー
サー部材を介して前記外部接続電極に形成したことを特
徴とするものである。
サー部材を介して前記外部接続電極に形成したことを特
徴とするものである。
【００２０】
【作用】従って、本発明により得られる半導体装置にお
いて、前述したように、片面基板にＩＣチップをフリッ
プチップボンディングし、樹脂モールドされた非電極形
成面を研磨してＩＣチップを薄くし、ＩＣチップの実装
面の高さをボール電極の高さより低くしたキャビティダ
ウンＢＧＡを構成したので、マザーボード基板との導通
を可能にする。
いて、前述したように、片面基板にＩＣチップをフリッ
プチップボンディングし、樹脂モールドされた非電極形
成面を研磨してＩＣチップを薄くし、ＩＣチップの実装
面の高さをボール電極の高さより低くしたキャビティダ
ウンＢＧＡを構成したので、マザーボード基板との導通
を可能にする。
【００２１】また、前記ボール電極は導電性のスペーサ
ー部材によりボール電極の高さ増して、非電極形成面を
研磨したＩＣチップの実装面の高さより高くし、マザー
ボード基板との導通を可能にする。
ー部材によりボール電極の高さ増して、非電極形成面を
研磨したＩＣチップの実装面の高さより高くし、マザー
ボード基板との導通を可能にする。
【００２２】
【実施例】以下図面に基づいて本発明における半導体装
置について説明する。図１及び図２は本発明の第１及び
第２実施例で、図１はフリップチップ・キャビティダウ
ンＢＧＡの要部断面図、図２は図１の平面図である。
置について説明する。図１及び図２は本発明の第１及び
第２実施例で、図１はフリップチップ・キャビティダウ
ンＢＧＡの要部断面図、図２は図１の平面図である。
【００２３】先ず図１及び図２において、樹脂基板１の
片面銅張りされた樹脂基板１に無電解銅メッキ及び電解
銅メッキにより銅メッキ層を形成し、更にメッキレジス
トをラミネートし、露光現像してパターンマスクを形成
した後、エッチング液を用いてパターンエッチングを行
うことにより下面側にはＩＣ接続電極２、半田バンプを
形成するパッド電極となる外部接続電極３を形成する。
次にソルダーレジスト処理を行い、所定の部分にレジス
ト膜５を形成することにより、前記樹脂基板１の下面側
に、マトリックス状に多数の同一形状の半田付け可能な
表面であるレジスト膜５の開口部を形成し、回路基板６
が完成される。図１において、ｐ＝ボール電極１０間の
ピッチ、ｈ＝ボール電極１０の高さ、ｔ＝ＩＣチップ８
の実装部上面高さ、隙間ｇ＝ｈ−ｔを示す。
片面銅張りされた樹脂基板１に無電解銅メッキ及び電解
銅メッキにより銅メッキ層を形成し、更にメッキレジス
トをラミネートし、露光現像してパターンマスクを形成
した後、エッチング液を用いてパターンエッチングを行
うことにより下面側にはＩＣ接続電極２、半田バンプを
形成するパッド電極となる外部接続電極３を形成する。
次にソルダーレジスト処理を行い、所定の部分にレジス
ト膜５を形成することにより、前記樹脂基板１の下面側
に、マトリックス状に多数の同一形状の半田付け可能な
表面であるレジスト膜５の開口部を形成し、回路基板６
が完成される。図１において、ｐ＝ボール電極１０間の
ピッチ、ｈ＝ボール電極１０の高さ、ｔ＝ＩＣチップ８
の実装部上面高さ、隙間ｇ＝ｈ−ｔを示す。
【００２４】半導体パッケージの小型化、高密度化に伴
い、ＩＣチップを直接接続する方法として、従来技術で
説明したワイヤーボンディングの低信頼性及び低生産性
を打破する技術から、ベア（裸）チップを直接フェース
ダウンで基板上に実装するフリップチップボンディング
の技術が頻繁に取り入れられている。
い、ＩＣチップを直接接続する方法として、従来技術で
説明したワイヤーボンディングの低信頼性及び低生産性
を打破する技術から、ベア（裸）チップを直接フェース
ダウンで基板上に実装するフリップチップボンディング
の技術が頻繁に取り入れられている。
【００２５】図３は第１実施例におけるフリップチップ
・キャビティダウンＢＧＡの実装工程を示す工程図であ
る。図３（ａ）は、上記により完成された回路基板６で
ある。図３（ｂ）は、例えばウエファー厚０．６２５ｍ
ｍのウエファー側に予め半田をバンピングしてバンプ電
極７を形成した後、所定のチップサイズにダイシング
し、前記ＩＣチップ８側にあるバンプ電極７と回路基板
６側にあるパッド上の半田とを使って、裏返しチップ
（フリップチップ）を回路基板６に位置合わせした後、
前記半田を一度に溶かして接続するフリップチップボン
ディング工程を行う。ここで、使用するＩＣチップ８の
厚みは、例えば０．６２５ｍｍであるが、薄めのチップ
を使用するとフリップチップボンディング工程での取扱
の際に、欠け、割れ等が発生し扱い難い。従ってＩＣチ
ップ８は厚めの方が取扱し易い。
・キャビティダウンＢＧＡの実装工程を示す工程図であ
る。図３（ａ）は、上記により完成された回路基板６で
ある。図３（ｂ）は、例えばウエファー厚０．６２５ｍ
ｍのウエファー側に予め半田をバンピングしてバンプ電
極７を形成した後、所定のチップサイズにダイシング
し、前記ＩＣチップ８側にあるバンプ電極７と回路基板
６側にあるパッド上の半田とを使って、裏返しチップ
（フリップチップ）を回路基板６に位置合わせした後、
前記半田を一度に溶かして接続するフリップチップボン
ディング工程を行う。ここで、使用するＩＣチップ８の
厚みは、例えば０．６２５ｍｍであるが、薄めのチップ
を使用するとフリップチップボンディング工程での取扱
の際に、欠け、割れ等が発生し扱い難い。従ってＩＣチ
ップ８は厚めの方が取扱し易い。
【００２６】図３（ｃ）は、前記フリップチップボンデ
ィングされたＩＣチップ８を保護するためにその側面を
覆うように、熱硬化性の封止樹脂９でサイドモールドす
るポッティング工程である。ここでＩＣチップ８の非電
極形成面８ａの少なくとも一部は露出されている。
ィングされたＩＣチップ８を保護するためにその側面を
覆うように、熱硬化性の封止樹脂９でサイドモールドす
るポッティング工程である。ここでＩＣチップ８の非電
極形成面８ａの少なくとも一部は露出されている。
【００２７】図３（ｄ）は、前記ＩＣチップ８の裏面に
露出した前記非電極形成面８ａをラッピング研磨してＩ
Ｃチップ実装部上面高さｔが、例えば０．４ｍｍ以下に
なるようにするチップ裏面ラップ工程である。
露出した前記非電極形成面８ａをラッピング研磨してＩ
Ｃチップ実装部上面高さｔが、例えば０．４ｍｍ以下に
なるようにするチップ裏面ラップ工程である。
【００２８】図３（ｅ）は、前記回路基板７の下面にマ
トリックス状に多数の同一形状の半田付け可能な表面で
ある外部接続電極３に半田ボールを供給し、加熱炉中で
加熱することによりボール電極１０が形成される半田ボ
ール付け工程である。該半田ボール付け工程において、
前述したＪＥＤＥＣの規格で定める、ボール電極１０の
ボール間のピッチｐと回路基板から前記ボール電極１０
の頂点迄の高さｈについての数値、例えば、ｐ＝１．２
７ｍｍに対し、ｈ＝０．６０ｍｍに適合するようにボー
ル電極１０を形成する。
トリックス状に多数の同一形状の半田付け可能な表面で
ある外部接続電極３に半田ボールを供給し、加熱炉中で
加熱することによりボール電極１０が形成される半田ボ
ール付け工程である。該半田ボール付け工程において、
前述したＪＥＤＥＣの規格で定める、ボール電極１０の
ボール間のピッチｐと回路基板から前記ボール電極１０
の頂点迄の高さｈについての数値、例えば、ｐ＝１．２
７ｍｍに対し、ｈ＝０．６０ｍｍに適合するようにボー
ル電極１０を形成する。
【００２９】以上により、片面基板にフリップチップ・
キャビティダウンＢＧＡ１１が完成される。前述した如
く前記ＩＣチップ８の実装部上面高さ、例えばｔ＝０．
４ｍｍに対して、前記ボール電極１０の頂点高さ、例え
ばｈ＝０．６ｍｍとなり、両者間の隙間は、例えばｇ＝
０．２ｍｍがあり、従って、図示しないマザーボード基
板側のパターンと接続はもとより、ボール電極１０をマ
ザーボード側へ実装する際に使用するフラックスを除去
するための洗浄作業の際も好都合である。
キャビティダウンＢＧＡ１１が完成される。前述した如
く前記ＩＣチップ８の実装部上面高さ、例えばｔ＝０．
４ｍｍに対して、前記ボール電極１０の頂点高さ、例え
ばｈ＝０．６ｍｍとなり、両者間の隙間は、例えばｇ＝
０．２ｍｍがあり、従って、図示しないマザーボード基
板側のパターンと接続はもとより、ボール電極１０をマ
ザーボード側へ実装する際に使用するフラックスを除去
するための洗浄作業の際も好都合である。
【００３０】図４（ａ）及び（ｂ）はマザーボード基板
実装前後のボール電極近傍の部分断面図である。一般に
使用する半田ボールは、Ｓｎ６０％、Ｐｂ４０％の所謂
６／４半田で、マザーボード基板１２のパターン接続面
にフラックス又は半田ペーストを塗布して加熱炉中で加
熱することにより、前記フラックスが半田と溶融して半
田ボールは図４（ｂ）に示す如く沈み、前記ボール電極
１０の頂点高さが低くなることからしても、予め前記ボ
ール電極１０の頂点高さはＩＣチップ８の実装部上面高
さよりも高くしておく必要がある。しかし、実装後上記
したようにフラックスを使用して発生する塩素を除去す
る洗浄作業を行わなければならない。一方、半田ボール
を前記６／４半田より融点の高い、Ｐｂ９０％、Ｓｎ１
０％の所謂９／１半田を使用し、マザーボード基板１２
との接続の際、マザーボード基板１２のパターン接続面
に半田ペーストを塗布すると前記半田ボール付け工程で
半田ボールの高さは殆ど変化しない。従って前述のボー
ル電極１０の高さとＩＣチップ８の実装部上面高さとは
同一であってもよい。
実装前後のボール電極近傍の部分断面図である。一般に
使用する半田ボールは、Ｓｎ６０％、Ｐｂ４０％の所謂
６／４半田で、マザーボード基板１２のパターン接続面
にフラックス又は半田ペーストを塗布して加熱炉中で加
熱することにより、前記フラックスが半田と溶融して半
田ボールは図４（ｂ）に示す如く沈み、前記ボール電極
１０の頂点高さが低くなることからしても、予め前記ボ
ール電極１０の頂点高さはＩＣチップ８の実装部上面高
さよりも高くしておく必要がある。しかし、実装後上記
したようにフラックスを使用して発生する塩素を除去す
る洗浄作業を行わなければならない。一方、半田ボール
を前記６／４半田より融点の高い、Ｐｂ９０％、Ｓｎ１
０％の所謂９／１半田を使用し、マザーボード基板１２
との接続の際、マザーボード基板１２のパターン接続面
に半田ペーストを塗布すると前記半田ボール付け工程で
半田ボールの高さは殆ど変化しない。従って前述のボー
ル電極１０の高さとＩＣチップ８の実装部上面高さとは
同一であってもよい。
【００３１】図５において、ボール電極１０の頂点高さ
を高くするために、導通性のスペーサー部材である半田
ペースト１３を外部接続電極３上の開口部に流し込んだ
後半田ボールを供し、例えば２２０〜２３０°Ｃで２０
〜３０秒の条件で加熱炉中で加熱することにより、ボー
ル電極１０を形成することができる。
を高くするために、導通性のスペーサー部材である半田
ペースト１３を外部接続電極３上の開口部に流し込んだ
後半田ボールを供し、例えば２２０〜２３０°Ｃで２０
〜３０秒の条件で加熱炉中で加熱することにより、ボー
ル電極１０を形成することができる。
【００３２】次に、ＩＣチップの実装部上面高さをボー
ル電極の頂点高さより低くするための第２実施例は、予
めウエファー側に半田をバンピングし、該ウエファー裏
面を、例えば０．３５ｍｍ程度にラッピング研磨した
後、所定のチップサイズにダイシングし、ＩＣチップを
回路基板側にあるパッド上の半田と位置合わせした後、
前記半田を一度に溶かして接続するフリップチップボン
ディング工程を行う。以下サイドモールドによるポッテ
ィング工程及び半田ボール付け工程は前述の第１実施例
と同様であり、ＩＣチップ８の実装部上面高さをボール
電極１２の頂点高さより低くすことができる。
ル電極の頂点高さより低くするための第２実施例は、予
めウエファー側に半田をバンピングし、該ウエファー裏
面を、例えば０．３５ｍｍ程度にラッピング研磨した
後、所定のチップサイズにダイシングし、ＩＣチップを
回路基板側にあるパッド上の半田と位置合わせした後、
前記半田を一度に溶かして接続するフリップチップボン
ディング工程を行う。以下サイドモールドによるポッテ
ィング工程及び半田ボール付け工程は前述の第１実施例
と同様であり、ＩＣチップ８の実装部上面高さをボール
電極１２の頂点高さより低くすことができる。
【００３３】更に、第３実施例として、図６に示すよう
に、第１実施例における回路基板６の下面に、枠厚が
０．３〜０．６ｍｍのガラスエポキシ樹脂等よりなる枠
１４を接着等の手段で枠付けする。該枠１４は前記回路
基板６のマトリックス状に形成された複数のパッド電極
４の位置に合致した複数のスルーホール１４ａと、中央
部にＩＣチップ８を収納する貫通穴１４ｂが形成されて
いる。次に第２実施例における、ウエファーバンピン
グ、ウエファー裏面ラッピング、ダイシングを経たＩＣ
チップ８を、回路基板６と枠１４の貫通穴１４ｂにより
形成された凹部にフリップチップボンディングし、サイ
ドモールドによりＩＣチップ８を実装後、導通性のスペ
ーサー部材である半田ペースト１３を外部接続電極３上
の開口部に流し込んだ後、半田ボールを供給し加熱する
ことにより、ボール電極１０を形成することができる。
フリップチップ・キャビティダウンＢＧＡ１５が完成さ
れる。前記枠１４の厚みによりウエファーの裏面ラッピ
ング量及び前記ボール電極１０の頂点高さとＩＣチップ
８の実装部上面高さとの差、即ち、隙間を適切に設定で
きる。前述の第１及び第２実施例と同様に、ＩＣチップ
８の実装部上面高さをボール電極１０の頂点高さより低
くすることが可能である。
に、第１実施例における回路基板６の下面に、枠厚が
０．３〜０．６ｍｍのガラスエポキシ樹脂等よりなる枠
１４を接着等の手段で枠付けする。該枠１４は前記回路
基板６のマトリックス状に形成された複数のパッド電極
４の位置に合致した複数のスルーホール１４ａと、中央
部にＩＣチップ８を収納する貫通穴１４ｂが形成されて
いる。次に第２実施例における、ウエファーバンピン
グ、ウエファー裏面ラッピング、ダイシングを経たＩＣ
チップ８を、回路基板６と枠１４の貫通穴１４ｂにより
形成された凹部にフリップチップボンディングし、サイ
ドモールドによりＩＣチップ８を実装後、導通性のスペ
ーサー部材である半田ペースト１３を外部接続電極３上
の開口部に流し込んだ後、半田ボールを供給し加熱する
ことにより、ボール電極１０を形成することができる。
フリップチップ・キャビティダウンＢＧＡ１５が完成さ
れる。前記枠１４の厚みによりウエファーの裏面ラッピ
ング量及び前記ボール電極１０の頂点高さとＩＣチップ
８の実装部上面高さとの差、即ち、隙間を適切に設定で
きる。前述の第１及び第２実施例と同様に、ＩＣチップ
８の実装部上面高さをボール電極１０の頂点高さより低
くすることが可能である。
【００３４】以下本実施例の応用例で、図７は半導体装
置の高集積化・高速化に伴い複数のＩＣチップ８を実装
したマルチチップモジュールのフリップチップ・キャビ
ティダウンＢＧＡ１６である。図８は樹脂基板の代わり
にメタル基板１７を使用して熱放散性を良くして電子回
路動作の安定性を図ったフリップチップ・キャビティダ
ウンＢＧＡ１８である。図９は更に高密度化配線・高性
能化に伴い多層基板１９を使用したフリップチップ・キ
ャビティダウンＢＧＡ２０である。
置の高集積化・高速化に伴い複数のＩＣチップ８を実装
したマルチチップモジュールのフリップチップ・キャビ
ティダウンＢＧＡ１６である。図８は樹脂基板の代わり
にメタル基板１７を使用して熱放散性を良くして電子回
路動作の安定性を図ったフリップチップ・キャビティダ
ウンＢＧＡ１８である。図９は更に高密度化配線・高性
能化に伴い多層基板１９を使用したフリップチップ・キ
ャビティダウンＢＧＡ２０である。
【００３５】上述の如く、本各実施例の特徴とするとこ
ろは、前述したように、回路基板の一方の面に接続電極
を形成し、ＩＣチップをフリップチップ・キャビティダ
ウンボンディングし、サイドポッティングする。ＩＣチ
ップの非電極形成面はラッピング研磨し、ＩＣチップの
実装部上面高さをボール電極の頂点高さより低く形成
し、マザーボード基板と接続するものである。
ろは、前述したように、回路基板の一方の面に接続電極
を形成し、ＩＣチップをフリップチップ・キャビティダ
ウンボンディングし、サイドポッティングする。ＩＣチ
ップの非電極形成面はラッピング研磨し、ＩＣチップの
実装部上面高さをボール電極の頂点高さより低く形成
し、マザーボード基板と接続するものである。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
従来の両面回路基板から片面回路基板にしてキャビティ
ダウンボンディングすることによりコスト低減を図り、
ＩＣチップの実装はワイヤーボンディングからフリップ
チップボンディング及びサイドポッティングによりパッ
ケージの信頼性・生産性・薄型化を図り、またＩＣチッ
プの非電極形成面を研磨して薄くして、ＩＣチップの実
装部上面高さをボール電極の頂点高さより低くして隙間
を作ることにより、マザーボード基板との接続及びフラ
ックスの洗浄を容易にする。以上により信頼性の高いＢ
ＧＡを薄型化しコストダウンして提供することが可能で
ある。また、本発明のフリップチップ・キャピティダウ
ンＢＧＡはマルチチップ・フリップチップＢＧＡ、多層
基板フリップチップＢＧＡ等にも応用することにより、
高密度化、高集積化、高速化、高信頼性の優れた半導体
装置が得られる。
従来の両面回路基板から片面回路基板にしてキャビティ
ダウンボンディングすることによりコスト低減を図り、
ＩＣチップの実装はワイヤーボンディングからフリップ
チップボンディング及びサイドポッティングによりパッ
ケージの信頼性・生産性・薄型化を図り、またＩＣチッ
プの非電極形成面を研磨して薄くして、ＩＣチップの実
装部上面高さをボール電極の頂点高さより低くして隙間
を作ることにより、マザーボード基板との接続及びフラ
ックスの洗浄を容易にする。以上により信頼性の高いＢ
ＧＡを薄型化しコストダウンして提供することが可能で
ある。また、本発明のフリップチップ・キャピティダウ
ンＢＧＡはマルチチップ・フリップチップＢＧＡ、多層
基板フリップチップＢＧＡ等にも応用することにより、
高密度化、高集積化、高速化、高信頼性の優れた半導体
装置が得られる。
【図１】本発明の第１及び第２実施例に係わるフリップ
チップ・キャピティダウンＢＧＡの要部断面図である。
チップ・キャピティダウンＢＧＡの要部断面図である。
【図２】図１の平面図である。
【図３】図１のフリップチップ・キャビティダウンＢＧ
Ａの実装工程の説明図である。
Ａの実装工程の説明図である。
【図４】図１のマザーボード基板実装前後のボール電極
近傍の部分断面図である。
近傍の部分断面図である。
【図５】図１のボール電極を半田ペーストを介してパッ
ド電極に形成する部分断面図である。
ド電極に形成する部分断面図である。
【図６】本発明の第３実施例に係わるフリップチップ・
キャビティダウンＢＧＡの要部断面図である。
キャビティダウンＢＧＡの要部断面図である。
【図７】本発明のＢＧＡを応用したマルチチップ・フリ
ップチップＢＧＡの要部断面図である。
ップチップＢＧＡの要部断面図である。
【図８】本発明のＢＧＡを応用した片面金属基板のフリ
ップチップＢＧＡの要部断面図である。
ップチップＢＧＡの要部断面図である。
【図９】本発明のＢＧＡを応用した多層基板のフリップ
チップＢＧＡの要部断面図である。
チップＢＧＡの要部断面図である。
【図１０】従来技術の両面基板ワイヤーボンディング実
装ＢＧＡの要部断面図である。
装ＢＧＡの要部断面図である。
【図１１】従来技術の片面基板ワイヤーボンディング実
装ＢＧＡの要部断面図である。
装ＢＧＡの要部断面図である。
【図１２】従来技術の片面基板にＩＣチップ収納部を形
成したワイヤーボンディング実装ＢＧＡの要部断面図で
ある。
成したワイヤーボンディング実装ＢＧＡの要部断面図で
ある。
１ 樹脂基板 ２ ＩＣ接続電極 ３ 外部接続電極 ６ 回路基板 ７ バンプ電極 ８ ＩＣチップ ８ａ 非電極形成面 ９ 封止樹脂 １０ ボール電極 １１、１５、１６、１８、２０ ＢＧＡ １２ マザーボード基板 １３ 半田ペースト １４ 枠 １７ メタル基板 １９ 多層基板 ｐ ボール電極間のピッチ ｈ ボール電極の頂点高さ ｔ ＩＣチップの実装部上面高さ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 哲夫 東京都田無市本町６丁目１番12号 シチズ ン時計株式会社田無製造所内
Claims (5)
- 【請求項１】 一方の面にＩＣ接続電極と外部接続電極
を形成した回路基板の前記ＩＣ接続電極にＩＣチップを
フェースダウンボンディングすると共に、前記外部接続
電極にボール電極を形成してなり、前記ＩＣチップの実
装部上面高さが前記ボール電極の頂点高さ以下であるこ
とを特徴とする半導体装置。 - 【請求項２】 前記ＩＣチップは周囲が樹脂モールドさ
れ、非電極形成面の少なくとも一部が露出していること
を特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記ＩＣチップはバンプ電極を形成後、
非電極形成面を研磨することにより薄型化したことを特
徴とする請求項１記載の半導体装置。 - 【請求項４】 前記ＩＣチップはバンプ電極によって前
記回路基板に実装後、非電極形成面を研磨することによ
り、前記ＩＣチップの実装部上面高さを前記ボール電極
の頂点高さより低く形成したことを特徴とする請求項２
記載の半導体装置。 - 【請求項５】 前記ボール電極は、導電性のスペーサー
部材を介して前記外部接続電極に形成したことを特徴と
する請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7202970A JPH0951015A (ja) | 1995-08-09 | 1995-08-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7202970A JPH0951015A (ja) | 1995-08-09 | 1995-08-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0951015A true JPH0951015A (ja) | 1997-02-18 |
Family
ID=16466184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7202970A Pending JPH0951015A (ja) | 1995-08-09 | 1995-08-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0951015A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229215B1 (en) | 1998-04-30 | 2001-05-08 | Oki Electric Industry Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6459152B1 (en) * | 1999-10-27 | 2002-10-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface |
| DE10011005B4 (de) * | 1999-07-01 | 2004-03-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls |
| JP2007103855A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 半導体装置用基板および半導体装置 |
| CN100361299C (zh) * | 2005-12-21 | 2008-01-09 | 威盛电子股份有限公司 | 具有定位结构的电子装置及组装后检测方法 |
| US7755083B2 (en) | 2005-12-09 | 2010-07-13 | Via Technologies, Inc. | Package module with alignment structure and electronic device with the same |
| US7795743B2 (en) * | 2006-01-04 | 2010-09-14 | Samsung Electronics Co., Ltd. | Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package |
| KR20100123664A (ko) * | 2009-05-15 | 2010-11-24 | 스태츠 칩팩, 엘티디. | 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법 |
-
1995
- 1995-08-09 JP JP7202970A patent/JPH0951015A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229215B1 (en) | 1998-04-30 | 2001-05-08 | Oki Electric Industry Co., Ltd. | Semiconductor device and manufacturing method thereof |
| DE10011005B4 (de) * | 1999-07-01 | 2004-03-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls |
| US6459152B1 (en) * | 1999-10-27 | 2002-10-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface |
| US7094630B2 (en) | 1999-10-27 | 2006-08-22 | Renesas Technology Corp. | Method of fabricating semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface |
| JP2007103855A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 半導体装置用基板および半導体装置 |
| JP4728079B2 (ja) * | 2005-10-07 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 半導体装置用基板および半導体装置 |
| US7755083B2 (en) | 2005-12-09 | 2010-07-13 | Via Technologies, Inc. | Package module with alignment structure and electronic device with the same |
| CN100361299C (zh) * | 2005-12-21 | 2008-01-09 | 威盛电子股份有限公司 | 具有定位结构的电子装置及组装后检测方法 |
| US7795743B2 (en) * | 2006-01-04 | 2010-09-14 | Samsung Electronics Co., Ltd. | Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package |
| KR20100123664A (ko) * | 2009-05-15 | 2010-11-24 | 스태츠 칩팩, 엘티디. | 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3578770B2 (ja) | 半導体装置 | |
| US6429508B1 (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
| US7436061B2 (en) | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device | |
| US7364944B2 (en) | Method for fabricating thermally enhanced semiconductor package | |
| US8222747B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
| JP3679786B2 (ja) | 半導体装置の製造方法 | |
| JP2002190488A (ja) | 半導体装置の製造方法および半導体装置 | |
| US7101733B2 (en) | Leadframe with a chip pad for two-sided stacking and method for manufacturing the same | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| US20090004785A1 (en) | Method of fabricating a semiconductor package having through holes for molding back side of package | |
| JPH0951015A (ja) | 半導体装置 | |
| JPH10256417A (ja) | 半導体パッケージの製造方法 | |
| JPH09186267A (ja) | Ｂｇａ半導体パッケージ | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| JPH11186439A (ja) | 半導体パッケージ用基板及びその製造方法 | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3061014B2 (ja) | 半導体装置及びその製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP4159631B2 (ja) | 半導体パッケージの製造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| KR950014120B1 (ko) | 반도체 패키지의 제조방법 | |
| JP2002261192A (ja) | ウエハレベルｃｓｐ | |
| JP4115556B2 (ja) | 半導体パッケージの製造方法 | |
| KR100303363B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조 방법 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040518 |