KR20100123664A - 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법 - Google Patents

매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법 Download PDF

Info

Publication number
KR20100123664A
KR20100123664A KR1020100046047A KR20100046047A KR20100123664A KR 20100123664 A KR20100123664 A KR 20100123664A KR 1020100046047 A KR1020100046047 A KR 1020100046047A KR 20100046047 A KR20100046047 A KR 20100046047A KR 20100123664 A KR20100123664 A KR 20100123664A
Authority
KR
South Korea
Prior art keywords
integrated circuit
interconnect
enclosure
packaging system
component
Prior art date
Application number
KR1020100046047A
Other languages
English (en)
Other versions
KR101691566B1 (ko
Inventor
셍 관 초우
심일권
히프 호에 쿠안
김영철
Original Assignee
스태츠 칩팩, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩, 엘티디. filed Critical 스태츠 칩팩, 엘티디.
Publication of KR20100123664A publication Critical patent/KR20100123664A/ko
Application granted granted Critical
Publication of KR101691566B1 publication Critical patent/KR101691566B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

집적회로 패키징 시스템을 제조하는 방법은, 부품 면과 시스템 면을 구비하는 기부 패키지 기판을 제조하는 단계와, 부품 면에 적층 상호접속체를 연결하는 단계와, 부품 면에 보강 봉입체를 몰딩하고 적층 상호접속체의 일부를 노출시킴으로써, 집적회로 소자를 수용하기 위한 집적회로 수용부를 형성하는 단계를 포함한다.

Description

매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법{INTEGRATED CIRCUIT PACKAGING SYSTEM WITH REINFORCED ENCAPSULANT HAVING EMBEDDED INTERCONNECT AND METHOD OF MANUFACTURE THEREOF}
본 발명은 일반적으로 집적회로 패키징 시스템에 관한 것으로, 더욱 구체적으로는 매입형 상호접속체를 구비하는 봉입체를 포함하는 시스템에 관한 것이다.
<관련 출원 상호 참조>
본 출원은 2009년 5월 15일에 출원된 미국 특허 가출원 제61/178,838호를 우선권으로 하며, 그 발명의 기술 내용이 본 명세서에 참조된다.
집적회로 패키징 기술에 의해, 하나의 회로 보드 또는 기판 상에 장착되는 집적회로의 수가 증가하여 왔다. 새로운 패키징 설계는 집적회로의 물리적 크기와 형태와 같은 형상 인자(form factor)에 있어서 더욱 소형화되고, 전체 집적회로 밀도의 상당한 증가를 제공한다. 그러나, 집적회로 밀도는 기판 상에 각 집적회로를 장착하기 위한 가용 "면적(real estate)"에 의해 계속 제한을 받고 있다. 개인용 컴퓨터(PC), 컴퓨터 서버 및 저장 서버와 같은 대형 형상 인자 시스템일지라도 동일하거나 더 작은 "면적" 내에 더 많은 집적회로를 필요로 한다. 특히 중요하게는, 휴대폰, 디지털 카메라, 음악 플레이어, 개인 휴대 단말기(personal digital assistance) 및 위치 정보 장치(location-based device)와 같은 휴대형 개인 전자장치에 대한 필요성에 의하여 집적회로 밀도도 더욱 증가할 필요성이 있게 되었다.
이러한 집적회로 밀도 증가에 의하여, 하나 이상의 집적회로가 패키징될 수 있는 멀티-칩 패키지가 개발되었다. 각 패키지는 각 집적회로에 대하여 그리고 집적회로와 주위 회로의 전기 접속을 가능하게 하는 하나 이상의 상호접속 배선 층에 대하여 기계적 지지체를 제공한다.
일반적으로 멀티-칩 모듈이라고도 칭하는 현재의 멀티-칩 패키지는 전형적으로 한 세트의 개별적인 집적회로 부품들이 부착된 프린트 회로 보드 기판으로 이루어진다. 그러한 멀티-칩 패키지는 집적회로 밀도를 증가시키고 소형화를 달성하고 신호 전파 속도를 향상시키고 전체 집적회로 크기와 중량을 감소시키고 기능을 향상시키고 비용을 절감시키는 것으로 밝혀졌으며, 이 모든 사항들이 컴퓨터 산업의 1차적인 목표이다.
멀티-칩 패키지는 수직 또는 수평으로 배열되던지 간에, 집적회로와 집적회로 접속부가 테스트될 수 있기 전에, 일반적으로 멀티-칩 패키지가 미리 조립되어야 하므로, 문제가 발생할 수 있다. 따라서, 집적회로가 멀티-칩 모듈 내에 장착되고 접속되면, 각 집적회로와 접속부는 개별적으로 테스트될 수 없고, 더 큰 회로로 조립되기 전에 확인-양품-다이(known-good-die, "KGD")를 선별하는 것이 불가능하다. 결과적으로, 종래의 멀티-칩 패키지는 조립 공정의 수율 문제를 일으킨다. KGD를 확인하지 않는 이러한 제조 공정은 신뢰성이 적고 조립 결함이 발생하기 쉽다.
또한, 전형적인 멀티-칩 패키지 내에 수직으로 적층된 집적회로는, 수평으로 배열된 집적회로 패키지보다도 많은 문제를 일으킬 수 있고, 제조 공정을 더욱 복잡하게 한다. 테스트를 하여 각 집적회로의 실제 불량 모드를 결정하는 것은 더욱 곤란하다. 기판과 집적회로는 조립 또는 테스트 중에 흔히 손상되어, 제조 공정을 복잡하게 하고 비용을 증가시킨다. 수직 적층형 집적회로는 장점보다도 문제점이 더욱 많을 수 있다.
또한, 멀티-칩 패키지는 집적회로의 밀도를 증가시키지만, 다른 문제점을 야기한다. 멀티-칩 패키지 내의 집적회로들을 접속시키기 위해서는, 현재로서는 인쇄 회로 보드, 인터포저(interposer) 또는 가요성 배선체와 같은 추가 구조체가 사용되어야 한다. 현재의 매입형 다이 패키지는 식각, 레이저 천공, 비아 도금(via plating), 충전 등과 같은 공정의 이용에 의하여 패키지 내측에 비아를 형성한다. 이러한 공정들은 고가이고 많은 공정 단계를 포함한다. 이는 그와 같은 패키지를 형성하는 제조 비용을 증가시킨다.
이러한 추가 구조체는 비용, 제조의 복잡성, 불량 발생 가능 영역 및 잠재적인 신뢰성 문제를 증가시킨다. 주요한 문제점은 접속 결함으로 인하여 제조 불량을 일으킬 수 패키지 부품의 휨(warping)이다. 휨이 발생하면, 최종 패키지는 다음 시스템 레벨에서의 신뢰적 조립에 필요한 공평면성(coplanarity) 규격을 만족하지 않을 수도 있다. 많은 경우에, 휨이 발생한 패키지는 재가공이나 수정이 불가하며 제조 공정에 스크랩 비용을 증가시킨다.
따라서, 하부 패키지(bottom package)의 평면성을 유지함으로써 적층 패키지의 수율을 향상시킬 수 있는 집적회로 패키징 시스템에 대한 필요성이 아직 존재한다. 축소된 공간 내에 증가된 집적회로 밀도가 요망된다는 점을 고려하면, 이러한 문제점에 대한 해결책을 찾는 것이 더욱 중요해지고 있다. 상업적 경쟁 압력이 계속 증가하고 있다는 점과 더불어, 소비자의 기대가 증가하고 있고 시장 내에서 확연한 상품 차별화를 위한 기회가 감소하고 있다는 점을 고려하면, 이러한 문제에 대한 해결책을 찾는 것이 중요하다. 또한, 비용을 절감하고 효율과 성능을 개선하고 경쟁 압력을 충족시키기 위한 필요성에 의하여, 이러한 문제에 대한 해결책을 더욱 시급히 마련하여야 할 필요가 있다.
이러한 문제에 대한 해결책은 오랜 기간에 걸쳐 강구되어 왔으나, 선행 기술은 어떤 해결책도 제시하거나 제안하지 않았으며, 따라서 이러한 문제의 해결책은 당업자에게는 알려져 있지 않았다.
본 발명은 하부 패키지의 평면성을 유지함으로써 적층 패키지의 수율을 향상시킬 수 있는 집적회로 패키징 시스템을 제공하는 것을 목적으로 한다.
본 발명은, 부품 면(component side)과 시스템 면(system side)을 구비하는 기부 패키지 기판(base package substrate)을 제조하는 단계와, 부품 면에 적층 상호접속체를 연결하는 단계와, 부품 면에 보강 봉입체를 몰딩하고 적층 상호접속체의 일부를 노출시킴으로써, 집적회로 소자를 수용하기 위한 집적회로 수용부(receptacle)를 형성하는 단계를 포함하는 집적회로 패키징 시스템 제조 방법을 제공한다.
본 발명은, 부품 면과 시스템 면을 구비하는 기부 패키지 기판과, 부품 면 상의 적층 상호접속체와, 집적회로 소자를 수용하기 위하여, 적층 상호접속체의 일부가 노출되도록 부품 면에 몰딩된 보강 봉입체에 의해 형성된 집적회로 수용부를 포함하는 집적회로 패키징 시스템을 제공한다.
본 발명의 특정 실시 형태는 전술한 실시 형태에 부가하여 또는 대체하여 다른 단계 또는 요소를 가진다. 첨부 도면의 참조와 더불어 이하의 상세한 설명의 검토에 의해, 당업자에게는 이러한 단계 또는 요소들이 명백해질 것이다.
본 발명에 따라 달성된 방법, 공정, 장치, 장비, 제품 및/또는 시스템은 간단하고 비용 효율적이고 복잡하지 않고 상당히 범용적이고 효과적이며, 공지 기술의 채용에 의해 경이롭고도 자명하지 않은 형태로 실시될 수 있고, 따라서 종래의 제조 방법이나 공정 및 기술과 충분히 호환성이 있는 집적회로 패키징 시스템을 효율적이고 경제적으로 제조하는 데에 충분히 적합하다.
본 발명의 또 다른 중요한 특징은 비용 감소, 시스템 단순화 및 기능 향상의 시대적 경향을 유용하게 지지하고 제공한다는 점이다. 따라서, 본 발명의 이러한 특징과 그 밖의 유용한 특징은 기술 상태를 적어도 다음 수준으로 향상시킨다.
도 1은 본 발명의 제1 실시 형태에 있어서 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템의 단면도이다.
도 2는 본 발명의 실시 형태에서 보강 봉입체를 구비하는 기판 조립체의 평면도이다.
도 3은 도 2의 기판 조립체에 대한 제조 패널 조립체의 평면도이다.
도 4는 본 발명의 제2 실시 형태에 있어서 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템의 단면도이다.
도 5는 본 발명의 제3 실시 형태에 있어서 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템의 단면도이다.
도 6은 본 발명의 제4 실시 형태에 있어서 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템의 단면도이다.
도 7은 제조에 있어서의 적층 상호접속체 장착 단계에서의 기판 조립체의 단면도이다.
도 8은 제조에 있어서의 기판 몰딩 단계에서의 기판 조립체의 단면도이다.
도 9는 제조에 있어서의 집적회로 장착 단계에서의 기판 조립체의 단면도이다.
도 10은 제조에 있어서의 사전 개별화 단계에서의 기판 조립체의 단면도이다.
도 11은 본 발명의 제5 실시 형태에 있어서 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템의 단면도이다.
도 12는 본 발명의 제6 실시 형태에 있어서 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템의 단면도이다.
도 13은 본 발명의 제7 실시 형태에 있어서 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템의 단면도이다.
도 14는 본 발명의 대안적 제8 실시 형태에 있어서 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템의 단면도이다.
도 15는 본 발명의 대안적 제8 실시 형태에 있어서 상호접속체 장착 단계에서의 기부 패키지 기판 조립체의 단면도이다.
도 16은 본 발명의 대안적 제8 실시 형태에 있어서 기판 몰딩 단계에서의 기부 패키지 기판 조립체의 단면도이다.
도 17은 본 발명의 대안적 제8 실시 형태에 있어서 상호접속체 개방 단계에서의 기부 패키지 기판 조립체의 단면도이다.
도 18은 본 발명의 대안적 제8 실시 형태에 있어서 사전 개별화 단계에서의 집적회로 패키징 조립체의 단면도이다.
도 19는 본 발명의 실시 형태에 따른 집적회로 패키징 시스템의 제조 방법의 흐름도이다.
당해 분야의 기술자가 본 발명을 실시하고 이용할 수 있도록 이하에서 실시 형태에 대하여 충분하고 상세히 설명하기로 한다. 본 발명의 개시 내용에 기초한 다른 실시 형태도 가능하다는 점과, 본 발명의 범위로부터 벗어나지 않고 시스템, 공정 또는 기구적 변경이 이루어질 수 있다는 점을 이해하여야 한다.
이하의 설명에서, 본 발명의 완전한 이해를 위하여 구체적인 여러 상세 내용이 제공된다. 그러나, 이러한 구체적인 상세 내용 없이도 본 발명이 실시 가능하다는 점은 명백하다. 본 발명이 불명료해지는 것을 방지하기 위하여, 공지된 회로, 시스템 구성, 및 공정 단계들의 일부는 상세히 설명되어 있지는 않다.
시스템의 실시 형태를 나타내는 도면은 반-도식적이고 실제 비율을 따르지 아니하며, 특히 일부 치수들은 명확히 표현되도록 하기 위한 것이고 도면 내에 상당히 과장되어 도시되어 있다. 마찬가지로, 설명의 편의를 위하여 전반적으로 유사한 방향에서 관찰한 도면들이 도시되어 있지만, 도면에 있어서의 이러한 도시는 대부분의 경우에 임의적이다. 일반적으로, 본 발명은 어떤 방향으로도 작동될 수 있다.
일부 특징을 공유하는 다수의 실시 형태가 개시되고 설명된 경우에는, 예시, 설명 및 이해의 명확성과 편의를 위하여, 서로 유사하거나 동일한 특징에 대해서는 일반적으로 동일한 도면부호를 사용하여 설명하기로 한다. 실시 형태에는 단지 설명의 편의를 위하여 제1 실시 형태, 제2 실시 형태 등으로 번호가 부여되어 있으나, 다른 특별한 의미를 가지거나 본 발명을 제한하기 위한 것은 아니다.
설명을 위한 목적으로, 여기에서 사용된 "수평"이라는 용어는 방향에 무관하게 베이스 패키지 기판의 평면 또는 표면에 평행한 면으로 정의된다. "수직"이라는 용어는 위에서 정의한 수평에 대하여 수직인 방향을 칭한다. "상방", "하방", "하부", "상부", ("측벽"에서와 같이) "측", "상위", "하측", "상측", "위" 및 "아래"와 같은 용어는 도면들에 도시된 바와 같이 수평면에 대하여 정의된다. 용어 "상(on)"은 부재들 사이에 개재 물질이 존재하지 않고 직접적인 접촉이 존재함을 의미한다.
여기에서 사용된 용어 "처리"는, 설명된 구조체를 형성함에 있어서 필요한 물질이나 포토레지스트의 부착, 패턴화, 노광, 현상, 식각, 세정 및/또는 물질이나 포토레지스트의 제거를 포함한다.
도 1을 참조하면, 본 발명의 제1 실시 형태에 있어서 매입형 상호접속체를 구비한 보강 봉입체를 포함하는 집적회로 패키징 시스템(100)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(100)의 단면도에는, 부품 면(104)과 시스템 면(106)을 구비한 라미네이트 기판, 세라믹 기판 등과 같은 기부 패키지 기판(102)이 도시되어 있다.
부품 면(104)에는 부품 패드(108)가 형성될 수 있다. 부품 패드(108)는 비아, 트레이스(trace) 또는 이들의 조합과 같은 내부 회로(internal circuitry)(112)에 의하여 시스템 패드(110)에 연결될 수 있다.
기부 패키지 기판(102)의 주변 영역을 따라 부품 패드(108)에는 금속 볼, 금속 칼럼, 스터드 범프(stud bump) 또는 금속 범프와 같은 적층 상호접속체(114)가 연결될 수 있다. 적층 상호접속체(114)에는 에폭시 몰딩 화합물(epoxy molding compound)과 같은 보강 봉입체(116)가 형성될 수 있는데, 이 때에 적층 상호접속체(114)의 일부는 보강 봉입체(116)로부터 노출되도록 유지된다.
보강 봉입체(116)의 봉입체 두께(118)는 적층 상호접속체(114)의 전체 높이의 30% 내지 90%, 바람직하게는 적층 상호접속체(114)의 전체 높이의 40% 내지 70%의 범위이어야 한다는 점이 밝혀졌다. 보강 봉입체(116)의 봉입체 두께(118)의 설정 이유는, 기부 패키지 기판(102)의 부품 면(104)에 적층 상호접속체(114)를 구비하는 기판 상의 적층 패키지가 기부 패키지 기판(102)의 휨(warpage)에 의하여 기술적 문제를 일으킨다는 사실이 밝혀졌기 때문이다. 전술한 보강 봉입체(116)의 높이는 기부 패키지 기판(102)에 강성 증가를 제공할 수 있고 패키지 레벨 휨을 제거함으로써, 패키지 레벨 적층 문제를 해결할 수 있다.
보강 봉입체(116)는, 부품 면(104)에 집적회로 소자(122)를 수용하여 장착할 수 있는 중앙 리세스 영역(central recessed region)과 같은 집적회로 수용부(120) 주위에 형성될 수 있다. 집적회로 수용부(120)는, 집적회로 다이와 같은 집적회로 소자(122)와의 연결을 위하여, 집적회로 수용부(120) 내에서 부품 패드(108)가 사용 가능하게 노출되어 있는 부품 면(104)을 구비한다.
집적회로 수용부(120)는, 제조 공정 중에 집적회로 소자(122)가 작동하지 않는 것으로 탐지되면, 집적회로 소자(122)의 제거와 교체를 가능하게 하는 것으로 밝혀졌다. 이러한 특징은 집적회로 소자(122)의 불량으로 인해 폐기되는 스크랩 재료의 양을 감소시킴으로써 집적회로 패키징 시스템(100)의 제조 비용을 상당히 감소시킬 수 있다.
와이어 접합형, 플립 칩형 집적회로 다이, 또는 이들의 적층형 조합과 같은 집적회로 소자(122)는, 보강 봉입체(116)의 경화 후에, 칩 상호접속체(124)에 의하여 집적회로 수용부(120) 내에 노출된 부품 패드(108)에 연결될 수 있다. 부품 면(104)과 집적회로 소자(122) 사이에는 접착제(126)가 도포될 수 있다. 보강 봉입체(116)의 측벽은 집적회로 소자(122) 주위에 충분한 공간을 제공하여 접착제(126)의 도포를 가능하게 하도록 형성되어야 한다.
기부 패키지 기판(102)의 시스템 면(106)에 위치하는 시스템 패드(110) 상에는 시스템 상호접속체(128)가 형성된다. 시스템 상호접속체(128)는 적층 상호접속체(114), 집적회로 소자(122), 다음 레벨 시스템(도시 생략), 또는 이들의 조합 사이에 연결 경로(coupling path)를 제공할 수 있다.
도 2를 참조하며, 본 발명의 실시 형태에 있어서, 보강 봉입체를 구비하는 기판 조립체(200)의 평면도가 도시되어 있다. 기판 조립체(200)의 평면도에는, 기부 패키지 기판(102)의 주변 영역에 형성된 보강 봉입체(116)가 도시되어 있다.
적층 상호접속체(114)는 보강 봉입체(116) 내에 이웃하는 열(row)들로 배치될 수 있다. 적층 상호접속체(114)의 개수와 위치는 단지 예시적이며, 다른 개수로 이루어질 수도 있다.
보강 봉입체(116)는 집적회로 수용부(120)의 주위에 주벽(perimeter wall)을 또한 형성한다. 부품 패드(108)는 플립 칩형 집적회로 소자(122), 와이어 접합형 집적회로 소자(122), 또는 이들의 적층형 구성의 조합체를 장착하기에 적합한 배열로 배치될 수 있다.
기부 패키지 기판(102)의 부품 면(104) 상의 부품 패드(108)의 개수와 위치는 단지 예시적이며, 실제 개수와 위치는 변경될 수 있다. 부품 패드(108)의 형상도 예시적이며, 부품 패드(108)는 실제로는 직사각형이나 다는 기하학적 형상일 수 있다. 집적회로 다이(122)의 적층체를 수용하기 위하여, 부품 패드(108)는 다수의 형상과 간격을 가질 수 있다.
도 3을 참조하면, 도 2의 기판 조립체(200)에 대한 제조 패널 조립(300)의 평면도가 도시되어 있다. 제조 패널 조립체(300)의 평면도에는, 기판 조립체(200)의 배열체(302)의 예가 도시되어 있다.
라미네이트 회로 보드와 같은 회로 보드(304)가 하나 이상의 배열체(302)를 지지할 수 있다. 회로 보드(304)의 상측에는 땜납 마스크(solder mask)와 같은 덮개(covering)(306)가 형성될 수 있다.
제조 패널 조립체(300) 내의 기판 조립체(200)의 예시적 개수는 단지 일례일 뿐이며, 다른 개수와 방향이 채용될 수도 있다. 조립 및 제조 공정 중에 회로 보드(304)를 처리(manipulation)하기 위하여, 취급 슬롯(handling slot)(308)이 사용될 수도 있다.
도 4를 참조하면, 본 발명의 제2 실시 형태에 있어서 매입형 상호접속체를 구비한 보강 봉입체를 포함하는 집적회로 패키징 시스템(400)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(400)의 단면도에는, 부품 면(104)과 시스템 면(106)을 구비한 라미네이트 기판, 세라믹 기판 등과 같은 기부 패키지 기판(102)이 도시되어 있다.
부품 면(104)에는 부품 패드(108)가 형성될 수 있다. 부품 패드(108)는 비아, 트레이스 또는 이들의 조합과 같은 내부 회로(112)에 의하여 시스템 패드(110)에 연결될 수 있다.
기부 패키지 기판(102)의 주변 영역을 따라 부품 패드(108)에는 금속 볼, 금속 칼럼, 스터드 범프 또는 금속 범프와 같은 적층 상호접속체(402)가 연결될 수 있다. 적층 상호접속체(114)에는 에폭시 몰딩 화합물과 같은 보강 봉입체(116)가 형성될 수 있고, 적층 상호접속체(114)의 일부는 보강 봉입체(116)로부터 노출되도록 유지된다.
보강 봉입체(116)의 봉입체 두께(118)는 적층 상호접속체(114)의 전체 높이의 30% 내지 90%, 바람직하게는 적층 상호접속체(114)의 전체 높이의 40% 내지 70%의 범위이어야 한다는 점이 밝혀졌다. 보강 봉입체(116)의 봉입체 두께(118)의 설정 이유는, 기부 패키지 기판(102)의 부품 면(104)에 적층 상호접속체(114)를 구비하는 기판 상의 적층 패키지가 기부 패키지 기판(102)의 휨에 의하여 기술적 문제를 일으킨다는 사실이 밝혀졌기 때문이다. 전술한 보강 봉입체(116)의 두께는 기부 패키지 기판(102)에 강성 증가를 제공할 수 있고 패키지 레벨 휨을 제거함으로써, 패키지 레벨 적층 문제를 해결할 수 있다.
적층 상호접속체(402)는 보강 봉입체(116)의 상부와 실질적으로 동일 평면의 표면(404)을 형성하도록 코이닝, 해머링, 압축, 또는 절삭될 수 있다. 실질적으로 동일 평면의 표면(404)은 적층 집적회로 패키지(도시 생략)를 위한 더욱 안정적인 장착 표면을 제공할 수 있다.
보강 봉입체(116)는 부품 면(104)에 집적회로 소자(122)를 수용하여 장착할 수 있는 중앙 리세스 영역과 같은 집적회로 수용부(120) 주위에 형성될 수 있다. 집적회로 수용부(120)는 노출되어 있는 부품 면(104)을 구비하며, 집적회로 수용부(120) 내에서 부품 패드(108)는 집적회로 소자(122)와의 연결을 위하여 사용 가능하다. 와이어 접합형, 플립 칩형 집적회로 다이, 또는 이들의 적층형 조합과 같은 집적회로 소자(122)는 보강 봉입체(116)의 경화 후에 칩 상호접속체(124)에 의하여 집적회로 수용부(120) 내에 노출된 부품 패드(108)에 연결될 수 있다.
부품 면(104)과 집적회로 소자(122) 사이에는 접착제(126)가 도포될 수 있다. 보강 봉입체(116)의 측벽은 집적회로 소자(122) 주위에 충분한 공간을 제공하여 접착제(126)의 도포를 가능하게 하도록 형성되어야 한다.
기부 패키지 기판(102)의 시스템 면(106)에 위치하는 시스템 패드(110) 상에는 시스템 상호접속체(128)가 형성된다. 시스템 상호접속체(128)는 적층 상호접속체(402), 집적회로 소자(122), 다음 레벨 시스템(도시 생략), 또는 이들의 조합 사이에 연결 경로를 제공할 수 있다.
도 5를 참조하면, 본 발명의 제3 실시 형태에 있어서 매입형 상호접속체를 구비한 보강 봉입체를 포함하는 집적회로 패키징 시스템(500)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(500)의 단면도에는, 부품 면(104)과 시스템 면(106)을 구비한 라미네이트 기판, 세라믹 기판 등과 같은 기부 패키지 기판(102)이 도시되어 있다.
부품 면(104)에는 부품 패드(108)가 형성될 수 있다. 부품 패드(108)는 비아, 트레이스 또는 이들의 조합과 같은 내부 회로(112)에 의하여 시스템 패드(110)에 연결될 수 있다.
기부 패키지 기판(102)의 주변 영역을 따라 부품 패드(108)에는 금속 볼, 금속 칼럼, 스터드 범프 또는 금속 범프와 같은 적층 상호접속체(502)가 연결될 수 있다. 적층 상호접속체(114)에는 에폭시 몰딩 화합물과 같은 보강 봉입체(116)가 형성될 수 있고, 적층 상호접속체(114)의 일부는 보강 봉입체(116)로부터 노출되도록 유지된다.
보강 봉입체(116)의 봉입체 두께(118)는 적층 상호접속체(114)의 전체 높이의 30% 내지 90%, 바람직하게는 적층 상호접속체(114)의 전체 높이의 40% 내지 70%의 범위이어야 한다는 점이 밝혀졌다. 보강 봉입체(116)의 봉입체 두께(118)의 설정 이유는, 기부 패키지 기판(102)의 부품 면(104)에 적층 상호접속체(114)를 구비하는 기판 상의 적층 패키지가 기부 패키지 기판(102)의 휨에 의하여 기술적 문제를 일으킨다는 사실이 밝혀졌기 때문이다. 전술한 보강 봉입체(116)의 두께는 기부 패키지 기판(102)에 강성 증가를 제공할 수 있고 패키지 레벨 휨을 제거함으로써, 패키지 레벨 적층 문제를 해결할 수 있다.
적층 상호접속체(502)는 보강 봉입체(116)의 상부와 실질적으로 동일 평면의 표면(504)을 형성하도록 코이닝, 해머링, 압축 또는 절삭될 수 있다. 실질적으로 동일 평면의 표면(504)은 적층 집적회로 패키지(도시 생략)를 위한 더욱 안정적인 장착 표면을 제공할 수 있다.
적층 상호접속체(502)가 보강 봉입체(116)의 상부와 동일 평면을 형성하면, 적층 상호접속체(502)의 노출 부분의 위에 패키지의 시스템 상호접속체(128)를 정렬하는 것이 종종 어렵다는 점이 밝혀졌다. 봉입 전 또는 후에, 적층 상호접속체(502)는 상부가 압입되거나 노치 가공되어, 시스템 상호접속체(128)를 배치하기 위한 정렬 수용부(506)를 제공함으로써, 정렬 문제를 해결할 수 있다는 점이 또한 밝혀졌다.
보강 봉입체(116)는, 부품 면(104)에 집적회로 소자(122)를 수용하여 장착할 수 있는 중앙 리세스 영역과 같은 집적회로 수용부(120) 주위에 형성될 수 있다. 집적회로 수용부(120)는 노출된 부품 면(104)을 구비하며, 집적회로 수용부(120) 내에서 부품 패드(108)는 집적회로 소자(122)와의 연결을 위하여 사용 가능하다. 와이어 접합형, 플립 칩형 집적회로 다이, 또는 이들의 적층형 조합과 같은 집적회로 소자(122)는 보강 봉입체(116)의 경화 후에 칩 상호접속체(124)에 의하여 집적회로 수용부(120) 내에 노출된 부품 패드(108)에 연결될 수 있다.
부품 면(104)과 집적회로 소자(122) 사이에는 접착제(126)가 도포될 수 있다. 보강 봉입체(116)의 측벽은 집적회로 소자(122) 주위에 충분한 공간을 제공하여 접착제(126)의 도포를 가능하게 하도록 형성되어야 한다.
기부 패키지 기판(102)의 시스템 면(106)에 위치하는 시스템 패드(110) 상에는 시스템 상호접속체(128)가 형성된다. 시스템 상호접속체(128)는 적층 상호접속체(502), 집적회로 소자(122), 다음 레벨 시스템(도시 생략), 또는 이들의 조합 사이에 연결 경로를 제공할 수 있다.
도 6을 참조하면, 본 발명의 제4 실시 형태에 있어서 매입형 상호접속체를 구비한 보강 봉입체를 포함하는 집적회로 패키징 시스템(600)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(600)의 단면도에는, 실질적으로 동일 평면의 표면(404)의 적층 상호접속체(402)에 도포된 땜납 페이스트와 같은 전도성 접착제(602)를 구비하는 집적회로 패키징 시스템(400)이 도시되어 있다.
적층 상호접속체(402)가 보강 봉입체(116)의 상부와 동일 평면을 형성하면, 적층 상호접속체(402)의 노출 부분에 적층 패키지(도시 생략)를 부착하는 것이 종종 어렵다는 점이 밝혀졌다. 이러한 패키지 적층 문제를 해결하고 땜납 접합 신뢰성을 향상시키기 위하여, 전도성 접착제(602)가 스크린 인쇄 및 땜납 재유동(solder reflow)에 의하여 적층 상호접속체(402) 상에 퇴적될 수 있도록, 보강 봉입체(116)는 땜납 레지스트로서 사용될 수 있다는 점이 밝혀졌다.
도 7을 참조하면, 제조의 적층 상호접속체 장착 단계에서의 기판 조립체(700)의 단면도가 도시되어 있다. 기판 조립체(700)의 단면도에는 도 3의 제조 패널 조립체(300)의 회로 보드(304)의 일부가 도시되어 있다.
부품 패드(108) 상에는 적층 상호접속체(114)가 형성될 수 있다. 적층 상호접속체(114)의 위치와 개수는 단지 예시적이며, 어떤 개수의 적층 상호접속체(114)라도 회로 보드(304) 상에 형성될 수 있다. 적층 상호접속체(114)는 볼로 도시되어 있으나, 이는 예시적이며 칼럼, 기둥(post) 또는 범프로서 실시될 수도 있다는 점을 이해하여야 한다.
도 8을 참조하면, 제조의 기판 몰딩(substrate molding) 단계에서의 기판 조립체(800)의 일부의 단면도가 도시되어 있다. 기판 조립체(800)의 일부의 단면도에는 도 3의 제조 패널 조립체(300)의 회로 보드(304)의 일부가 도시되어 있다.
부품 패드(108) 상에는 적층 상호접속체(114)가 형성될 수 있다. 적층 상호접속체(114)의 위치와 개수는 단지 예시적이며, 어떤 개수의 적층 상호접속체(114)라도 회로 보드(304) 상에 형성될 수 있다.
적층 상호접속체(114)에는 보강 봉입체(116)가 몰딩될 수 있으며, 집적회로 수용부(120)가 형성되도록 몰딩이 이루어진다. 보강 봉입체(116)의 경화 후에, 적층 상호접속체(114)는 코이닝, 절삭, 노치 가공, 또는 이들의 조합에 의해 추가 처리될 수도 있다.
도 9를 참조하면, 제조의 집적회로 장착 단계에서의 기판 조립체(900)의 일부의 단면도를 나타낸다. 기판 조립체(900)의 단면도에는 칩 상호접속체(124)에 의해 부품 패드(108)에 연결된 집적회로 소자(122)를 구비하는 기판 조립체(800)가 도시되어 있다.
부품 면(104)과 집적회로 소자(122) 사이에는 접착제(126)가 도포될 수 있다. 집적회로 소자(122)는 단지 일례로 플립 칩 다이로 도시되어 있으며, 집적회로 소자(122)는 와이어 접합형 집적회로 다이 또는 다른 유형의 집적회로 소자(122)의 조합형 적층체일 수도 있다.
도 10을 참조하면, 제조의 사전 개별화(pre-singulation) 단계에서의 집적회로 패키징 시스템(1000)의 일부의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1000)의 일부의 단면도에는, 시스템 면(106)의 시스템 패드(110)에 형성된 시스템 상호접속체(128)를 구비하는 기판 조립체(900)가 도시되어 있다.
도 3의 제조 패널 조립체(300)의 일부인 집적회로 패키징 시스템(1000)은 완전히 조립될 수 있다. 제조의 후속 단계는 도 1의 집적회로 패키징 시스템(100)의 테스트와 개별화를 제공한다.
도 11을 참조하면, 본 발명의 제5 실시 형태에 있어서 매입형 상호접속체를 구비한 보강 봉입체를 포함하는 집적회로 패키징 시스템(1100)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1100)의 단면도에는, 부품 면(104)과 시스템 면(106)을 구비한 라미네이트 기판, 세라믹 기판 등과 같은 기부 패키지 기판(102)이 도시되어 있다.
부품 면(104)에는 부품 패드(108)가 형성될 수 있다. 부품 패드(108)는 비아, 트레이스 또는 이들의 조합과 같은 내부 회로(112)에 의하여 시스템 패드(110)에 연결될 수 있다.
기부 패키지 기판(102)의 주변 영역을 따라 부품 패드(108)에는 금속 볼, 금속 칼럼, 스터드 범프 또는 금속 범프와 같은 적층 상호접속체(114)가 연결될 수 있다. 적층 상호접속체(114)에는 에폭시 몰딩 화합물과 같은 보강 봉입체(116)가 형성될 수 있고, 적층 상호접속체(114)의 일부는 보강 봉입체(116)로부터 노출되도록 유지된다.
보강 봉입체(116)의 봉입체 두께(118)는 적층 상호접속체(114)의 전체 높이의 30% 내지 90%, 바람직하게는 적층 상호접속체(114)의 전체 높이의 40% 내지 70%의 범위이어야 한다는 점이 밝혀졌다. 보강 봉입체(116)의 봉입체 두께(118)의 설정 이유는, 기부 패키지 기판(102)의 부품 면(104)에 적층 상호접속체(114)를 구비하는 기판 상의 적층 패키지가 기부 패키지 기판(102)의 휨에 의하여 기술적 문제를 일으킨다는 사실이 밝혀졌기 때문이다.
전술한 보강 봉입체(116)의 높이는 기부 패키지 기판(102)에 강성 증가를 제공할 수 있고 패키지 레벨 휨을 제거함으로써, 패키지 레벨 적층 문제를 해결할 수 있다. 본 실시 형태에서, 봉입체의 내측 벽(1102)은 경사지며, 이러한 구성은 집적회로 수용부(120)에 접착제(126)를 분배하기 위한 충분한 공간을 부여하고, 보강 봉입체(116)가 부품 면(104)에서 접착제(126)의 과다 유출을 방지하는 "댐(dam)"으로 작용할 수 있게 한다.
적층 상호접속체(114)는 도 4에서와 같이 보강 봉입체(116)의 상부와 실질적으로 동일 평면의 표면(404)을 형성하도록 코이닝, 해머링, 압축 또는 절삭될 수도 있다. 실질적으로 동일 평면의 표면(404)은 적층형 집적회로 패키지(도시 생략)를 위한 더욱 안정적인 장착 표면을 제공할 수 있다.
보강 봉입체(116)는, 부품 면(104)에 집적회로 소자(122)를 수용하여 장착할 수 있는 중앙 리세스 영역과 같은 집적회로 수용부(120) 주위에 형성될 수 있다. 집적회로 수용부(120)는 노출되어 있는 부품 면(104)을 구비하며, 집적회로 수용부(120) 내의 부품 패드(108)는 집적회로 소자(122)와의 연결을 위하여 사용될 수 있다. 와이어 접합형, 플립 칩형 집적회로 다이, 또는 이들의 적층형 조합과 같은 집적회로 소자(122)는 보강 봉입체(116)의 경화 후에 칩 상호접속체(124)에 의하여 집적회로 수용부(120) 내에 노출된 부품 패드(108)에 연결될 수 있다.
부품 면(104)과 집적회로 소자(122) 사이에는 접착제(126)가 도포될 수 있다. 보강 봉입체(116)의 측벽은 집적회로 소자(122) 주위에 충분한 공간을 제공하여 접착제(126)의 도포를 가능하게 하도록 형성되어야 한다.
기부 패키지 기판(102)의 시스템 면(106)에 위치하는 시스템 패드(110) 상에는 시스템 상호접속체(128)가 형성된다. 시스템 상호접속체(128)는 적층 상호접속체(402), 집적회로 소자(122), 다음 레벨 시스템(도시 생략), 또는 이들의 조합 사이에 연결 경로를 제공할 수 있다.
도 12를 참조하면, 본 발명의 제6 실시 형태에 있어서 매입형 상호접속체를 구비한 보강 봉입체를 포함하는 집적회로 패키징 시스템(1200)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1200)의 단면도에는, 부품 면(104)과 시스템 면(106)을 구비한 라미네이트 기판, 세라믹 기판 등과 같은 기부 패키지 기판(102)이 도시되어 있다.
부품 면(104)에는 부품 패드(108)가 형성될 수 있다. 부품 패드(108)는 비아, 트레이스 또는 이들의 조합과 같은 내부 회로(112)에 의하여 시스템 패드(110)에 연결될 수 있다.
기부 패키지 기판(102)의 주변 영역을 따라 부품 패드(108)에는 금속 볼, 금속 칼럼, 스터드 범프 또는 금속 범프와 같은 적층 상호접속체(114)가 연결될 수 있다. 적층 상호접속체(114)에는 에폭시 몰딩 화합물과 같은 보강 봉입체(116)가 형성될 수 있고, 적층 상호접속체(114)의 일부는 보강 봉입체(116)로부터 노출되도록 유지된다.
본 실시 형태에 있어서, 보강 봉입체(116)의 내측 벽(1202)은 계단형이다. 내측 벽(1202)의 계단부(step)는 집적회로 수용부(120)에 접착제(126)를 분배하기 위한 충분한 공간을 부여하며, 보강 봉입체(116)가 부품 면(104)에서 접착제(126)의 과다 유출을 방지하는 "댐"으로 작용할 수 있게 한다.
도 13을 참조하면, 본 발명의 제7 실시 형태에 있어서 매입형 상호접속체를 구비한 보강 봉입체를 포함하는 집적회로 패키징 시스템(1300)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1300)의 단면도에는, 부품 면(104)과 시스템 면(106)을 구비한 라미네이트 기판, 세라믹 기판 등과 같은 기부 패키지 기판(102)이 도시되어 있다.
부품 면(104)에는 부품 패드(108)가 형성될 수 있다. 부품 패드(108)는 비아, 트레이스 또는 이들의 조합과 같은 내부 회로(112)에 의하여 시스템 패드(110)에 연결될 수 있다.
기부 패키지 기판(102)의 주변 영역을 따라 부품 패드(108)에는 금속 볼, 금속 칼럼, 스터드 범프 또는 금속 범프와 같은 적층 상호접속체(114)가 연결될 수 있다. 적층 상호접속체(114)에는 에폭시 몰딩 화합물과 같은 보강 봉입체(116)가 형성될 수 있고, 적층 상호접속체(114)의 일부는 보강 봉입체(116)로부터 노출되도록 유지된다.
본 실시 형태에 있어서, 보강 봉입체(116)의 내측 벽(1302)은 만곡형이다. 내측 벽(1302)의 만곡부(curve)는 집적회로 수용부(120)에 접착제(126)를 분배하기 위한 충분한 공간을 부여하며, 보강 봉입체(116)가 부품 면(104)에서 접착제(126)의 과다 유출을 방지하는 "댐"으로 작용할 수 있게 한다.
도 14를 참조하면, 본 발명의 대안적 제8 실시 형태에 있어서 매입형 상호접속체를 구비한 보강 봉입체를 포함하는 집적회로 패키징 시스템(1400)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1400)의 단면도에는, 부품 면(104)과 시스템 면(106)을 구비한 라미네이트 기판, 세라믹 기판 등과 같은 기부 패키지 기판(102)이 도시되어 있다.
부품 면(104)에는 부품 패드(108)가 형성될 수 있다. 부품 패드(108)는 비아, 트레이스 또는 이들의 조합과 같은 내부 회로(112)에 의하여 시스템 패드(110)에 연결될 수 있다.
기부 패키지 기판(102)의 주변 영역을 따라 부품 패드(108)에는 금속 볼, 금속 칼럼, 스터드 범프 또는 금속 범프와 같은 적층 상호접속체(114)가 연결될 수 있다. 적층 상호접속체(114)에는 에폭시 몰딩 화합물과 같은 보강 봉입체(116)가 형성될 수 있고, 적층 상호접속체(114)의 일부는 보강 봉입체(116)로부터 노출되도록 유지된다.
본 실시 형태에 있어서, 보강 봉입체(116)의 내측 벽(1402)은 실질적으로 수직형이다. 내측 벽(1402)의 수직 표면은 집적회로 수용부(120)에 접착제(126)를 분배하기 위한 충분한 공간을 부여하며, 보강 봉입체(116)가 부품 면(104)에서 접착제(126)의 과다 유출을 방지하는 "댐"으로 작용할 수 있게 한다.
적층 상호접속체(114)가 보강 봉입체(116) 미만의 위치까지 형성되어 있으면, 적층 상호접속체(114)의 노출 부분의 위에 패키지(도시 생략)의 시스템 상호접속체(128)를 연결하는 것이 어려운 경우도 있다는 점이 밝혀졌다. 적층 상호접속체(114)는 봉입 후에 레이저 절제, 화학적 식각, 또는 기계적 천공에 의해 노출될 수 있다는 점이 밝혀졌다.
도 15를 참조하면, 본 발명의 대안적 제8 실시 형태에 있어서 제조의 상호접속체 장착 단계에서의 기부 패키지 기판 조립체(1500)의 단면도가 도시되어 있다. 기부 패키지 기판 조립체(1500)의 단면도에는, 부품 면(104)과 시스템 면(106)을 구비하는 라미네이트 기판, 세라믹 기판 등과 같은 기부 패키지 기판(102)이 도시되어 있다.
부품 면(104)에는 부품 패드(108)가 형성될 수 있다. 부품 패드(108)는 비아, 트레이스 또는 이들의 조합과 같은 내부 회로(112)에 의하여 시스템 패드(110)에 연결될 수 있다.
기부 패키지 기판(102)의 주변 영역을 따라 부품 패드(108)에는 금속 볼, 금속 칼럼, 스터드 범프 또는 금속 범프와 같은 적층 상호접속체(114)가 연결될 수 있다. 부품 면(104)의 중앙 영역에는 에폭시 충진제, 접착제 필름 등과 같은 몰딩 덮개층(molding coverlay)(1502)이 배치될 수 있다.
도 16을 참조하면, 본 발명의 대안적 제8 실시 형태에 있어서 제조의 기판 몰딩 단계에서의 기부 패키지 기판 조립체(1600)의 단면도가 도시되어 있다. 기부 패키지 기판 조립체(1600)의 단면도에는, 부품 패드(108)에 연결된 적층 상호접속체(114)를 구비하는 기부 패키지 기판(102)이 도시되어 있다.
보강 봉입체(116)는 부품 면(104), 적층 상호접속체(114) 및 부품 패드(108)에 몰딩될 수 있다. 도 15의 몰딩 덮개층(1502)이 제거됨으로써, 부품 면의 중앙 영역이 노출되어 집적회로 수용부(120)를 제공한다.
봉입체 두께(118)는 적층 상호접속체(114)의 높이를 초과할 수 있다. 봉입체 두께(118)의 추가 높이는 추가 강성을 제공하여 기부 패키지 기판(102)의 휨을 방지한다.
도 17을 참조하면, 본 발명의 대안적 제8 실시 형태에 있어서 제조의 상호접속체 개방 단계에서의 기부 패키지 기판 조립체(1700)의 단면도가 도시되어 있다. 기부 패키지 기판 조립체(1700)의 단면도에는, 부품 패드(108)에 연결된 적층 상호접속체(114)를 구비하는 기부 패키지 기판(102)이 도시되어 있다.
보강 봉입체(116)는 부품 면(104), 적층 상호접속체(114) 및 부품 패드(108)에 몰딩될 수 있다. 집적회로 수용부(120)는 부품 면(104)의 중앙 영역이 노출되어 있다.
보강 봉입체(116)는 적층 상호접속체(114)를 완전히 포위할 수 있다. 이 경우에, 적층 상호접속체(114)는 정렬 수용부(1702)의 형성을 위하여 레이저 절제, 화학적 식각 또는 기계적 천공에 의해 노출될 수 있다.
도 18을 참조하면, 본 발명의 대안적 제8 실시 형태에 있어서 제조의 사전 개별화 단계에서의 집적회로 패키징 조립체(1800)의 단면도가 도시되어 있다. 집적회로 패키징 조립체(1800)의 단면도에는, 와이어 접합형, 플립 칩형 집적회로 다이, 또는 이들의 적층형 조합과 같은 집적회로 소자(122)를 구비하는 기부 패키지 기판 조립체(1700)가 도시되어 있으며, 집적회로 소자는 칩 상호접속체(124)에 의하여 집적회로 수용부(120) 내에 노출된 부품 패드(108)에 연결될 수 있다.
부품 면(104)과 집적회로 소자(122) 사이에는 접착제(126)가 도포될 수 있다. 보강 봉입체(116)의 측벽은 집적회로 소자(122) 주위에 충분한 공간을 제공하여 접착제(126)의 도포가 가능하도록 형성되어야 한다.
기부 패키지 기판(102)의 시스템 면(106)에 위치한 시스템 패드(110)에는 시스템 상호접속체(128)가 형성된다. 시스템 상호접속체9128)는 적층 상호접속체(114), 집적회로 소자(122), 다음 레벨 시스템(도시 생략), 또는 이들의 조합 사이에 연결 경로를 제공할 수 있다.
정렬 수용부(1702)의 형성은 적층 상호접속체(114)로의 접근을 가능하게 하며, 기부 패키지 기판(102)의 휨을 방지하는 보강 봉입체(116)의 기능을 감소시키지 않는다. 정렬 수용부(1702)는 적층형 패키지(도시 생략)의 시스템 상호접속체(128)를 위한 정렬 보조를 제공함으로써 적층형 패키지의 장착을 단순화할 수도 있다.
도 19를 참조하면, 본 발명의 실시 형태에 있어서 집적회로 패키징 시스템(100)의 제조 방법(1900)의 흐름도가 도시되어 있다. 제조 방법(1900)은 블록 1902에서 부품 면과 시스템 면을 구비하는 기부 패키지 기판을 제조하는 단계와, 블록 1904에서 부품 면에 적층 상호접속체를 연결하는 단계와, 블록 1906에서 부품 면에 봉입체를 몰딩하고 적층 상호접속체의 일부를 노출시킴으로써, 집적회로 소자를 수용하기 위한 집적회로 수용부를 형성하는 단계를 포함한다.
달성된 방법, 공정, 장치, 장비, 제품 및/또는 시스템은 간단하고 비용 효율적이고 복잡하지 않고 상당히 범용적이고 효과적이며, 공지 기술의 채용에 의해 경이롭고도 자명하지 않은 형태로 실시될 수 있고, 따라서 종래의 제조 방법이나 공정 및 기술과 충분히 호환성이 있는 집적회로 패키징 시스템을 효율적이고 경제적으로 제조하는 데에 충분히 적합하다.
본 발명의 또 다른 중요한 특징은 비용 감소, 시스템 단순화 및 기능 향상의 시대적 경향을 유용하게 지지하고 제공한다는 점이다.
따라서, 본 발명의 이러한 특징과 그 밖의 유용한 특징은 기술 상태를 적어도 다음 수준으로 향상시킨다.
구체적인 최적의 실시 형태와 함께 본 발명이 설명되었으며, 당해 분야의 기술자에게는 전술한 설명에 기초하여 여러 대체 형태, 수정 형태 및 변경 형태가 명백하다는 점을 이해하여야 한다. 따라서, 본 발명은 첨부된 청구범위 내에 속하는 그러한 대체, 수정 및 변경 형태들을 모두 포함하기 위한 것이다. 본 명세서에 기재되거나 첨부 도면에 도시된 모든 사항들은 예시적이고 비제한적인 의미로 해석되어야 한다.
100: 집적회로 패키징 시스템 102: 기부 패키지 기판
104: 부품 면 108: 부품 패드
110: 시스템 패드 112: 내부 회로
114: 적층 상호접속체 116: 보강 봉입체
118: 봉입체 두께 120: 집적회로 수용부
122: 집적회로 소자 124: 칩 상호접속체
126: 접착제 128: 시스템 상호접속체
200: 기판 조립체 300: 제조 패널 조립체
304: 회로 보드 306: 덮개
404: 표면 506: 정렬 수용부
602: 전도성 접착제

Claims (10)

  1. 집적회로 패키징 시스템을 제조하는 방법으로서,
    부품 면과 시스템 면을 구비하는 기부 패키지 기판을 제조하는 단계와,
    부품 면에 적층 상호접속체를 연결하는 단계와,
    부품 면에 보강 봉입체를 몰딩하고 적층 상호접속체의 일부를 노출시킴으로써, 집적회로 소자를 수용하기 위한 집적회로 수용부를 형성하는 단계를 포함하는
    집적회로 패키징 시스템 제조 방법.
  2. 제1항에 있어서,
    집적회로 수용부를 형성하는 단계는 적층 상호접속체의 전체 높이의 30% 내지 90% 범위의 봉입체 두께를 형성하는 단계를 포함하는
    집적회로 패키징 시스템 제조 방법.
  3. 제1항에 있어서,
    집적회로 소자를 수용하는 것은 집적회로 수용부 내에 집적회로 다이를 장착하는 것을 포함하는
    집적회로 패키징 시스템 제조 방법.
  4. 제1항에 있어서,
    적층 상호접속체와 보강 봉입체 사이에 실질적으로 동일 평면의 표면을 형성하는 단계를 또한 포함하는
    집적회로 패키징 시스템 제조 방법.
  5. 제1항에 있어서,
    보강 봉입체로부터 노출된 적층 상호접속체 상에 정렬 수용부를 형성하는 단계를 또한 포함하는
    집적회로 패키징 시스템 제조 방법.
  6. 부품 면과 시스템 면을 구비하는 기부 패키지 기판과,
    부품 면 상의 적층 상호접속체와,
    집적회로 소자를 수용하기 위하여, 적층 상호접속체의 일부가 노출되도록 부품 면에 몰딩된 보강 봉입체에 의해 형성된 집적회로 수용부를 포함하는
    집적회로 패키징 시스템.
  7. 제6항에 있어서,
    부품 면에 몰딩된 보강 봉입체는 적층 봉입체의 전체 높이의 30% 내지 90% 범위의 봉입체 두께를 포함하는
    집적회로 패키징 시스템.
  8. 제6항에 있어서,
    수용되는 집적회로 소자는 집적회로 수용부 내에 장착되는 집적회로 다이를 포함하는
    집적회로 패키징 시스템.
  9. 제6항에 있어서,
    적층 상호접속체와 보강 봉입체에 의해 형성된 실질적으로 동일 평면의 표면을 또한 포함하는
    집적회로 패키징 시스템.
  10. 제6항에 있어서,
    보강 봉입체로부터 노출된 적층 상호접속체 상에 형성된 정렬 수용부를 또한 포함하는
    집적회로 패키징 시스템.
KR1020100046047A 2009-05-15 2010-05-17 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법 KR101691566B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17883809P 2009-05-15 2009-05-15
US61/178,838 2009-05-15
US12/777,415 2010-05-11
US12/777,415 US8604602B2 (en) 2009-05-15 2010-05-11 Integrated circuit packaging system with reinforced encapsulant having embedded interconnect and method of manufacture thereof

Publications (2)

Publication Number Publication Date
KR20100123664A true KR20100123664A (ko) 2010-11-24
KR101691566B1 KR101691566B1 (ko) 2016-12-30

Family

ID=43067833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100046047A KR101691566B1 (ko) 2009-05-15 2010-05-17 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법

Country Status (3)

Country Link
US (1) US8604602B2 (ko)
KR (1) KR101691566B1 (ko)
TW (1) TWI508201B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101651362B1 (ko) * 2015-05-22 2016-08-25 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8039275B1 (en) 2010-06-02 2011-10-18 Stats Chippac Ltd. Integrated circuit packaging system with rounded interconnect and method of manufacture thereof
US9059157B2 (en) * 2012-06-04 2015-06-16 Stats Chippac Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US10056267B2 (en) * 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
JP2017084997A (ja) 2015-10-29 2017-05-18 イビデン株式会社 プリント配線板及びその製造方法
JP2017152536A (ja) 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
JP2018073890A (ja) * 2016-10-25 2018-05-10 イビデン株式会社 プリント配線板およびプリント配線板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951015A (ja) * 1995-08-09 1997-02-18 Citizen Watch Co Ltd 半導体装置
US20050260795A1 (en) * 2004-05-24 2005-11-24 Advanced Semiconductor Engineering, Inc. Method for fabricating leadless packages with mold locking characteristics
JP2008263121A (ja) * 2007-04-13 2008-10-30 Nec Corp 半導体装置およびその製造方法
KR100870652B1 (ko) * 2007-07-24 2008-11-26 삼성전기주식회사 반도체 패키지 및 그 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438216A (en) * 1992-08-31 1995-08-01 Motorola, Inc. Light erasable multichip module
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
US6815251B1 (en) * 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's
US6352881B1 (en) * 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
KR100620203B1 (ko) * 2002-12-30 2006-09-01 동부일렉트로닉스 주식회사 반도체의 더블 사이드 스택 패키징 방법
TW577153B (en) * 2002-12-31 2004-02-21 Advanced Semiconductor Eng Cavity-down MCM package
US20040183179A1 (en) * 2003-03-20 2004-09-23 Wen-Lo Shieh Package structure for a multi-chip integrated circuit
TWI239611B (en) * 2004-04-19 2005-09-11 Advanced Semiconductor Eng Multi chip module with embedded package configuration and method for manufacturing the same
US20060073635A1 (en) * 2004-09-28 2006-04-06 Chao-Yuan Su Three dimensional package type stacking for thinner package application
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US20070241441A1 (en) * 2006-04-17 2007-10-18 Stats Chippac Ltd. Multichip package system
US7550680B2 (en) * 2006-06-14 2009-06-23 Stats Chippac Ltd. Package-on-package system
TWI317993B (en) * 2006-08-18 2009-12-01 Advanced Semiconductor Eng Stackable semiconductor package
US20090108431A1 (en) * 2007-10-29 2009-04-30 Analog Devices, Inc. Inverted package-on-package (POP) assemblies and packaging methods for integrated circuits
US20090236726A1 (en) * 2007-12-12 2009-09-24 United Test And Assembly Center Ltd. Package-on-package semiconductor structure
US7989950B2 (en) * 2008-08-14 2011-08-02 Stats Chippac Ltd. Integrated circuit packaging system having a cavity
US7732252B2 (en) * 2008-10-09 2010-06-08 Stats Chippac Ltd. Multi-chip package system incorporating an internal stacking module with support protrusions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951015A (ja) * 1995-08-09 1997-02-18 Citizen Watch Co Ltd 半導体装置
US20050260795A1 (en) * 2004-05-24 2005-11-24 Advanced Semiconductor Engineering, Inc. Method for fabricating leadless packages with mold locking characteristics
JP2008263121A (ja) * 2007-04-13 2008-10-30 Nec Corp 半導体装置およびその製造方法
KR100870652B1 (ko) * 2007-07-24 2008-11-26 삼성전기주식회사 반도체 패키지 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101651362B1 (ko) * 2015-05-22 2016-08-25 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US10177117B2 (en) 2015-05-22 2019-01-08 Amkor Technology Inc. Method for fabricating semiconductor package having a multi-layer molded conductive substrate and structure

Also Published As

Publication number Publication date
TWI508201B (zh) 2015-11-11
TW201108339A (en) 2011-03-01
US8604602B2 (en) 2013-12-10
US20100289134A1 (en) 2010-11-18
KR101691566B1 (ko) 2016-12-30

Similar Documents

Publication Publication Date Title
US8785245B2 (en) Method of manufacturing stack type semiconductor package
TWI381460B (zh) 具有堆疊插入件的可安裝之積體電路封裝件系統
KR101076062B1 (ko) 오프셋 집적 회로 패키지-온-패키지 적층 시스템
TWI446460B (zh) 用於封裝件堆疊之積體電路封裝件系統
US9330945B2 (en) Integrated circuit package system with multi-chip module
KR101130330B1 (ko) 오프셋 집적 회로 패키지-온-패키지 적층 시스템
TWI495081B (zh) 具有堆疊盲孔互連之積體電路層疊封裝件系統
US7435619B2 (en) Method of fabricating a 3-D package stacking system
TWI482257B (zh) 具有垂直地嵌入之多數晶粒之基板的多晶片封裝體，以及其形成方法
KR101691566B1 (ko) 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법
KR101824342B1 (ko) 반도체 소자 패키지 어셈블리 및 그 형성방법
KR101557089B1 (ko) 오프셋 적층형 집적회로 패키지 시스템
US7615409B2 (en) Method of stacking and interconnecting semiconductor packages via electrical connectors extending between adjoining semiconductor packages
KR101476385B1 (ko) 접착성 스페이싱 구조들을 갖는 마운트가능한 집적회로패키지-인-패키지 시스템
KR20130076899A (ko) 상부 ic 패키지와 결합하여 패키지-온-패키지 (pop) 어셈블리를 형성하는 하부 ic 패키지 구조체 및 그러한 하부 ic 패키지 구조체를 포함하는 pop 어셈블리
KR20110068935A (ko) 상호연결부가 적층되어 있는 집적회로 패키지 시스템 및 그 제조 방법
KR20090027573A (ko) 반도체장치
TWI733542B (zh) 封裝結構及其製造方法
US8143096B2 (en) Integrated circuit package system flip chip
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
US7902664B2 (en) Semiconductor package having passive component and semiconductor memory module including the same
KR20180111840A (ko) 집적 회로(ic) 패키지들 사이의 플렉시블 커넥터를 포함하는 통합 디바이스
KR20120026380A (ko) 반도체 칩, 이를 포함하는 적층 칩 구조의 반도체 패키지 및 그 제조방법
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
US7180171B1 (en) Single IC packaging solution for multi chip modules

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant