KR20130076899A - 상부 ic 패키지와 결합하여 패키지-온-패키지 (pop) 어셈블리를 형성하는 하부 ic 패키지 구조체 및 그러한 하부 ic 패키지 구조체를 포함하는 pop 어셈블리 - Google Patents

상부 ic 패키지와 결합하여 패키지-온-패키지 (pop) 어셈블리를 형성하는 하부 ic 패키지 구조체 및 그러한 하부 ic 패키지 구조체를 포함하는 pop 어셈블리 Download PDF

Info

Publication number
KR20130076899A
KR20130076899A KR1020137015457A KR20137015457A KR20130076899A KR 20130076899 A KR20130076899 A KR 20130076899A KR 1020137015457 A KR1020137015457 A KR 1020137015457A KR 20137015457 A KR20137015457 A KR 20137015457A KR 20130076899 A KR20130076899 A KR 20130076899A
Authority
KR
South Korea
Prior art keywords
package
substrate
encapsulant
die
interposer
Prior art date
Application number
KR1020137015457A
Other languages
English (en)
Inventor
쇼 퐁 웡
웨이 키트 로
캉 이유 옹
에이유 승 옹
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20130076899A publication Critical patent/KR20130076899A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

패키지-온-패키지(PoP) 어셈블리에 대한 하부 집적 회로(IC) 패키지 구조체의 실시예들이 개시된다. 하부 IC 패키지 구조체는 상부 IC 패키지의 단자들과 메이팅하기 위한 패드들을 갖는 인터포저를 포함한다. 봉지재 재료는 하부 IC 패키지에 배치되고, 이러한 봉지재는 하나 이상의 IC 다이에 근접하게 배치될 수 있다. 상부 IC 패키지는 PoP 어셈블리를 형성하기 위해 하부 IC 패키지와 결합될 수 있다. 그러한 PoP 어셈블리는 메인보드 또는 다른 회로 보드 상에 배치될 수 있고, 컴퓨팅 시스템의 부품을 형성할 수 있다. 다른 실시예들이 기재 및 청구된다.

Description

상부 IC 패키지와 결합하여 패키지-온-패키지 (POP) 어셈블리를 형성하는 하부 IC 패키지 구조체 및 그러한 하부 IC 패키지 구조체를 포함하는 POP 어셈블리{LOWER IC PACKAGE STRUCTURE FOR COUPLING WITH AN UPPER IC PACKAGE TO FORM A PACKAGE-ON-PACKAGE (POP) ASSEMBLY AND POP ASSEMBLY INCLUDING SUCH A LOWER IC PACKAGE STRUCTURE}
개시된 실시예들은 일반적으로 집적 회로 디바이스들에 관한 것이며, 보다 상세하게 집적 회로 패키지들의 적층(stacking)에 관한 것이다.
작은 폼 팩터(form factor)를 갖는 집적 회로(IC) 디바이스들은 셀 폰들, 스마트 폰들, 태블릿 컴퓨터들, 전자 판독 디바이스들, 넷북 컴퓨터들 및 랩톱 컴퓨터들뿐만 아니라 다른 핸드-헬드 또는 모바일 컴퓨팅 시스템들과 같은 많은 형태의 컴퓨팅 시스템들에서 유용할 수 있다. 작은 폼 팩터 IC 디바이스들을 달성하기 위한 하나의 해결책은 패키지-온-패키지(PoP) 아키텍처를 사용하는 것이고, 이것은 일반적으로 하부 IC 패키지 위에 적층되고 이와 전기적으로 결합된 상부 IC 패키지를 포함한다. 하부 IC 패키지는 제 1 기판 또는 다른 다이 캐리어 상에 배치된 하나 이상의 IC 다이 - 및 아마도 하나 이상의 부가적인 구성요소들 - 를 포함할 수 있다. 마찬가지로, 상부 IC 패키지는 제 2 기판 상에 배치된 하나 이상의 IC 다이(및 아마도 하나 이상의 다른 구성요소들)를 포함할 수 있다. 일부 상황들에서, 하부 IC 패키지는 하나의 제조 설비에서 제조될 수 있고, 상부 IC 패키지는 또 다른 제조 설비에서 제조될 수 있고, 그후 이러한 2 개의 IC 패키지들이 기계적으로 및 전기적으로 함께 결합될 필요가 있을 것이다. 하부 IC 패키지는 하나 이상의 상호 접속부들에 의해 상부 IC 패키지에 전기적으로 결합되고, 이러한 상호 접속부들은 또한 이러한 2 개의 IC 패키지들 사이의 기계적 결합을 제공할 수 있다.
도 1a는 하부 IC 패키지 구조체의 실시예의 상면도를 예시한 간략도이다.
도 1b는 도 1a의 라인 B-B을 따라 취해진, 도 1a의 하부 IC 패키지의 횡단 입면도를 예시한 간략도이다.
도 1c는 하부 IC 패키지 구조체의 다른 실시예의 상면도를 예시한 간략도이다.
도 1d는 하부 IC 패키지 구조체의 추가적인 실시예의 횡단 입면도를 예시한 간략도이다.
도 1e는 하부 IC 패키지 구조체의 다른 실시예의 횡단 입면도를 예시한 간략도이다.
도 1f는 하부 IC 패키지 구조체의 다른 실시예의 횡단 입면도를 예시한 간략도이다.
도 1g는 하부 IC 패키지 구조체의 다른 실시예의 횡단 입면도를 예시한 간략도이다.
도 1h는 하부 IC 패키지 구조체의 다른 실시예의 횡단 입면도를 예시한 간략도이다.
도 1i는 하부 IC 패키지 구조체의 다른 실시예의 횡단 입면도를 예시한 간략도이다.
도 1j는 하부 IC 패키지 구조체의 다른 실시예의 횡단 입면도를 예시한 간략도이다.
도 1k는 하부 IC 패키지 구조체의 다른 실시예의 횡단 입면도를 예시한 간략도이다.
도 1l은 하부 IC 패키지 구조체의 다른 실시예의 횡단 입면도를 예시한 간략도이다.
도 2a는 유동 장벽을 포함하는 하부 IC 패키지의 실시예의 부분적인 횡단 입면도를 예시한 간략도이다.
도 2b는 유동 장벽을 포함하는 하부 IC 패키지의 다른 실시예의 부분적인 횡단 입면도를 예시한 간략도이다.
도 2c는 유동 장벽을 포함하는 하부 IC 패키지의 추가적인 실시예의 부분적인 횡단 입면도를 예시한 간략도이다.
도 2d는 유동 장벽을 포함하는 하부 IC 패키지의 또 다른 실시예의 상면도를 예시한 간략도이다.
도 2e는 유동 장벽을 포함하는 하부 IC 패키지의 추가적인 실시예의 상면도를 예시한 간략도이다.
도 3은 패키지-온-패키지(PoP) 어셈블리의 실시예의 횡단 입면도를 예시한 간략도이다.
도 4는 PoP 어셈블리를 포함하는 컴퓨팅 시스템의 실시예의 횡단 입면도를 예시한 간략도이다.
도 5는 하부 IC 패키지 구조체 및 패키지-온-패키지 어셈블리를 제조하는 방법의 실시예들을 예시한 블록도이다.
패키지-온-패키지(PoP) 어셈블리에 대한 하부 집적 회로(IC) 패키지 구조체의 실시예들이 개시된다. 몇몇의 실시예들에 따라, 하부 IC 패키지 구조체는 상부 IC 패키지의 메이팅 단자들(mating terminals)과 결합하기 위한 패드들을 갖는 인터포저(interposer)를 포함한다. 다른 실시예들에서, 봉지재 재료(encapsulant material)가 하부 IC 패키지에 배치되고, 이러한 봉지재는 하나 이상의 IC 다이에 근접하게 배치될 수 있다. 일부 실시예들에서, 상부 IC 패키지는 PoP 어셈블리를 형성하기 위해 하부 IC 패키지와 결합될 수 있다. 다른 실시예들에서, 그러한 PoP 어셈블리는 메인보드 또는 다른 회로 보드 상에 배치되고, 컴퓨팅 시스템의 부품을 형성할 수 있다. 상술된 하부 IC 패키지 및 PoP 어셈블리를 제조하는 방법의 실시예들이 또한 개시된다.
이제 도 1a 및 도 1b로 넘어가면, 하부 IC 패키지(100)의 실시예가 예시된다. 하부 IC 패키지(100)의 상면도가 도 1a에 도시되고, 한편 도 1a의 라인 B-B을 따라 취해진 횡단 입면도가 도 1b에 도시된다. 하부 IC 패키지(100)는 PoP 어셈블리를 형성하기 위해 상부 IC 패키지와 결합될 수 있고, 그러한 PoP 어셈블리의 실시예가 아래에 더 상세히 설명될 것이다(예를 들면, 도 3 및 첨부된 텍스트를 참조).
도 1a 및 도 1b를 계속 참조하면, 하부 IC 패키지(100)는 제 1 측면(112) 및 대향하는 제 2 측면(114)을 갖는 기판(110)을 포함한다. IC 다이(120)는 기판(110)의 제 1 측면(112) 상에 배치되고, 다수의 상호 접속부들(125)에 의해 기판과 전기적으로 결합된다. 인터포저(130)는 또한 기판의 제 1 측면(112) 상에 배치되고, 다수의 상호 접속부들(140)은 인터포저(130)를 아래에 놓인 기판(110)에 전기적으로 결합(및 아마도 기계적으로 부착)한다. 일 실시예에 따라, 봉지재 재료(150)가 IC 패키지(100)에 배치되고, 봉지재(150)는 IC 다이(120)에 근접하게 위치된다. 일 실시예에서, 언더필 재료의 층(160)은 IC 다이(120) 및 기판(110) 사이에 배치될 수 있다. 또한, 복수의 도전성 단자들(170)(예를 들면, 랜드들(lands), 납땜 범프들, 금속 컬럼들(metal columns) 또는 필러들(pillars) 등)이 기판(110)의 제 2 측면(114) 상에 배치될 수 있고, 이러한 단자들은 메인보드 또는 다른 회로 보드와 같은 다음-레벨 구성요소와의 전기적 접속들을 형성하는데 사용될 수 있다.
기판(110) - 때때로 "패키지 기판"으로서 지칭됨 - 은 IC 다이(120) 및 IC 패키지(100)가 결합되는 다음-레벨 구성요소(예를 들면, 회로 보드) 사이의 전기적 통신들을 제공할 수 있는 임의의 적절한 형태의 기판을 포함할 수 있다. 또 다른 실시예에서, 기판(110)은 IC 다이(120) 및 하부 IC 패키지와 결합된 상부 IC 패키지 사이의 전기적 통신을 제공할 수 있는 임의의 적절한 형태의 기판을 포함할 수 있고, 추가적인 실시예에서, 기판(110)은 상부 IC 패키지 및 IC 패키지(100)가 결합된 다음-레벨 구성요소 사이의 전기적 통신을 제공할 수 있는 임의의 적절한 형태의 기판을 포함할 수 있다. 기판(110)은 또한 다이(120)에 대한 구조적 지지부를 제공할 수 있다. 예로서, 일 실시예에서, 기판(110)은 코어 층(유전체 또는 금속 코어 중 어느 하나) 주변에 탑재된 다중층 기판 - 유전체 재료 및 금속의 교번하는 층들을 포함함 - 을 포함한다. 또 다른 실시예에서, 기판(110)은 코어리스 다중층 기판을 포함한다. 다른 형태의 기판들 및 기판 재료들(예를 들면, 세라믹, 사파이어, 유리 등)이 또한 개시된 실시예들에서 사용됨이 발견될 수 있다. 또한, 일 실시예에 따라, 기판(110)은 다이(120) 자체 위에 탑재된 유전체 재료 및 금속의 교번하는 층들을 포함할 수 있고, 이러한 프로세스는 때때로 "범프리스 탑재 프로세스"로서 지칭된다. 그러한 접근법이 활용되는 경우에, 상호 접속부들(125)이 불필요할 수 있다(탑재 층들이 다이(120) 위에 직접적으로 배치될 수 있기 때문에).
IC 다이(120)는 임의의 형태의 집적 회로 디바이스를 포함할 수 있다. 일 실시예에서, IC 다이(120)는 프로세싱 시스템(단일 코어 또는 다중-코어 중 어느 하나)을 포함한다. 예를 들면, IC 다이는 마이크로프로세서, 그래픽 프로세서, 단일 프로세서, 네트워크 프로세서, 칩셋 등을 포함할 수 있다. 일 실시예에서, IC 다이(120)는 다수의 기능적 유닛들(예를 들면, 하나 이상의 프로세싱 유닛들, 하나 이상의 그래픽 유닛들, 하나 이상의 통신 유닛들, 하나 이상의 신호 프로세싱 유닛들, 하나 이상의 보안 유닛들 등)을 갖는 시스템-온-칩(SoC)을 포함한다. 그러나, 개시된 실시예들이 임의의 특정 형태 또는 클래스의 IC 디바이스들로 제한되지 않는다는 것이 이해되어야 한다.
IC 다이(120)는 전방-측면(122) 및 대향하는 후방-측면(124)을 포함한다. 일부 실시예들에서, 전방-측면(122)은 다이의 "활성 표면"으로서 지칭될 수 있다. 다수의 상호 접속부들(125)은 다이의 전방-측면(122)으로부터 아래에 놓인 기판(110)으로 연장되고, 이러한 상호 접속부들(125)은 다이 및 기판에 전기적으로 결합된다. 상호 접속부들(125)은 다이(120) 및 기판(110) 사이의 전기적 통신을 제공할 수 있는 임의의 형태의 구조체 및 재료들을 포함할 수 있다. 일 실시예에 따라, 상호 접속부들(125)은 다이(120) 및 기판(110) 사이에서 연장되는 납땜 범프들의 어레이를 (아마도 다이(120) 및/또는 기판(110) 상에 배치된 구리 컬럼들 및/또는 구리 패드들의 어레이와 조합하여) 포함하고, 납땜 리플로우 프로세스는 상호 접속부들(125)을 형성하도록 활용될 수 있다. 물론, 많은 다른 형태의 상호 접속부들 및 재료들(예를 들면, 다이(120) 및 기판(110) 사이에서 연장되는 와이어본드들)이 가능하다는 것이 이해되어야 한다. 일 실시예에서, 상호 접속부들(125)은 다이(120)를 기판(110)에 전기적으로 결합하고, 상호 접속부들(125)은 또한 다이를 기판에 기계적으로 고정시키는 것을 보조한다. 추가적인 실시예에서, 언더필 재료(160)의 층은 상호 접속부들(125) 주변에 및 IC 다이(120)와 기판(110) 사이에 배치되고, 이러한 언더필 층(160)은 또한 아래에 기재되는 바와 같이 다이(120)를 기판(110)에 기계적으로 고정시키는 것을 보조할 수 있다. 언더필 재료(160)는 액체 또는 사전-도포된 에폭시 화합물과 같은 임의의 적절한 재료를 포함할 수 있다.
인터포저(130)는 제 1 측면(132) 및 대향하는 제 2 측면(134)을 갖고, 제 2 측면(134)은 기판(110)의 제 1 측면(112)과 대면(face)한다. 일 실시예에서, 도 1a 및 도 1b에 예시된 바와 같이, 인터포저(130)는 개구 또는 윈도우(136)를 갖는 프레임 형상을 포함한다. 개구(136)는 IC 다이(120)의 주변부(126)를 포함할 수 있지만, 다른 실시예들에서, 개구(136) 및 다이 주변부(126)가 정렬되지 않을 수 있거나 및/또는 동심원이 아닐 수 있고, 다이의 주변부(126)의 일부분은 윈도우(136)의 외부로 연장될 수 있다.
개시된 실시예들이 프레임-형상의 인터포저로 제한되지 않고, 또한 인터포저(130)가 임의의 적절한 형상 및 구성을 가질 수 있다는 것이 이해되어야 한다. 예를 들면, 또 다른 실시예에서, 도 1c에 도시된 바와 같이, 인터포저(130)는 개구가 없는 중실(solid) 직사각형 플레이트를 포함한다. 일 실시예에 따라, 도 1c의 중실 직사각형 플레이트 인터포저(130)는 봉지재(150)의 삽입을 위한 작은 애퍼처(138)를 포함한다.
도 1a 및 도 1b로 돌아가면, 복수의 도전성 단자들(180)이 인터포저(130)의 제 1 측면(132) 상에 배치된다. 도전성 단자들(180) 각각은 하부 IC 패키지(100)와 결합될 상부 IC 패키지의 메이팅 단자와의 전기적 접속을 형성할 수 있는 임의의 적절한 구조체 및 재료를 포함할 수 있다. 일 실시예에서, 단자들(180) 각각은 상부 IC 패키지로부터 연장되는 대응하는 도전성 범프와 메이팅하도록 적응된 패드 또는 랜드를 포함하고, 이러한 메이팅 구조들은 납땜 리플로우 프로세스에 의해 결합될 수 있다. 그러나, 단자(180)가 임의의 다른 형태의 구조체(예를 들면, 컬럼, 범프 등)를 포함할 수 있다는 것이 이해되어야 한다. 또한, 일 실시예에서, 단자들(180) 중 일부는 다른 단자들과 비교하여 상이한 크기 및/또는 구조를 가질 수 있다(예를 들면, 전력 분배를 위해 사용되는 단자들은 시그널링 등을 위해 사용되는 단자들과 상이할 수 있음).
위에 유의된 바와 같이, 다수의 상호 접속부들(140)은 인터포저의 제 2 측면(134) 및 기판(110)의 제 1 측면(112) 사이에서 연장되고, 이러한 상호 접속들은 인터포저(130) - 및 따라서 인터포저에 결합된 상부 IC 패키지 -와 기판(110)을 전기적으로 결합한다. 상호 접속부들(140)은 인터포저(130)와 기판(110) 사이의 전기적 통신을 제공할 수 있는 임의의 형태의 구조체 및 재료들을 포함할 수 있다. 일 실시예에 따라, 상호 접속부들(140)은 인터포저(130)와 기판(110) 사이에서 (아마도 인터포저(130) 및/또는 기판(110) 상에 배치된 구리 컬럼들 및/또는 구리 패드들의 어레이와 조합하여) 연장되는 납땜 범프들의 어레이를 포함하고, 납땜 리플로우 프로세스는 상호 접속부들(140)을 형성하도록 활용될 수 있다. 물론, 많은 다른 형태의 상호 접속부들 및 재료들이 가능하다는 것이 이해되어야 한다. 일 실시예에서, 상호 접속부들(140)은 또한 인터포저(130)를 기판(110)에 기계적으로 고정시키는 것을 보조한다. 추가적인 실시예에서, 아래에 더 상세히 기재되는 바와 같이, 봉지재 재료(150)는 인터포저(130)와 기판(110) 사이의 갭(190)으로 연장될 수 있고, 봉지재는 상호 접속부들(140) 중 하나 이상의 적어도 일부분 주위에서 연장될 수 있다. 따라서, 봉지재(150)는 또한 인터포저(130)를 기판(110)에 기계적으로 고정시키는 것을 보조할 수 있다.
이전에 유의된 바와 같이, 봉지재(150)는 IC 패키지(100)에 배치된다. 봉지재(150)는 임의의 적절한 재료 또는 재료들의 조합을 포함할 수 있다. 일 실시예에서, 봉지재 재료는 액체 에폭시를 포함하고, 추가적인 실시예에서, 에폭시는 에폭시의 하나 이상의 특성들(예를 들면, 경화 온도, 경도, 항복 강도(yield strength), 탄성 계수, 열 팽창 계수 등)을 변경하기 위한 하나 이상의 필러 재료들(filler materials)을 포함한다. 일 실시예에 따라, 봉지재 층은 하부 IC 패키지(100)의 강성도를 증가시키고, 굽힘(warpage)에 대한 패키지의 민감도를 감소시킨다. 예를 들면, 하부 IC 패키지(100)의 조립 동안에 및 상부 IC 패키지와의 결합 동안에, IC 패키지(100)에는 다수의 고온 사이클들이 (예를 들면, 리플로우 동안에, 에폭시 경화 동안에 등) 실시될 수 있고, 이러한 온도 특성 시험(temperature cycling)은 (예를 들면, 다이(120)와 아래에 놓인 기판(110) 사이의 상이한 열 팽창으로 인해) 굽힘을 발생시킬 수 있고, 그러한 굽힘은 감소된 신뢰도 및/또는 구조적 실패를 유도할 수 있다. 봉지재(150)에 의해 제공된 증가된 강성도는 상술된 굽힘이 유도되는 실패들을 완화할 수 있다.
본원에서 봉지재로서 지칭되지만, 이러한 요소가 대안적인 용어로 지칭될 수 있음이 이해되어야 한다. 예를 들면, 봉지재는 몰드, 몰딩, 오버몰드 또는 글롭 톱(glob top)으로 지칭될 수 있다.
봉지재(150)는 패키지 어셈블리에 대한 원하는 기계적 특성을 제공하기 위해, 필요에 따라, 하부 IC 패키지(100)에서 임의의 위치 또는 위치들에 배치될 수 있다. 일 실시예에서, 도 1a 및 도 1b에 도시된 바와 같이, 봉지재(150)는 IC 다이(120)의 후방-측면(124)의 적어도 일부분 위에 배치되고, 일부 실시예들에서, 봉지재는 실질적으로 모든 다이의 후방-측면(124) 위에 놓인다(도 1b를 참조). 추가적인 실시예에서, 도 1a 및 도 1b에 또한 도시된 바와 같이, 봉지재(150)는 기판(110)의 제 1 측면(112)의 적어도 일부분 위에 배치된다. 언더필 재료(160)가 IC 다이(120) 및 기판(110) 사이에 배치되면, 봉지재(150)는 또한 언더필 재료의 부분들을 접촉할 수 있다(도 1b를 참조). 일 실시예에서, 도 1b에 도시된 바와 같이, 봉지재는 다이(120)의 주변부(126)를 넘어 연장되지만, 상호 접속부들(140)에 의해 점유된 기판(110) 상의 영역들로 연장되지 않는다. 일 실시예에 따라, 도 1b에 도시된 바와 같이, 봉지재(150)의 형상은 다이(124)의 후방 측면 위에서 실질적으로 평평하지만, 다이의 주변부 근처에서 둥글다. 또한, 일 실시예에서, 도 1b에 도시된 바와 같이, 봉지재(150)가 인터포저(130)의 전방 측면(132) 위에서 연장되지 않지만, 도 1b의 실시예에서, 봉지재는 인터포저의 제 2 측면(134) 위에서 및 윈도우(136)로 연장된다.
도 1a 및 도 1b가 하부 IC 패키지(100) 및 봉지재(150)의 단일 예시적인 실시예를 예시한다는 것이 이해되어야 한다. 그러나, 봉지재(150) 및 하부 IC 패키지(100)의 많은 다른 구성들이 가능하다. 예를 들면, 다른 실시예들에서, 봉지재는 윈도우(136)로 연장되지 않을 수 있고, 인터포저(130)의 제 2 측면(134) 아래에 놓일 수 있다. 추가적인 실시예에서, 봉지재(150)는 인터포저의 제 1 측면(132) 위에서 연장될 수 있다. 또한, 봉지재는 상호 접속부들(140)에 의해 점유된 기판(110)의 영역들로 연장될 수 있다. 봉지재(150)의 대안적인 구성들 및 부가적인 피쳐들을 갖는 하부 IC 패키지(150)의 부가적인 실시예들이 도 1d 내지 도 1l에 예시된다.
먼저 도 1d를 참조하면, 일 실시예에서, 봉지재(150)는 인터포저(130)의 제 1 측면(132) 위에서 연장된다. 또한, 도 1d의 실시예에서, 봉지재는 둥근 코너들을 갖는 직사각형 단면의 프로파일을 갖는다. 도 1e를 참조하면, 일 실시예에서, 봉지재(150)는 상부 부분이 실질적으로 둥근 형상을 갖는다. 추가적인 실시예에서, 도 1f에 도시된 바와 같이, 봉지재(150)는, 도시된 바와 같이 단면에서 볼 때, 사인파 프로파일과 근사한 형상을 갖는다. 도 1d, 도 1e 및 도 1f의 실시예에서, 봉지재는 실질적으로 모든 다이의 후방-측면 표면(124) 위에 배치되고, 또한 언더필 재료(160)를 접촉한다. 또한, 도 1d 내지 도 1f의 실시예들에서, 봉지재(150)는 상호 접속부들(140)이 배치된 위치들로 연장되지 않는다.
이제 도 1g로 넘어가면, 일 실시예에서, 봉지재는 인터포저(130) 및 아래에 놓인 기판(110) 사이의 갭(190)으로 연장된다. 또한, 봉지재(150)는 상호 접속부들(140)에 의해 점유된 영역들로 연장된다. 도 1g의 실시예에서, 봉지재는 상호 접속부들(140) 중 하나 이상을 실질적으로 둘러싼다. 또 다른 실시예에서, 도 1g에 또한 도시된 바와 같이, 봉지재는 갭(190)을 완전히 충전하고, 기판의 제 1 표면(112)으로부터 인터포저의 제 2 표면(134)으로 연장된다. 그러나, 다른 실시예들에서, 봉지재는 상호 접속부들(140)에 근접하게 배치되고, 이러한 상호 접속부들 중 하나 이상을 접촉할 수 있지만, 갭(190)을 완전히 충전하지 않을 수 있다. 기판(110)과 인터포저(130) 사이의 갭(190) 및 상호 접속부들(140) 중 하나 이상의 주변에 봉지재(150)를 배치하는 것은 인터포저(130)와 기판(110) 사이의 기계적인 부착을 강화할 뿐만 아니라, 전기적 상호 접속부들(140)의 강도 및 신뢰도를 증가시킬 수 있다. 도 1g의 실시예에서, 봉지재(150)의 상부 부분은 절두형 피라미드(truncated pyramid)와 근사한 형상을 갖는다(그러한 형상은, 예를 들면, 몰딩 프로세스에 의해 달성될 수 있음).
도 1b 내지 도 1g에 도시된 실시예들에서, 봉지재(150)는 다이(120)의 후방-측면(124) 위에 배치된다. 그러나, 다른 실시예들에서, 다이의 후방-측면(124)이 노출될 수 있다. 예를 들면, 도 1h에 도시된 바와 같이, 봉지재(150)는 다이의 주변부(126)의 에지들을 접촉하지만, 다이(120)의 후방-측면(124)에는 실질적으로 봉지재가 없다. 추가적인 예로서, 도 1i에 도시된 바와 같이, 봉지재(150)는 갭(190)으로 및 하나 이상의 상호 접속부들(140) 주변에서 연장될 수 있지만, 다이의 후방-측면(124)의 적어도 일부분에는 실질적으로 봉지재가 없는 상태이다. 도 1i의 실시예에서, 봉지재는 다이의 후방-측면(124) 위에서 및 다이 주변부(126)에 근접한 이러한 표면의 부분들로 연장될 수 있고, 한편 다이(120)의 중심 근접한 다이의 후방-측면(124)의 다른 부분들에는 봉지재가 없는 상태이다. 일 실시예에서, 다이(120)의 후방-측면(124)의 적어도 일부분을 노출시키는 것은 냉각 용액 - 예를 들면, 열 계면 재료, 방열 슬러그(heat slug), 열 분산기(heat spreader) 등의 층(도면들에 도시되지 않음) - 과 다이의 후방-측면(124)의 결합을 용이하게 할 수 있다. 또 다른 실시예에서, 다이 후방-측면(124)의 노출된 부분은 도 1h 및 도 1i 각각에 점선으로 도시된 다이(121)와 같은 다이(120)의 상부 상에 하나 이상의 부가적인 다이의 적층을 용이하게 할 수 있다. 다이(121)는 임의의 적절한 상호 접속 구조(예를 들면, 실리콘-관통 비아들(thru-silicon vias) 또는 TSV들, 와이어본드들 등)에 의해 다이(120)와 결합될 수 있다.
이제까지 기재된 실시예들에서, 다이(120)는 다수의 상호 접속부들(125)에 의해 기판(110)과 결합된다. 그러나, 다른 실시예들에서, 다이(120)와 기판(110)을 결합하기 위해 대안적인 구조들 및/또는 방법들이 활용될 수 있다. 예를 들면, 도 1j에 도시된 바와 같이, 기판(110)을 형성하는 유전체 및 금속 탑재 층들은 다이(120) 위에 직접적으로 탑재될 수 있고, 이러한 경우에 유전체 및 후속 금속층이 다이(120)의 전방-측면(122) 상에 직접적으로 형성될 수 있고, 금속층은 다이 상의 하나 이상의 본드 패드들과 전기적 접촉을 형성한다. 그러한 실시예에서, 기판 내의 금속화가 다이 본드 패드를 직접적으로 접촉할 수 있기 때문에, 별개의 상호 접속부들(125)이 불필요할 수 있다. 상술된 기술을 활용할 수 있는 프로세스들의 예들은 BBUL(bumpless build-up layer), 다이-매립, 및 웨이퍼-레벨 패키징을 포함한다.
또 다른 실시예에서, 와이어 본딩은 다이(120)와 기판(110)을 전기적으로 결합하도록 활용될 수 있다. 도 1k를 참조하면, 다이(120)는 하나 이상의 본드 와이어들(127)에 의해 기판(110)과 전기적으로 결합될 수 있고, 각각의 와이어 본드는 다이 전방 측면(122) 상의 본드 패드 및 기판(110) 상의 본드 패드 사이에서 연장된다. 도 1k의 실시예에서, 다이(120)가 기판(110)의 제 1 측면(112)에 인접하게 위치되고 아마도 접착제(도면들에 도시되지 않음)에 의해 기판(110)에 부착된 다이 후방-측면(124)을 통해 뒤집히게 된다(flip over). 도 1k의 실시예에서, 봉지재(150)는 다이(122)의 전방-측면뿐만 아니라 다이의 주변부(126) 및 또한 와이어본드들(127)에 걸쳐 연장된다. 또한, 이러한 실시예에서, 봉지재(150)는 다이(120) 위에서 실질적으로 평평한 형상을 갖지만, 봉지재는 다이의 주변부(126)에서 및 와이어본드들(127) 위에서 둥글다.
도 1l로 넘어가면, 또 다른 실시예에서, 2 개 이상의 다이는 적층 관계로 기판(110) 상에 배치될 수 있고, 와이어본드들은 이러한 다이 각각의 사이에 및/또는 기판(110)과의 전기적 접속들을 형성하는데 사용될 수 있다. 예로서, 도 1l에 도시된 바와 같이, 3 개의 다이(120a, 120b, 120c)는 적층으로 배열되고, 기판(110)의 제 1 측면(112) 상에 배치될 수 있다. 하나 이상의 와이어본드들(127)은 다이(120a, 120b, 120c) 각각과 다른 다이 및/또는 기판(110) 중 임의의 하나 이상을 전기적으로 결합할 수 있다. 도 1l의 실시예에서, 봉지재(150)는 인터포저(130)의 윈도우(136)를 통해 및 인터포저의 제 1 표면(132) 위에서 연장된다. 또한, 봉지재는 인터포저(130)와 기판(110) 사이의 갭(190)으로 및 상호 접속부들(140) 중 하나 이상의 주변에서 연장된다.
상술된 바와 같이, 일부 실시예들에서, 봉지재(150)는 상호 접속부들(140)이 배치된 하부 IC 패키지(100)의 영역들로 연장되지 않을 수 있다. 일 실시예에 따라, 상호 접속부들(140)이 위치되지 않는 영역들(또는 하부 IC 패키지(100)의 임의의 다른 영역)로 봉지재의 유동을 방지하는 것이 바람직한 경우에, 하나 이상의 유동 장벽들(flow barriers) 또는 다른 유동 제어 디바이스들 또는 구조들은 IC 패키지(100) 내의 봉지재(150)의 유동을 제어하도록 활용될 수 있다. 임의의 적절한 유동 장벽 또는 장벽들의 조합은 댐들, 비습윤 코팅들(non-wetting coatings), 및 트렌치들뿐만 아니라 이들 및/또는 다른 피쳐들의 임의의 적절한 조합과 같이, 봉지재(150)의 유동을 제어하도록 활용될 수 있다. 유동 장벽들의 다양한 예시적인 실시예들이 도 2a 내지 도 2e에 예시된다.
도 2a를 참조하면, 일 실시예에서, 댐(205a)은 기판(110)의 제 1 표면(112) 상에 배치된다. 댐(205a)은 봉지재(150)의 유동을 억제하기 위해, 원하는 대로, 하부 IC 패키지(100)의 임의의 적절한 위치(또는 위치들)에 배치될 수 있다. 도 2a의 실시예에서, 예를 들면, 댐(205a)은 IC 다이(120)의 주변부(126) 및 상호 접속부들(140)의 세트 사이에 위치된다. 따라서, 댐(205a)은 상호 접속부들(140)에 의해 점유된 IC 패키지(100)의 영역들로의 봉지재(150)의 유동을 억제한다. 댐(205)은 임의의 적절한 재료들(예를 들면, 금속들, 폴리머들, 합성물들 등)로부터 구성될 수 있고, 임의의 적절한 기술(예를 들면, 접착제, 리플로우 납땜, 분산 본딩 등)에 의해 기판(110)에 본딩될 수 있다. 또 다른 실시예에서, 댐(205a)은 기판(110)보다는 인터포저(130)와 결합되고, 추가적인 실시예에서, 댐(205a)은 기판(110) 및 인터포저(130) 양자와 결합된다. 또 다른 실시예에 따라, 댐(205a)은 기판(110)과 일체로 형성된다(또는, 대안적으로, 인터포저(130)와 일체로 형성됨).
다음에 도 2b를 참조하면, 또 다른 실시예에서, 비습윤 코팅 또는 층(205b)은 기판의 제 1 표면(112) 상에 배치되고, 여기서 비습윤 층은 봉지재 재료(150)에 관련하여 비습윤인 재료를 포함한다. 비습윤 층(205b)은 봉지재(150)의 유동을 억제하기 위해 원하는 대로 하부 IC 패키지(100)의 임의의 적절한 위치(또는 위치들)에 배치될 수 있다. 일 실시예에서, 비습윤 층(205b)은 IC 다이(120)의 주변부(126) 및 상호 접속부들(140)의 어레이 사이에 위치되고, 따라서, 비습윤 층(205b)은 상호 접속부들(140)에 의해 점유된 IC 패키지(100)의 영역들로의 봉지재(150)의 유동을 억제한다. 비습윤 층(205b)은 봉지재 재료(150)에 관련하여 비습윤인 임의의 적절한 재료 또는 재료들의 조합(예를 들면, 불소 중합체들(fluoropolymer) 등)을 포함할 수 있고, 임의의 적절한 기술(예를 들면, 마스크를 사용하는 스프레이-코딩, 포토리소그래피, 바늘 또는 주사기를 사용하는 디스펜싱 등)에 의해 기판(110) 상에 배치될 수 있다. 다른 실시예에서, 비습윤 층(205b)은 기판(110)보다는 인터포저(130) 상에 배치되고, 추가적인 실시예에서, 비습윤 층(205b)은 각각의 기판(110) 및 인터포저(130) 상에 배치된다.
도 2c로 넘어가면, 추가적인 실시예에서, 트렌치(205c)는 기판(110)의 제 1 표면(112) 상에 배치된다. 트렌치(205c)는 봉지재(150)의 유동을 억제하기 위해, 원하는 대로, 하부 IC 패키지(100)의 임의의 적절한 위치(또는 위치들)에 배치될 수 있다. 도 2c의 실시예에서, 예를 들면, 트렌치(205c)는 IC 다이(120)의 주변부(126) 및 상호 접속부들(140)의 세트 사이에 위치되고, 이에 따라 트렌치(205c)는 상호 접속부들(140)에 의해 점유된 IC 패키지(100)의 영역들로의 봉지재(150)의 유동을 억제한다. 트렌치(205c)는 임의의 적절한 기술(예를 들면, 에칭, 다듬질(machining), 레이저 어블레이션(laser ablation) 등)을 사용하여 형성될 수 있다. 또 다른 실시예에서, 트렌치(205c)는 기판(110)보다는 인터포저(130) 상에 배치되고, 추가적인 실시예에서, 트렌치(205c)는 각각의 기판(110) 및 인터포저(130) 상에 형성된다.
일 실시예에서, 유동 장벽 또는 구조는 다이(120)의 주변부 주변에서 및 다이(120)와 상호 접속부들(140) 사이의 영역을 통해 연장될 수 있다. 예를 들면, 일 실시예에서, 도 2d에 도시된 바와 같이, 장벽(예를 들면, 205a 또는 205b 또는 205c)은 기판(110)의 제 1 표면(112) 상에 배치되고, 상호 접속부들(140)에 의해 점유된 영역(145) 및 다이(120) 사이의 기판 제 1 표면(112) 상에 위치된다. 일 실시예에 따라, 유동 장벽(205a 또는 205b 또는 205c)은 다이의 주변부(126) 주변으로 전체적으로 연장되지만, 다른 실시예들에서, 유동 장벽은 비연속적일 수 있고, 하나 이상의 균열들(breaks) 또는 보이드들(voids)이 이러한 구조에 존재할 수 있다. 예로서, 하나의 실시예에서, 도 2e에 도시된 바와 같이, 유동 장벽(예를 들면, 205a 또는 205b 또는 205c)은, 봉지재(150)의 유동을 함께 억제하는 복수의 개별적인 이산 요소들을 포함할 수 있다. 추가적인 실시예에서, 유동 장벽은 기판(110)(또는 인터포저(130)) 상에 배치된 복수의 이산 요소들을 포함할 수 있고, 이러한 이산 요소들은 수동 전기 디바이스들(예를 들면, 커패시터, 레지스터, 인덕터, 또는 이들 및/또는 다른 디바이스들의 임의의 조합)을 포함할 수 있다.
이제 도 3을 참조하면, 패키지-온-패키지(PoP) 어셈블리(302)의 실시예가 예시된다. PoP 어셈블리(302)는 하부 IC 패키지(100) 및 상부 IC 패키지(300)를 포함한다. 하부 IC 패키지(100)는 본원에 기재된 하부 IC 패키지의 실시예들 중 어느 하나의 실시예를 포함할 수 있다. 일 실시예에 따라, 하부 IC 패키지(100)는 하나 이상의 프로세싱 시스템들을 포함하고, 상부 IC 패키지(300)는 하나 이상의 메모리 디바이스들을 포함한다. 또 다른 실시예에서, 하부 IC 패키지(100)는 하나 이상의 프로세싱 시스템들을 포함하고, 상부 IC 패키지(300)는 무선 통신 시스템을 포함한다(또는, 대안적으로, 통신 시스템의 하나 이상의 구성요소들을 포함함). 추가적인 실시예에서, 하부 IC 패키지(100)는 하나 이상의 프로세싱 시스템들을 포함하고, 상부 IC 패키지(300)는 그래픽 프로세싱 시스템을 포함한다. PoP 어셈블리(302)는 핸드-헬드 컴퓨팅 시스템(예를 들면, 셀 폰, 스마트 폰, 음악 플레이어 등), 모바일 컴퓨팅 시스템(예를 들면, 랩톱, 넷톱, 태블릿 등), 데스크톱 컴퓨팅 시스템 또는 서버와 같은 임의의 형태의 컴퓨팅 시스템의 부품을 포함할 수 있다. 일 실시예에서, PoP 어셈블리는 고체 상태 드라이브(SSD)를 포함한다.
상부 IC 패키지(300)는 임의의 적절한 패키지 구조체를 포함할 수 있다. 일 실시예에서, 도 3에 도시된 바와 같이, 상부 IC 패키지(300)는 패키지 기판(310) 상에 배치된 다수의 IC 다이(320a, 320b, 320c)를 포함한다. 다수의 와이어본드들(327)은 다이(320a, 320b, 320c) 각각과 다른 다이 및/또는 기판(310) 중 하나 이상을 전기적으로 접속한다. 몰딩 재료(355)는 다이(320a-c) 및 기판(310) 위에 배치될 수 있다. 일 실시예에 따라, 복수의 상호 접속부들(340)은 상부 IC 패키지(300)와 하부 IC 패키지(100)를 결합한다. 일 실시예에서, 상호 접속부들(340)의 세트는 인터포저(130) 상의 단자들(180)의 세트와 결합된다.
상호 접속부들(340) 각각은 상부 및 하부 IC 패키지들(100, 300) 사이의 전기적 통신을 제공할 수 있는 임의의 형태의 구조 및 재료들을 포함할 수 있다. 일 실시예에 따라, 상호 접속부들(340)의 세트는 하부 IC 패키지(100)의 인터포저(130) 상의 본드 패드들(180) 및 상부 IC 패키지(300)의 기판(310) 사이에서 (아마도 기판(310) 상에 배치된 컬럼들 및/또는 패드들의 어레이와 조합하여) 연장되는 납땜 범프들의 어레이를 포함한다. 납땜 리플로우 프로세스는 복수의 상호 접속부들(340)을 형성하도록 활용될 수 있다. 물론, 많은 다른 형태의 상호 접속부들 및 재료들이 가능하다는 것이 이해되어야 한다. 일 실시예에서, 상호 접속부들(340)의 어레이는 또한 상부 IC 패키지(300)를 하부 IC 패키지(100)에 기계적으로 고정시키는 것을 보조한다.
일 실시예에서, 도 3에 예시된 바와 같이, 갭(395)은 봉지재(150)의 상부 표면 및 기판(310)의 하부 표면 사이에 존재할 수 있다. 또 다른 실시예에서, 기판(310)은 봉지재(150) 위에 놓일 수 있다. 기판(310)이 봉지재(150)에 접촉한 경우에, 봉지재는 인터포저(130)와 기판(310) 사이에 스탠드-오프 높이(stand-off height)를 제어하고, 따라서 원하는 상호 접속부들(340)의 높이를 유지하도록 활용될 수 있다.
이제 도 4로 넘어가면, 컴퓨팅 시스템(400)의 실시예가 예시된다. 시스템(400)은 메인보드(410) 또는 다른 회로 보드 상에 배치된 다수의 구성요소들을 포함한다. 메인보드(410)는 제 1 측면(412) 및 대향하는 제 2 측면(414)을 포함하고, 다양한 구성요소들이 제 1 및 제 2 측면들(412, 414) 중 하나 또는 양자 상에 배치될 수 있다. 예시된 실시예에서, 컴퓨팅 시스템(400)은 메인보드의 제 1 측면(412) 상에 배치된 PoP 어셈블리(302)를 포함하고, PoP 어셈블리(302)는 본원에 기재된 임의의 실시예들을 포함할 수 있다. 시스템(400)은 핸드-헬드 컴퓨팅 디바이스(예를 들면, 셀 폰, 스마트 폰, 모바일 인터넷 디바이스, 음악 플레이어 등) 또는 모바일 컴퓨팅 디바이스(예를 들면, 랩톱 컴퓨터, 넷톱 컴퓨터, 태블릿 컴퓨터 등)와 같은 임의의 형태의 컴퓨팅 시스템을 포함할 수 있다. 그러나, 개시된 실시예들은 핸드-헬드 및 다른 모바일 컴퓨팅 디바이스들로 제한되지 않고, 이들 실시예들은 데스크-톱 컴퓨터들 및 서버들과 같은 다른 형태의 컴퓨팅 시스템에서 애플리케이션을 발견할 수 있다.
메인보드(410)는 보드 상에 배치된 다양한 구성요소들 중 하나 이상의 사이의 전기적 통신을 제공할 수 있는 임의의 적절한 형태의 회로 보드 및 다른 기판을 포함할 수 있다. 일 실시예에서, 예를 들면, 메인보드(410)는 유전체 재료의 층에 의해 서로로부터 분리되고 도전성 비아들에 의해 상호 접속된 다수의 금속층들을 포함하는 인쇄 회로 보드(PCB)를 포함한다. 임의의 하나 이상의 금속층들은 보드(410)와 결합된 구성요소들 사이에서 전기적 신호들을 라우팅하도록 원하는 회로 패턴으로 - 아마도 다른 금속층들과 관련하여 - 형성될 수 있다. 그러나, 개시된 실시예들이 상술된 PCB로 제한되지 않고, 또한 메인보드(410)가 임의의 다른 적절한 기판을 포함할 수 있다는 것이 이해되어야 한다.
위에 유의된 바와 같이, PoP 어셈블리(302)가 메인보드(410)의 제 1 측면(412) 상에 배치된다. PoP 어셈블리(302)는 상술된 바와 같이 하부 IC 패키지(100)와 결합된 상부 IC 패키지(300)를 포함할 수 있다. PoP 어셈블리(302)는 집적 회로 디바이스들의 임의의 원하는 조합을 포함할 수 있다. 일 실시예에서, PoP 어셈블리(302)는 임의의 하나 이상의 프로세싱 시스템, 그래픽 프로세싱 시스템, 신호 프로세싱 시스템, 무선 통신 시스템, 네트워크 프로세싱 시스템, 칩셋, 메모리뿐만 아니라 이들 및 다른 시스템들의 조합을 포함한다. 일 실시예에서, PoP 어셈블리(302)에 배치된 IC 다이는 시스템-온-칩(SoC)을 포함한다. 그러나, 개시된 실시예들이 임의의 특정 형태 또는 클래스의 IC 디바이스들로 제한되지 않는다는 것이 이해되어야 한다. 또한, 일부 실시예들에서, 다른 구성요소들이 PoP 어셈블리(302) 상에 배치될 수 있음이 유의되어야 한다. PoP 어셈블리(302)에 배치될 수 있는 다른 구성요소들은, 예를 들면, 커패시터들, 레지스터들, 필터들, 인덕터들 등과 같은 수동 전기 디바이스들 및 전압 조정기들을 포함한다.
PoP 어셈블리(302)는, 기판(410) 상의 대응하는 단자들(예를 들면, 본드 패드들, 범프들, 컬럼들, 필러들 등)과 결합된 PoP 어셈블리로부터 연장되는 복수의 단자들(170)(예를 들면, 랜드들, 납땜 범프들, 금속 컬럼들 또는 필러들 등)에 의해 메인보드(410)와 전기적으로 접속된다. 임의의 적절한 프로세스는 PoP 어셈블리(302)의 단자들(170)의 세트 및 기판(410) 상의 대응하는 단자들의 세트 사이에 전기적으로 접속들을 형성하도록 활용될 수 있다. 예를 들면, 이러한 메이팅 단자들은 납땜 리플로우 프로세스에 의해 전기적으로 결합될 수 있다(및 아마도 기계적으로 결합됨).
PoP 어셈블리(302) 이외에, 하나 이상의 부가적인 구성요소들은 메인보드(410)의 하나 또는 양자의 측면들(412, 414) 상에 배치될 수 있다. 예로서, 도면들에 도시된 바와 같이, 구성요소들(410a)은 메인보드(110)의 제 1 측면(412) 상에 배치될 수 있고, 구성요소들(401b)은 메인보드의 대향하는 측면(414) 상에 배치될 수 있다. 메인보드(410) 상에 배치될 수 있는 부가적인 구성요소들은 다른 IC 디바이스들(예를 들면, 프로세싱 디바이스들, 메모리 디바이스들, 신호 프로세싱 디바이스들, 무선 통신 디바이스들 등), 전력 분배 구성요소들(예를 들면, 전압 조정기, 배터리와 같은 전력 공급 장치 및/또는 커패시터와 같은 수동 디바이스들), 및 하나 이상의 사용자 인터페이스 디바이스들(예를 들면, 오디오 입력 디바이스, 오디오 출력 디바이스, 키패드 또는 터치 스크린 디스플레이 및/또는 그래픽 디스플레이와 같은 다른 데이터 입력 디바이스 등)뿐만 아니라 이들 및/또는 다른 디바이스들의 임의의 조합을 포함한다. 다른 실시예에서, 컴퓨팅 시스템(400)은 복사 차폐부(radiation shield)를 포함한다. 추가적인 실시예에서, 컴퓨팅 시스템(400)은 냉각 용액을 포함한다. 또 다른 실시예에서, 컴퓨팅 시스템(400)은 안테나를 포함한다. 또 다른 실시예에서, 어셈블리(400)는 하우징 내에 배치될 수 있다.
도 5를 참조하면, 하부 IC 패키지를 제조하고, PoP 어셈블리를 형성하기 위해 상부 IC 패키지에 하부 IC 패키지를 부착하는 방법의 실시예들이 예시된다. 블록(510)에 제시된 바와 같이, 하나 이상의 IC 다이가 기판에 부착되고, 일부 실시예들에서, 언더필 재료가 IC 다이 및 기판 사이에 배치될 수 있다(예를 들면, 도 1a 내지 도 1l에 예시된 임의의 실시예들 및 위에 첨부된 텍스트의 다이(120- 또는 120a-c) 및 언더필(160)을 참조). 블록(520)에 제시된 바와 같이, 인터포저는 기판과 결합된다(예를 들면, 도 1a 내지 도 1l의 임의의 실시예들의 인터포저(130)를 참조). 블록(530)에 제시된 바와 같이, 봉지재는 하부 IC 패키지에 배치된다(예를 들면, 도 1a 내지 도 1l의 임의의 실시예들의 봉지재(150)를 참조). 봉지재(150)는 주사기 또는 바늘 디스펜서, 몰딩, 스텐슬 인쇄(stencil printing) 등과 같은 임의의 적절한 기술을 사용하여 IC 패키지에 배치될 수 있다. 일 실시예에서, 블록(515)에 제시된 바와 같이, 하나 이상의 유동 장벽들이 봉지재(150)의 유동을 제어하기 위해 하부 IC 패키지에 배치된다(예를 들면, 도 2a 내지 도 2e에 예시된 임의의 실시예들 및 위에 첨부된 텍스트의 유동 장벽들(205a-c)을 참조). 일 실시예에 따라, 기판 및 인터포저는 패널 또는 스트립의 부분으로서 구성되고, 하나 이상의 상술된 어셈블리 프로세스들은 패널 레벨에서 수행될 수 있고, 그러한 경우에, 이산 패키지 어셈블리들은 블록(535)에 제시된 바와 같이, 싱귤레이션 프로세스(singulation process)에 의해 서로로부터 분리된다. 또 다른 실시예에서, 블록(540)에 제시된 바와 같이, 상부 IC 패키지는 PoP 어셈블리를 형성하기 위해 하부 IC 패키지에 부착된다(예를 들면, 도 3 및 위에 첨부된 텍스트를 참조).
다수의 실시예들이 도 1a 내지 도 1l, 도 2a 내지 도 2e, 도 3, 도 4 및 도 5에 관련하여 기재되었고, 이러한 실시예들, 또는 실시예의 특정 특징들이 임의의 조합으로 사용될 수 있다는 것이 이해되어야 한다. 예를 들면, 도 2a 내지 도 2e에 예시된 임의의 유동 장벽들은 본원에 기재된 임의의 다른 실시예들에서 활용될 수 있다. 추가적인 예로서, 도 1a 내지 도 1l에 예시된 하부 IC 패키지의 임의의 실시예들은 PoP 어셈블리(예를 들면, 도 3을 참조) 또는 컴퓨팅 시스템(예를 들면, 도 4를 참조)의 부품을 형성할 수 있다. 또한, "제 1 측면", "제 2 측면", "제 1 표면", "제 2 표면" 등과 같은 용어들은 본원에서 개시된 실시예들의 다양한 특징들을 설명하기 위해 사용된다. 그러나, 임의의 적절한 명명법 또는 용어가 본원에 개시된 다양한 특징들 및 실시예들에 속하는 것일 수 있다는 것이 이해되어야 한다(예를 들면, "상부 측면", "하부 측면", "상부 표면", "하부 표면" 등).
상술된 실시예들은 몇몇의 주목할 만한 특징들을 나타낼 수 있다. 인터포저 및 봉지재의 조합은 (예를 들면, 리플로우 온도들에서의) 온도 특성 시험(temperature cycling) 동안에 패키지 굽힘을 감소시킬 수 있고, 또한 (예를 들면, 실온에서) 최종 어셈블리의 패키지 굽힘을 감소시킬 수 있다. 시뮬레이션 연구들은, 일부 실시예들에서, 인터포저 및 봉지재의 조합이 온도 특성 시험 동안에 발생하는 굽힘을 잠재적으로 절반 이상 감소시키고, 추가로, 최종 어셈블리의 굽힘을 절반 이상 감소시킨다는 것을 제안하고 있다. 또한, 인터포저는 상부 IC 패키지로부터 연장되는 범프들(또는 다른 단자들)과 메이팅하기 위한 패드들을 제공할 수 있고, 이것은 상부 및 하부 IC 패키지들 사이의 상호 접속부들이 범프-온-범프 구조를 포함하는 경우에 발생할 수 있는 범프 팁-투-범프 팁 인터페이스를 제거한다. 조립 동안에 그러한 범프 팁-투-범프 팁 인게이지먼트들을 제거하는 것은 상부 및 하부 IC 패키지들 사이의 오정렬을 최소화할 수 있고, 추가로, 비습윤 납땜 결합 실패들을 감소시킬 수 있다. 또한, 납땜 범핑 단계는 상부 IC 패키지에 대한 부착 전에 인터포저 상에서 불필요하다(그러나, 인터포저 상의 패드들에 대한 납땜 페이스트 층의 도포가 개시된 실시예의 범위 내에 있음). 또한, 증가된 패키지 강성도를 제공하는 것 이외에, 봉지재는 하부 IC 패키지에 배치된 임의의 IC 다이를 보호하고, 다이 균열을 감소시킬 수 있다. 일부 실시예들에서, 얇은 다이(예를 들면, 250 마이크로미터 미만의 두께를 갖는 다이)는 하부 IC 패키지에 배치될 수 있고, 봉지재는 그러한 얇은 다이를 보호할 수 있다.
전술한 상세한 설명 및 첨부 도면들은 단지 설명적인 것이고 제한적인 것이 아니다. 도면들은 표현된 도형들의 실제 크기 및/또는 스케일을 도시하지 않을 수 있다. 도면들은 주로 개시된 실시예들에 대한 명확하고 포괄적인 이해를 위해 제공되었고 그것으로부터 어떠한 불필요한 제한도 이해되지 않아야 한다. 개시된 실시예들의 정신 및 첨부된 청구항들의 범위로부터 일탈하지 않고 이 문서에 설명된 실시예들에 대한 다수의 추가, 삭제, 및 수정뿐만 아니라, 대안적인 배열이 이 기술의 당업자들에 의해 안출될 수 있다.

Claims (20)

  1. 상부 IC 패키지와 결합하여 패키지-온-패키지 어셈블리(package-on-package assembly)를 형성하는 하부 집적 회로(IC) 패키지로서,
    제 1 측면 및 대향하는 제 2 측면을 갖는 기판과,
    상기 기판의 제 1 측면과 결합된 IC 다이(die)와,
    상기 다이의 표면의 적어도 일부분 위와 상기 기판의 제 1 측면의 적어도 일부분 위에 배치된 봉지재(encapsulant)와,
    제 1 측면 및 대향하는 제 2 측면을 갖는 인터포저(interposer) ― 상기 인터포저의 제 2 측면은 상기 기판의 제 1 측면과 대면함(facing) ― 와,
    상기 인터포저와 상기 기판을 전기적으로 결합하는 다수의 상호 접속부들(interconnects)과,
    상기 인터포저의 제 1 측면 상에 배치된 복수의 단자들 ― 상기 복수의 단자들은 상기 상부 IC 패키지와의 전기적 접속들을 형성함 ― 을 포함하는
    하부 IC 패키지.
  2. 제 1 항에 있어서,
    상기 봉지재의 유동(flow)을 제어하기 위한 장벽(barrier)을 더 포함하는
    하부 IC 패키지.
  3. 제 2 항에 있어서,
    상기 장벽은 상기 다수의 상호 접속부들을 향한 상기 봉지재의 유동을 억제하는
    하부 IC 패키지.
  4. 제 2 항에 있어서,
    상기 장벽은 댐(dam), 상기 봉지재에 대하여 비습윤(non-wetting)인 코팅, 및 트렌치로 구성된 그룹으로부터 선택된 구조를 포함하는
    하부 IC 패키지.
  5. 제 1 항에 있어서,
    상기 IC 다이의 표면의 일부분에는 실질적으로 봉지재가 없는
    하부 IC 패키지.
  6. 제 1 항에 있어서,
    상기 봉지재는 상기 다수의 상호 접속부들 중 하나 이상의 표면의 적어도 일부분 위에서 연장되는
    하부 IC 패키지.
  7. 제 1 항에 있어서,
    상기 인터포저는 개구를 갖는 프레임을 포함하는
    하부 IC 패키지.
  8. 제 1 항에 있어서,
    상기 IC 다이 및 상기 기판의 제 1 측면 사이에 배치된 언더필 재료(underfill material)를 더 포함하고,
    상기 봉지재는 상기 언더필 재료의 적어도 일부분에 접촉하는
    하부 IC 패키지.
  9. 제 1 항에 있어서,
    상기 IC 다이와 상기 기판을 전기적으로 결합하는 다수의 와이어본드들(wirebonds)을 더 포함하고,
    상기 봉지재는 상기 와이어본드들 중 적어도 하나 위에 배치되는
    하부 IC 패키지.
  10. 제 1 항에 있어서,
    상기 기판은 상기 IC 위에 직접적으로 탑재되는
    하부 IC 패키지.
  11. 제 1 항에 있어서,
    상기 복수의 단자들 중 적어도 하나는 도전성 패드를 포함하고,
    상기 패드는 상기 상부 IC 패키지로부터 연장되는 도전성 범프와의 전기적 접속을 형성할 수 있는
    하부 IC 패키지.
  12. 제 1 항에 있어서,
    상기 기판의 제 2 측면 상에 배치된 제 2 복수의 단자들을 더 포함하고,
    상기 제 2 복수의 단자들은 상기 하부 IC 패키지와 회로 보드를 전기적으로 결합하는
    하부 IC 패키지.
  13. 패키지-온-패키지(PoP) 어셈블리로서,
    하부 집적 회로(IC) 패키지 ― 상기 하부 IC 패키지는 제 1 측면 및 대향하는 제 2 측면을 갖는 기판, 상기 기판의 제 1 측면과 결합된 IC 다이, 제 1 측면 및 상기 기판의 제 1 측면과 대면하는 대향하는 제 2 측면을 갖는 인터포저, 상기 인터포저와 상기 기판을 전기적으로 결합하는 다수의 상호 접속부들, 및 상기 다이의 표면의 적어도 일부분 위와 상기 기판의 제 1 측면의 적어도 일부분 위에 배치된 봉지재를 포함함 ― 와,
    상부 IC 패키지와,
    상기 상부 IC 패키지와 상기 인터포저의 제 1 측면을 전기적으로 결합하는 복수의 상호 접속부들을 포함하는
    PoP 어셈블리.
  14. 제 13 항에 있어서,
    상기 상부 IC 패키지는 제 2 기판 상에 배치된 적어도 하나의 IC 다이를 포함하는
    PoP 어셈블리.
  15. 제 14 항에 있어서,
    상기 인터포저의 제 1 측면 상에 배치된 도전성 패드를 더 포함하고,
    상기 복수의 상호 접속부들 중 적어도 하나는, 상기 제 2 기판으로부터 연장되고 상기 도전성 패드와 결합된 납땜 범프를 포함하는
    PoP 어셈블리.
  16. 제 13 항에 있어서,
    상기 봉지재의 유동(flow)을 제어하기 위해 상기 하부 IC 패키지에 배치된 장벽을 더 포함하는
    PoP 어셈블리.
  17. 제 13 항에 있어서,
    상기 봉지재는 상기 다수의 상호 접속부들 중 하나 이상의 표면의 적어도 일부분 위에서 연장되는
    PoP 어셈블리.
  18. 제 13 항에 있어서,
    상기 인터포저는 개구를 갖는 프레임을 포함하는
    PoP 어셈블리.
  19. 제 13 항에 있어서,
    상기 하부 IC 패키지의 기판은 상기 IC 다이 위에 직접적으로 탑재되는
    PoP 어셈블리.
  20. 제 13 항에 있어서,
    상기 하부 IC 패키지의 기판의 제 2 측면 상의 복수의 단자들을 더 포함하고,
    상기 복수의 단자들은 상기 PoP 어셈블리와 회로 보드를 전기적으로 결합하는
    PoP 어셈블리.
KR1020137015457A 2010-12-16 2011-11-30 상부 ic 패키지와 결합하여 패키지-온-패키지 (pop) 어셈블리를 형성하는 하부 ic 패키지 구조체 및 그러한 하부 ic 패키지 구조체를 포함하는 pop 어셈블리 KR20130076899A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/970,114 US20120159118A1 (en) 2010-12-16 2010-12-16 Lower IC Package Structure for Coupling with an Upper IC Package to Form a Package-On-Package (PoP) Assembly and PoP Assembly Including Such a Lower IC Package Structure
US12/970,114 2010-12-16
PCT/US2011/062550 WO2012082371A1 (en) 2010-12-16 2011-11-30 Lower ic package structure for coupling with an upper ic package to form a package-on-package (pop) assembly and pop assembly including such a lower ic package structure

Publications (1)

Publication Number Publication Date
KR20130076899A true KR20130076899A (ko) 2013-07-08

Family

ID=46235994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137015457A KR20130076899A (ko) 2010-12-16 2011-11-30 상부 ic 패키지와 결합하여 패키지-온-패키지 (pop) 어셈블리를 형성하는 하부 ic 패키지 구조체 및 그러한 하부 ic 패키지 구조체를 포함하는 pop 어셈블리

Country Status (6)

Country Link
US (2) US20120159118A1 (ko)
KR (1) KR20130076899A (ko)
CN (1) CN103270587B (ko)
SG (1) SG191002A1 (ko)
TW (1) TWI614865B (ko)
WO (1) WO2012082371A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150033133A (ko) * 2013-09-23 2015-04-01 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20180016989A (ko) * 2015-06-17 2018-02-20 인텔 코포레이션 2 재료 하이 k 열 봉지재 시스템
KR20180058174A (ko) * 2016-11-21 2018-05-31 삼성전자주식회사 반도체 패키지
KR20180119916A (ko) * 2017-04-26 2018-11-05 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US11688656B2 (en) 2020-04-13 2023-06-27 Samsung Electronics Co., Ltd. Interposer and semiconductor package including the same

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120159118A1 (en) 2010-12-16 2012-06-21 Wong Shaw Fong Lower IC Package Structure for Coupling with an Upper IC Package to Form a Package-On-Package (PoP) Assembly and PoP Assembly Including Such a Lower IC Package Structure
KR101681269B1 (ko) 2011-08-16 2016-12-01 인텔 코포레이션 오프셋 인터포저들, 상기 오프셋 인터포저들을 포함하는 장치들, 및 상기 오프셋 인터포저들의 구축 방법들
US8718550B2 (en) * 2011-09-28 2014-05-06 Broadcom Corporation Interposer package structure for wireless communication element, thermal enhancement, and EMI shielding
US20140001623A1 (en) * 2012-06-28 2014-01-02 Pramod Malatkar Microelectronic structure having a microelectronic device disposed between an interposer and a substrate
US9497861B2 (en) 2012-12-06 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
US8994176B2 (en) 2012-12-13 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
TWI489176B (zh) 2012-12-14 2015-06-21 Elan Microelectronics Corp 行動電子裝置的螢幕控制模組及其控制器
TWI584025B (zh) * 2012-12-14 2017-05-21 義隆電子股份有限公司 行動電子裝置的螢幕控制模組及其觸控面板控制器
TWI556033B (zh) * 2012-12-14 2016-11-01 義隆電子股份有限公司 行動電子裝置、其螢幕控制模組、及其觸控面板控制器
US9768048B2 (en) * 2013-03-15 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package structure
CN104051411B (zh) 2013-03-15 2018-08-28 台湾积体电路制造股份有限公司 叠层封装结构
US9596756B2 (en) 2013-09-06 2017-03-14 Apple Inc. Electronic device with printed circuit board noise reduction using elastomeric damming and damping structures
KR102245770B1 (ko) * 2013-10-29 2021-04-28 삼성전자주식회사 반도체 패키지 장치
US9627329B1 (en) * 2014-02-07 2017-04-18 Xilinx, Inc. Interposer with edge reinforcement and method for manufacturing same
US9379097B2 (en) 2014-07-28 2016-06-28 Apple Inc. Fan-out PoP stacking process
US9991239B2 (en) * 2014-09-18 2018-06-05 Intel Corporation Method of embedding WLCSP components in e-WLB and e-PLB
FR3029013A1 (fr) * 2014-11-21 2016-05-27 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique comprenant des puces empilees
US9773740B2 (en) 2014-11-26 2017-09-26 Stmicroelectronics (Grenoble 2) Sas Stacked electronic device including a protective wafer bonded to a chip by an infused adhesive
CN107004671B (zh) 2014-12-05 2019-11-19 三星电子株式会社 制造半导体装置的设备和利用其制造半导体封装件的方法
US20160172292A1 (en) * 2014-12-16 2016-06-16 Mediatek Inc. Semiconductor package assembly
US9691675B1 (en) * 2015-12-22 2017-06-27 Intel Corporation Method for forming an electrical device and electrical devices
KR20170086921A (ko) 2016-01-19 2017-07-27 삼성전기주식회사 패키지기판 및 그 제조 방법
CN109075151B (zh) 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
US10177107B2 (en) * 2016-08-01 2019-01-08 Xilinx, Inc. Heterogeneous ball pattern package
US20180053753A1 (en) * 2016-08-16 2018-02-22 Freescale Semiconductor, Inc. Stackable molded packages and methods of manufacture thereof
US10079222B2 (en) 2016-11-16 2018-09-18 Powertech Technology Inc. Package-on-package structure and manufacturing method thereof
CN107980243A (zh) * 2017-03-15 2018-05-01 深圳大趋智能科技有限公司 安全ic保护结构及电路板
WO2018182756A1 (en) * 2017-04-01 2018-10-04 Intel Corporation 5G mmWAVE COOLING THROUGH PCB
US10217649B2 (en) * 2017-06-09 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package having an underfill barrier
KR102419154B1 (ko) * 2017-08-28 2022-07-11 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11328936B2 (en) * 2018-12-21 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with underfill
US11164804B2 (en) 2019-07-23 2021-11-02 International Business Machines Corporation Integrated circuit (IC) device package lid attach utilizing nano particle metallic paste
KR20210109258A (ko) 2020-02-27 2021-09-06 삼성전자주식회사 반도체 패키지 장치
US11270986B2 (en) 2020-05-18 2022-03-08 Analog Devices, Inc. Package with overhang inductor
KR102712221B1 (ko) 2020-05-21 2024-09-30 삼성전자주식회사 반도체 패키지
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US11296034B2 (en) * 2020-06-18 2022-04-05 Advanced Semiconductor Engineering, Inc. Substrate and semiconductor package comprising an interposer element with a slot and method of manufacturing the same
KR20220001311A (ko) 2020-06-29 2022-01-05 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지
US11652014B2 (en) * 2020-09-30 2023-05-16 Advanced Semiconductor Engineering, Inc. Electronic package and method of manufacturing the same
KR20220072458A (ko) 2020-11-25 2022-06-02 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US11705406B2 (en) * 2021-06-17 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming the same
US11765836B2 (en) 2022-01-27 2023-09-19 Xilinx, Inc. Integrated circuit device with edge bond dam
CN116314071A (zh) * 2023-02-08 2023-06-23 环旭(深圳)电子科创有限公司 电子封装模块及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TW200601516A (en) * 2004-06-25 2006-01-01 Advanced Semiconductor Eng Stacked multi-package module
TWI278122B (en) * 2005-06-17 2007-04-01 Advanced Semiconductor Eng Dispensing package of image sensor and its method
US7985623B2 (en) * 2006-04-14 2011-07-26 Stats Chippac Ltd. Integrated circuit package system with contoured encapsulation
KR100792352B1 (ko) 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
US20080142996A1 (en) * 2006-12-19 2008-06-19 Gopalakrishnan Subramanian Controlling flow of underfill using polymer coating and resulting devices
JP4901458B2 (ja) 2006-12-26 2012-03-21 新光電気工業株式会社 電子部品内蔵基板
JP2008166527A (ja) 2006-12-28 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US7400033B1 (en) * 2006-12-29 2008-07-15 Intel Corporation Package on package design to improve functionality and efficiency
JP2009135398A (ja) 2007-11-29 2009-06-18 Ibiden Co Ltd 組合せ基板
US7800212B2 (en) * 2007-12-27 2010-09-21 Stats Chippac Ltd. Mountable integrated circuit package system with stacking interposer
TW200939451A (en) * 2008-03-06 2009-09-16 Advanced Semiconductor Eng Stacked semiconductor package
US7901987B2 (en) * 2008-03-19 2011-03-08 Stats Chippac Ltd. Package-on-package system with internal stacking module interposer
US7968373B2 (en) * 2008-05-02 2011-06-28 Stats Chippac Ltd. Integrated circuit package on package system
JP5645047B2 (ja) 2008-09-29 2014-12-24 日立化成株式会社 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ
US8723302B2 (en) * 2008-12-11 2014-05-13 Stats Chippac Ltd. Integrated circuit package system with input/output expansion
US7863100B2 (en) * 2009-03-20 2011-01-04 Stats Chippac Ltd. Integrated circuit packaging system with layered packaging and method of manufacture thereof
US8080446B2 (en) * 2009-05-27 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with interposer interconnections and method of manufacture thereof
US8624364B2 (en) * 2010-02-26 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation connector and method of manufacture thereof
US20120159118A1 (en) 2010-12-16 2012-06-21 Wong Shaw Fong Lower IC Package Structure for Coupling with an Upper IC Package to Form a Package-On-Package (PoP) Assembly and PoP Assembly Including Such a Lower IC Package Structure

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150033133A (ko) * 2013-09-23 2015-04-01 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20180016989A (ko) * 2015-06-17 2018-02-20 인텔 코포레이션 2 재료 하이 k 열 봉지재 시스템
KR20180058174A (ko) * 2016-11-21 2018-05-31 삼성전자주식회사 반도체 패키지
KR20180119916A (ko) * 2017-04-26 2018-11-05 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US11244936B2 (en) 2017-04-26 2022-02-08 Samsung Electronics Co., Ltd. Semiconductor device package and apparatus comprising the same
US11688656B2 (en) 2020-04-13 2023-06-27 Samsung Electronics Co., Ltd. Interposer and semiconductor package including the same
US12087650B2 (en) 2020-04-13 2024-09-10 Samsung Electronics Co., Ltd. Interposer and semiconductor package including the same

Also Published As

Publication number Publication date
CN103270587B (zh) 2017-03-15
WO2012082371A1 (en) 2012-06-21
CN103270587A (zh) 2013-08-28
US10879219B2 (en) 2020-12-29
US20120159118A1 (en) 2012-06-21
US20180374833A1 (en) 2018-12-27
SG191002A1 (en) 2013-07-31
TWI614865B (zh) 2018-02-11
TW201230278A (en) 2012-07-16

Similar Documents

Publication Publication Date Title
US10879219B2 (en) Lower IC package structure for coupling with an upper IC package to form a package-on-package (PoP) assembly and PoP assembly including such a lower IC package structure
US10555417B2 (en) Mainboard assembly including a package overlying a die directly attached to the mainboard
KR102491103B1 (ko) 반도체 패키지 및 그 제조방법
US9633971B2 (en) Structures and methods for low temperature bonding using nanoparticles
US10211160B2 (en) Microelectronic assembly with redistribution structure formed on carrier
US9917042B2 (en) 2.5D microelectronic assembly and method with circuit structure formed on carrier
KR101695846B1 (ko) 적층형 반도체 패키지
US20150022985A1 (en) Device-embedded package substrate and semiconductor package including the same
KR20120091691A (ko) 휨 방지용 접합패턴을 갖는 반도체 소자 및 그 제조방법
JPWO2007072616A1 (ja) 部品内蔵モジュールおよびその製造方法
JP2008251912A (ja) 半導体装置及びその製造方法
US11699631B2 (en) Semiconductor device and manufacturing method thereof
KR20140029268A (ko) 반도체 장치의 제조 방법
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
CN115706055A (zh) 使用盖和硬化结构封装堆叠衬底和集成电路管芯
KR20140071561A (ko) 회로 기판과 이를 구비하는 반도체 패키지
US9793189B2 (en) Printed wiring board assembly, electrical device, and method for assembling printed wiring board assembly
JP2006324646A (ja) モジュール基板
TWI435667B (zh) 印刷電路板組件
KR102723551B1 (ko) 반도체 패키지
KR20240145210A (ko) 반도체 패키지
KR20240113420A (ko) 회로 기판
CN117393534A (zh) 一种芯片封装结构及电子设备
KR20130015465A (ko) 적층형 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application
E801 Decision on dismissal of amendment