TWI614865B - 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成 - Google Patents

用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成 Download PDF

Info

Publication number
TWI614865B
TWI614865B TW100145083A TW100145083A TWI614865B TW I614865 B TWI614865 B TW I614865B TW 100145083 A TW100145083 A TW 100145083A TW 100145083 A TW100145083 A TW 100145083A TW I614865 B TWI614865 B TW I614865B
Authority
TW
Taiwan
Prior art keywords
package
substrate
interposer
die
patent application
Prior art date
Application number
TW100145083A
Other languages
English (en)
Other versions
TW201230278A (en
Inventor
黃邵方
羅蔚傑
王康余
黃歐祥
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201230278A publication Critical patent/TW201230278A/zh
Application granted granted Critical
Publication of TWI614865B publication Critical patent/TWI614865B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本發明係揭露用於封裝體疊加(PoP)總成的下積體電路(IC)封裝體結構之實施例。下IC封裝體結構係包括一具有襯墊以與一上IC封裝體的端子對接之中介層。一包封材材料配置於下IC封裝體中，且此包封材可配置近鄰於一或多個IC晶粒。一上IC封裝體可與下IC封裝體耦合以形成一PoP總成。如是PoP總成可配置於一主機板或其他電路板上，並可形成一運算系統的部份。本發明係描述且請求其他實施例。

Description

用以與上IC封裝體耦合以形成封裝體疊加(POP)總成的下IC封裝體結構，以及包含如是下IC封裝體結構的封裝體疊加(POP)總成 發明領域
所揭露的實施例係概括有關於積體電路裝置，且更特別有關於積體電路封裝體的堆疊。
 發明背景
具有小形狀因數的積體電路(IC)裝置係可有效使用於諸如行動電話、智慧手機、平板電腦、電子讀取裝置、上網型筆電(netbook)、及膝上型電腦、暨其他手持式或行動運算系統等許多類型的運算系統。一達成小形狀因數IC裝置的解決方案係使用一概括包括一上IC封裝體的封裝體疊加(PoP)架構，上IC封裝體堆疊在一下IC封裝體上方且與該下IC封裝體電性耦合。下IC封裝體可包括配置於一第一基板或其他晶粒載體上的一或多個IC晶粒-及或許一或多個額外組件。類似地，上IC封裝體可包括配置於一第二基板上的一或多個IC晶粒(及或許一或多個其他組件)。在部分環境中，可在一製造設施製作下IC封裝體且在另一製造設施製作上IC封裝體，然後需將這兩IC封裝體機械性與電性接合在一起。下IC封裝體藉由一或多個互連件被電性耦合至上IC封裝體，且這些互連件亦可在這兩IC封裝體之間提供一機械性耦合。
依據本發明之一實施例，係特地提出一種下積體電路(IC)封裝體，該下IC封裝體用於與一上IC封裝體耦合以形成一封裝體疊加總成，該下IC封裝體包含：一基板，其具有一第一側及相對的一第二側；一IC晶粒，其與該基板的第一側耦合；一包封材，該包封材係配置於該晶粒的一表面的至少一部分上方及該基板的第一側的至少一部分上方；一中介層，其具有一第一側及相對的一第二側，該中介層的第二側係面對該基板的第一側；多個互連件，其等使該中介層與該基板電性耦合；及複數個端子，其配置於該中介層的第一側上，該等複數個端子用於形成與該上IC封裝體的電性連接。
圖式簡單說明
第1A圖是顯示一下IC封裝體結構的一實施例之俯視圖的示意圖；第1B圖是顯示第1A圖的下IC封裝體沿著第1A圖的線B-B所取之橫剖視圖的示意圖；第1C圖是顯示一下IC封裝體結構的另一實施例之俯視圖的示意圖；第1D圖是顯示一下IC封裝體結構的又一實施例之橫剖視圖的示意圖；第1E圖是顯示一下IC封裝體結構的另一實施例之橫剖視圖的示意圖；第1F圖是顯示一下IC封裝體結構的另一實施例之橫剖視圖的示意圖；第1G圖是顯示一下IC封裝體結構的另一實施例之橫剖視圖的示意圖；第1H圖是顯示一下IC封裝體結構的另一實施例之橫剖視圖的示意圖；第1I圖是顯示一下IC封裝體結構的另一實施例之橫剖視圖的示意圖；第1J圖是顯示一下IC封裝體結構的另一實施例之橫剖視圖的示意圖；第1K圖是顯示一下IC封裝體結構的另一實施例之橫剖視圖的示意圖；第1L圖是顯示一下IC封裝體結構的另一實施例之橫剖視圖的示意圖；第2A圖是顯示一包括一流阻礙物之下IC封裝體的一實施例之部份橫剖視圖的示意圖；第2B圖是顯示一包括一流阻礙物之下IC封裝體的另一實施例之部份橫剖視圖的示意圖；第2C圖是顯示一包括一流阻礙物之下IC封裝體的另一實施例之部份橫剖視圖的示意圖；第2D圖是顯示一包括一流阻礙物之下IC封裝體的又另一實施例之俯視圖的示意圖；第2E圖是顯示一包括一流阻礙物之下IC封裝體的又再一實施例之俯視圖的示意圖；第3圖是顯示一封裝體疊加(PoP)總成的一實施例之橫剖視圖的示意圖；第4圖是顯示一包括一PoP總成之運算系統的一實施例之橫剖視圖的示意圖；第5圖是顯示一製造一下IC封裝體結構、暨一封裝體疊加總成的方法之實施例的方塊圖。
 詳細說明
本發明揭露一用於封裝體疊加(PoP)總成的下積體電路(IC)封裝體結構之實施例。根據部分實施例，下IC封裝體結構係包括一具有襯墊以與一上IC封裝體的對接端子耦合之中介層。在又一實施例中，一包封材材料配置於下IC封裝體中，且此包封材可配置近鄰於一或多個IC晶粒。在部分實施例中，一上IC封裝體可與下IC封裝體耦合以形成一PoP總成。在其他實施例中，如是PoP總成配置於一主機板或其他電路板上，並可形成一運算系統的部份。本發明亦揭露一用於製造上述下IC封裝體、暨PoP總成的方法之實施例。
現在參照第1A及1B圖，顯示一下IC封裝體100的一實施例。下IC封裝體100的俯視圖顯示於第1A圖，而沿著第1A圖的線B-B所取的橫剖視圖顯示於第1B圖。下IC封裝體100可與一上IC封裝體耦合以形成一PoP總成，且如是PoP總成的一實施例將更詳細地描述於下文(譬如請見第3圖及附屬文字)。
繼續參照第1A及1B圖，下IC封裝體100係包括一具有一第一側112及一相對第二側114之基板110。一IC晶粒120配置於基板110的第一側112上且藉由數個互連件125而與基板電性耦合。一中介層130亦配置於基板的第一側112上，且數個互連件140將中介層130電性耦合(且或許機械性附接)至下屬基板110。根據一實施例，一包封材材料150配置於IC封裝體100中，且包封材150被定位鄰近於IC晶粒120。在一實施例中，一層的一底部充填材料160可配置於IC晶粒120與基板110之間。並且，複數個電傳導端子170(譬如平台、銲料凸塊、金屬柱或桿等)可配置於基板110的第二側114上，且這些端子可用來形成與一諸如一主機板或其他電路板等下層級組件之電性連接。
基板110-有時稱為“封裝體基板”-可包含能夠在IC晶粒120與一供IC封裝體100耦合的下層級組件(譬如電路板)之間提供電性導通之任何適當類型的基板。在另一實施例中，基板110可包含能夠在IC晶粒120與一供下IC封裝體耦合的上IC封裝體之間提供電性導通之任何適當類型的基板，且在又一實施例中，基板110可包含能夠在上IC封裝體與一供IC封裝體100耦合的下層級組件之間提供電性導通之任何適當類型的基板。基板110亦可提供用於晶粒120之結構性支撐。藉由範例，在一實施例中，基板110係包含一核心層(一介電抑或金屬核心)周圍所增建的一多層基板-包括交替層的一介電材料及金屬。在另一實施例中，基板110係包含一無核心多層基板。其他類型的基板及基板材料亦可配合使用於所揭露的實施例(譬如，陶瓷、藍寶石、玻璃等)。並且，根據一實施例，基板110係可包含晶粒120本身上方所增建之交替層的介電材料及金屬，此製程有時稱 為“無凸塊增建製程”。若利用如是途徑，可能不需要互連件125(由於增層可直接配置於晶粒120上方)。
IC晶粒120可包含任何類型的積體電路裝置。在一實施例中，IC晶粒120包括一處理系統(單核心抑或多核心)。譬如，IC晶粒可包含一微處理器、一圖形處理器、一信號處理器、一網路處理器、一晶片組等。在一實施例中，IC晶粒120包含一具有多重功能單元(譬如一或多個處理單元、一或多個圖形單元、一或多個通信單元、一或多個信號處理單元、一或多個保全單元等)之系統單晶片(SoC)。然而，應瞭解：所揭露的實施例不限於任何特定類型或級別的IC裝置。
IC晶粒120係包括一前側122及一相對的背側124。在部分實施例中，前側122可稱為晶粒的“主動表面”。數個互連件125係從晶粒的前側122延伸至下屬基板110，且這些互連件125係使晶粒與基板電性耦合。互連件125可包含能夠在晶粒120與基板110之間提供電性導通之任何類型的結構及材料。根據一實施例，互連件125係包含延伸於晶粒120與基板110之間之一陣列的銲料凸塊(或許連同配置於晶粒120及/或基板110上之一陣列的銅柱及/或銅襯墊)，且可利用一銲料迴流製程以形成互連件125。當然，應瞭解可能具有許多其他類型的互連件及材料(譬如延伸於晶粒120與基板110之間的打線接合部)。在一實施例中，互連件125將晶粒120電性耦合至基板110，且互連件125亦輔助將晶粒機械性固接至基板。在又一實施例中，一層的底部充填材料160配置於互連件125周圍及IC晶粒120與基板110之間，且此底部充填層160亦可輔助將晶粒120機械性固接至基板110，將如下文描述。底部充填材料160可包含任何適當的材料，諸如一液體或一預施加的環氧樹脂化合物。
中介層130具有一第一側132及一相對的第二側134，其中第二側134面對基板110的第一側112。在一實施例中，如第1A至1B圖所示，中介層130包含一具有一開口或窗口136的框架形狀。開口136可涵蓋IC晶粒120的一周邊126；然而，在其他實施例中，開口136及晶粒周邊126可能未對準及/或可能非同心，且晶粒的周邊126的一部分可延伸於窗口136外。
應瞭解所揭露的實施例不限於一框架形中介層，且進一步瞭解中介層130可具有任何適當的形狀及組態。譬如，在另一實施例中，如第1C圖所示，中介層130係包含一無開口的實心矩形板。根據一實施例，第1C圖的實心矩形板中介層130包括一用於供包封材150插入之小開孔138。
回到第1A及1B圖，在中介層130的第一側132上係配置複數個電傳導端子180。電傳導端子180的各者係可包含能夠與待接合於下IC封裝體100之一上IC封裝體的一對接端子形成一電性連接之任何適當的結構及材料。在一實施例中，端子180的各者係包含一適可與從上IC封裝體延伸的一對應傳導凸塊對接之襯墊或平台，且這些對接結構可由一銲料迴流製程所接合。然而，應瞭解：一端子180可包含任何其他類型的結構(譬如，一柱、凸塊等)。並且，在一實施例中，部分的端子180可相較於其他端子(譬如，用於功率輸送的端子係可能不同於用於信號之端子等)具有不同的尺寸及/或結構。
如上述，數個互連件140延伸於中介層的第二側134與基板110的第一側112之間，且這些互連件係使中介層130-及因此一耦合至中介層的上IC封裝體-與基板110電性耦合。互連件140可包含能夠在中介層130與基板110之間提供電性導通之任何類型的結構及材料。根據一實施例，互連件140包含延伸於中介層130與基板110之間之一陣列的銲料凸塊(或許連同配置於中介層130及/或基板110上之一陣列的銅柱及/或銅襯墊)，且可利用一銲料迴流製程以形成互連件140。當然，應瞭解可能具有許多其他類型的互連件及材料。在一實施例中，互連件140亦輔助將中介層130機械性固接至基板110。在又一實施例中，將如下文更詳細地描述，包封材材料150可延伸至中介層130與基板110之間的間隙190內，且包封材可延伸於一或多個互連件140的至少一部分周圍。因此，包封材150亦可輔助將中介層130機械性固接至基板110。
如上述，一包封材150配置於IC封裝體100中。包封材150可包含任何適當的材料或材料的組合。在一實施例中，包封材材料包含一液體環氧樹脂，且在又一實施例中，環氧樹脂包括一或多個填料材料以更改環氧樹脂的一或多個特徵(譬如，固化溫度、硬度、降伏強度、彈性模數、熱膨脹係數等)。根據一實施例，包封材層係增加下IC封裝體100的勁度(stiffness)且減低封裝體受到彎曲(warpage)的傾向。譬如，下IC封裝體100組裝期間、暨與一上IC封裝體接合期間，IC封裝體100可受到多重高溫循環(譬如迴流期間、環氧樹脂固化期間等)，且此溫度循環可能造成彎曲(譬如由於晶粒120與下屬基板110之間的差異性熱膨脹所致)，且此彎曲可能導致降低的可靠度及/或結構性失效。包封材150所提供的增加勁度係可減輕上述彎曲誘發的失效。
雖在本文稱為包封材，應瞭解可以替代用語稱呼此元件。譬如，包封材可稱為模具、模製、重疊模製、或圓頂封膠(glob top)。
包封材150可依需要在任一或多個區位被放置於下IC封裝體100中，以提供用於封裝體組裝之所欲的機械特徵。根據一實施例，如第1A及1B圖所示，包封材150配置於IC晶粒120的背側124的至少一部分上方，且在部分實施例中，包封材係鋪覆於實質全部的晶粒背側124上(請見第1B圖)。在又一實施例中，如第1A及1B圖所示，包封材150配置於基板110的第一側112的至少一部分上方。若一底部充填材料160配置於IC晶粒120與基板110之間，包封材150亦可接觸底部充填材料的部分(請見第1B圖)。在一實施例中，如第1B圖所示，包封材係延伸超過晶粒120的周邊126，但未延伸至互連件140所佔據之基板110上的區域。根據一實施例，如第1B圖所示，包封材150的形狀在晶粒124背側上方實質為平坦但在接近晶粒周邊則為圓滑。並且，在一實施例中，如第1B圖所示，包封材150未延伸於中介層130的前側132上方，但在第1B圖的實施例中，包封材延伸於中介層的第二側134上方且進入窗口136內。
應瞭解第1A及1B圖顯示下IC封裝體100及包封材150的單一示範性實施例。然而，包封材150及下IC封裝體100的許多其他組態係為可能的。譬如，在其他實施例中，包封材可能未延伸至窗口136內且可位於中介層130的第二側134下方。在又一實施例中，包封材150可延伸於中介層的第一側132上方。並且，包封材可具有任何其他的適當形狀，且進一步在部分實施例中，包封材可延伸至互連件140所佔據之基板110的區域。具有包封材150的替代性組態之下IC封裝體150的額外實施例、暨額外的特徵構造係顯示於第1D至1L圖中。
首先參照第1D圖，在一實施例中，包封材150延伸於中介層130的第一側132上方。並且，第1D圖的實施例中，包封材具有一包含圓角的矩形橫剖面輪廓。參照第1E圖，在一實施例中，包封材150具有其中上部分實質為圓滑的形狀。在又一實施例中，如第1F圖所示，包封材150具有當如圖示以橫剖面觀看時逼近一正弦波輪廓的形狀。在第1D、1E及1F圖的實施例中，包封材配置於實質全部的晶粒背側表面124上方且亦接觸底部充填材料160。並且，在第1D至1F圖的實施例中，包封材150未延伸至其中配置有互連件140之區位。
現在參照第1G圖，在一實施例中，包封材係延伸至中介層130與下屬基板110之間的間隙190內。並且，包封材150延伸至互連件140所佔據之區域內。在第1G圖的實施例中，包封材實質地圍繞互連件140的一或多者。在另一實施例中，亦如第1G圖所示，包封材完全地充填間隙190且從基板的第一表面112延伸至中介層的第二表面134。然而，在其他實施例中，包封材可配置近鄰於互連件140且接觸這些互連件的一或多者，但可能未完全充填間隙190。將包封材150放置在基板110與中介層130之間的間隙190中及互連件140的一或多者周圍係可加強中介層130與基板110之間的機械性附接，暨增加電互連件140的強度及可靠度。在第1G圖的實施例中，包封材150的一上部分具有逼近一截頭稜錐的形狀(諸如可譬如由模製製程達成的形狀)。
第1B至1G圖所示的實施例中，包封材150係配置於晶粒120的背側124上方。然而，在其他實施例中，晶粒的背側124可被曝露。譬如，如第1H圖所示，包封材150係接觸晶粒的周邊126邊緣，但晶粒120的背側124實質並無包封材。藉由另一範例，如第1I所示，包封材150可延伸至間隙190內及一或多個互連件140周圍，但晶粒背側124至少一部分保持實質並無包封材。在第1I圖的實施例中，包封材係可延伸在晶粒背側124上方以及近鄰於晶粒周邊126的此表面的部分上，但近鄰於晶粒120中心之晶粒背側124的其他部分則保持並無包封材。在一實施例中，曝露出晶粒120的背側124的至少一部分係可利於使冷卻解決方案-譬如一層熱介面材料、一散熱塊、散熱器等(未圖示)-耦合於晶粒的背側124。在另一實施例中，晶粒背側124的一經曝露部 分係利於使諸如第1H及1I圖各者的虛線所示之晶粒121等一或多個額外的晶粒堆疊在晶粒120上。晶粒121可藉由任何適當的互連結構(譬如，貫穿矽導縫或TSV、打線接合部等)而與晶粒120耦合。
在至今描述的實施例中，晶粒120藉由數個互連件125而與基板110耦合。然而，在其他實施例中，可利用替代性結構及/或方法使晶粒120與基板110耦合。譬如，如第1J圖所示，用以形成基板110之介電及金屬增層可直接地增建在晶粒120上方，在該實例中，一介電及後續金屬層可直接地形成於晶粒120的前側122上，其中金屬層形成與晶粒上的一或多個結合襯墊之電性接觸。在如是實施例中，由於基板中的金屬化可直接接觸一晶粒結合襯墊，可能不需要離散的互連件125。可利用上述技術之製程的範例係包括無凸塊增層(BBUL)、晶粒內嵌、及晶圓層級封裝。
在又另一實施例中，可利用打線接合使晶粒120與基板110電性耦合。參照第1K圖，晶粒120可藉由一或多個結合線127而與基板110電性耦合，各結合線延伸於晶粒前側122上的一結合襯墊與基板110上的一結合襯墊之間。請注意在第1K圖的實施例中，晶粒120已翻覆使得晶粒背側124設置成與基板110的第一側112相鄰且或許藉由一黏劑(未圖示)附接至基板110。在第1K圖的實施例中，包封材150延伸於晶粒122的前側上方、暨晶粒的周邊126、且亦於線結合部127上方。並且，在此實施例中，包封材150具有在晶粒120上方實質為平坦的形狀，但包封材在晶粒的周邊126及線結 合部127上方為圓滑。
請見第1L圖，在另一實施例中，二或更多個晶粒可以一堆疊關係配置於基板110上，且可使用線結合在這些晶粒的各者之間及/或與基板形成電性連接。藉由範例，如第1L圖所示，三個晶粒120a、120b、120c可排列於一堆疊體中且配置於基板110的第一側112上。一或多個線結合部127可將晶粒120a、120b、120c的各者電性耦合至其他晶粒的任一或多者及/或基板110。在第1L圖的實施例中，包封材150延伸經過中介層130的窗口136及中介層的第一表面132上方。並且，包封材係延伸至中介層130與基板110之間的間隙190內、暨互連件140的一或多者周圍。
如上述，在部分實施例中，包封材150可能未延伸至其中配置有互連件140之下IC封裝體100的區域內。根據一實施例中，若欲防止包封材流入其中設有互連件140之區域內(或流至下IC封裝體100的任何其他區域)，可利用一或多個流阻礙物或其他流控制裝置或結構以控制包封材150在IC封裝體100內的流動。可利用任何適當的流阻礙物、或阻礙物的組合以控制包封材150的流動，諸如堰壩、不沾濕塗層、及溝道、暨這些及/或其他特徵構造的任何適當組合。流阻礙物的各不同示範性實施例顯示於第2A至2E圖。
參照第2A圖，在一實施例中，一堰壩205a配置於基板110的第一表面112上。堰壩205a可依意願配置於下IC封裝體100中的任一(或多)個適當區位，以抑制包封材150的流動。在第2A圖的實施例中，譬如，堰壩205a被定位於IC晶 粒120的周邊126與該組互連件140之間。因此，堰壩205a係抑制包封材150流入互連件140所佔據之IC封裝體100的區域中。堰壩205可由(例如金屬、聚合物、複合物等)任何適當的材料構成，並可藉由任何適當的技術(譬如藉由一黏劑、藉由迴流銲料、藉由擴散結合等)被結合至基板110。在另一實施例中，堰壩205a係與中介層130而非基板110耦合，且在又一實施例中，堰壩205a係與基板110且與中介層130耦合。根據另一實施例中，堰壩205a係與基板110一體地形成(或替代性地，與中介層130一體地形成)。
接著參照第2B圖，在另一實施例中，一不沾濕塗層或層205b配置於基板的第一表面112上，其中不沾濕層包含一相對於包封材材料150不沾濕的材料。不沾濕層205b可依意願配置於下IC封裝體100中的任一(或多)個適當區位，以抑制包封材150的流動。在一實施例中，堰壩205b被定位於IC晶粒120的周邊126與該陣列的互連件140之間，且因此，不沾濕層205b係抑制包封材150流入互連件140所佔據之IC封裝體100的區域中。不沾濕潤205b可包含對於包封材材料150不沾濕的任何適當材料或材料組合(譬如氟聚合物等)，並可藉由任何適當的技術(譬如藉由利用一罩幕作噴塗、藉由光微影術、藉由利用一針頭或注射器作施配等)被配置於基板110上。在另一實施例中，不沾濕層205b配置於中介層130而非基板110上，且在又一實施例中，一不沾濕層205b配置於基板110及中介層130的各者上。
請見第2C圖，在又一實施例中，一溝道205c配置於基板110的第一表面112上。溝道205c可依意願配置於下IC封裝體100中的任一(或多)個適當區位，以抑制包封材150的流動。在第2C圖的一實施例中，譬如，溝道205c被定位於IC晶粒120的周邊126與該組的互連件140之間，且因此，溝道205c係抑制包封材150流入互連件140所佔據之IC封裝體100的區域中。溝道205c可使用任何適當的技術(譬如藉由蝕刻、藉由機械加工、藉由雷射燒蝕等)被形成。在另一實施例中，一溝道205c配置於中介層130而非基板110上，且在又一實施例中，一溝道205c配置於基板110及中介層130的各者上。
在一實施例中，一流阻礙物或結構可延伸於晶粒120的一周邊周圍且經過晶粒120與互連件140之間的區域。譬如，在一實施例中，如第2D圖所示，一阻礙物(譬如205a、或205b、或205c)配置於基板110的第一表面112上，且在晶粒120與互連件140所佔據的一區域145之間被定位於基板第一表面112上。根據一實施例，流阻礙物(205a、或205b、或205c)係完整延伸於晶粒的周邊126周圍；然而，在其他實施例中，一流阻礙物可為不連續且一或多個破口或空隙可存在於此結構中。藉由範例，在一實施例中，如第2E圖所示，一流阻礙物(205a、或205b、或205c)可包含複數個分離的離散元件，其共同抑制包封材150的流動。在又另一實施例中，一流阻礙物可包含配置於基板110(或中介層130)上之複數個離散的元件，且這些離散的元件可包含被動電性裝置(譬如電容器、電阻器、電感器、或這些及/或其他裝置的任何組合)
現在參照第3圖，顯示一封裝體疊加(PoP)總成302的一實施例。PoP總成302包括一下IC封裝體100及一上IC封裝體300。下IC封裝體100可包含本文所描述的一下IC封裝體之任一實施例。根據一實施例，下IC封裝體100係包括一或多個處理系統，且上IC封裝體300包括一或多個記憶體裝置。在另一實施例中，下IC封裝體100包括一或多個處理系統，且上IC封裝體300包含一無線通信系統(或替代性地，包括一通信系統的一或多個組件)。在又一實施例中，下IC封裝體100包括一或多個處理系統，且上IC封裝體300包括一圖形處理系統。PoP總成302可包含諸如手持式運算系統(譬如行動電話、智慧手機、音樂播放器等)、行動運算系統(譬如膝上型、上網型、平板等)、桌上型電腦運算系統、或伺服器等任何類型的運算系統之部份。在一實施例中，PoP總成包含一固態硬碟(SSD)。
上IC封裝體300可包含任何適當的封裝體結構。在一實施例中，如第3圖所示，上IC封裝體300係包含配置於一封裝體基板310上的數個IC晶粒320a、320b、320c。數個線結合部327使晶粒320a、320b、320c各者與其他晶粒的一或多者及/或與基板310電性連接。一模製材料355可配置於晶粒320a-c及基板310上方。根據一實施例，複數個互連件340將上IC封裝體300耦合至下IC封裝體100。在一實施例中，該組的互連件340係與中介層130上的該組端子180耦合。
互連件340各可包含能夠使上與下IC封裝體100、300之間電性導通之任何類型的結構及材料。根據一實施例，該組互連件340包含延伸於下IC封裝體100的中介層130上之結合襯墊180及上IC封裝體300的基板310之間之一陣列的銲料凸塊(或許連同配置於基板310上之一陣列的柱及/或襯墊)。可利用一銲料迴流製程以形成複數個互連件340。當然，應瞭解其他類型的互連件及材料係為可能的。在一實施例中，該陣列的互連件340亦輔助將上IC封裝體300機械性固接至下IC封裝體100。
在一實施例中，如第3圖所示，一間隙395可存在於包封材150的一上表面及基板310的一下表面之間。在另一實施例中，基板310可倚靠在包封材150上。若基板310接觸包封材150，可利用包封材以控制中介層130與基板310之間的墊高高度，且因此維持互連件340之所欲的高度。
現在參照第4圖，顯示一運算系統400的一實施例。系統400包括配置於一主機板410或其他電路板上之數個組件。主機板410包括一第一側412及一相對的第二側414，且各不同組件可配置於第一及第二側412、414的任一者或兩者上。在所顯示的實施例中，運算系統400包括一配置於主機板的第一側412上之PoP總成302，且PoP總成302可由本文所述的任何實施例構成。系統400可包含任何類型的運算系統，諸如一手持式運算裝置(譬如，行動電話、智慧手機、行動網路裝置、音樂播放器等)或一行動運算裝置(譬如，膝上型電腦、上網型電腦、平板電腦等)。然而，所揭露的實施例不限於手持式及其他行動運算裝置，且這些實施例可應用在諸如桌上型電腦及伺服器等其他類型的運算系統中。
主機板410可包含能夠在配置於電路板上的各不同組件的一或多者之間提供電性導通之任何適當類型的電路板或其他基板。在一實施例中，譬如，主機板410包含一含有多重金屬層的印刷電路板(PCB)，該等多重金屬層係由一層介電材料彼此分離且由電傳導導縫被互連。金屬層的任一或多者可以一所欲的電路圖案形成以-或許連同其他金屬層-使電信號繞佈於與板410耦合的組件之間。然而，應瞭解所揭露的實施例不限於上述PCB，並且，主機板410可包含任何其他適當的基板。
如上述，在主機板410的第一側412上係配置一PoP總成302。PoP總成302可包含與一下IC封裝體100耦合的一上IC封裝體300，如前述。PoP總成302可包括積體電路裝置之任何所欲的組合。在一實施例中，PoP總成302係包括一處理系統、一圖形處理系統、一信號處理系統、一無線通信系統、一網路處理系統、一晶片組、一記憶體、暨這些及/或其他系統的組合之任一或多者。在一實施例中，一配置於PoP總成302中的IC晶粒係包含一系統單晶片(SoC)。然而，應瞭解所揭露的實施例不限於任何特定類型或級別的IC裝置。並且，應瞭解在部分實施例中，其他組件可配置於PoP總成302上。可配置於PoP總成302中的其他組件係譬如包括一電壓調節器及被動電性裝置，諸如電容器、電阻器、濾器、電感器等。
PoP總成302係藉由從PoP總成延伸的複數個端子170(譬如平台、銲料凸塊、金屬柱或桿等)而與主機板410電性耦合，該等複數個端子170與基板410上的對應端子(譬如結合襯墊、凸塊、柱、桿等)耦合。可利用任何適當的製程形成PoP總成302的該組端子170與基板410上的對應組端子之間的電性連接。譬如，這些對接的端子可由一銲料迴流製程被電性耦合(且或許被機械性接合)。
除了PoP總成302，一或多個額外組件可配置於主機板410的任一或兩側412、414上。藉由範例，如圖所示，組件401a可配置於主機板110的第一側412上，且組件401b可配置於主機板的相對側414上。可配置於主機板410上之額外組件係包括其他IC裝置(譬如處理裝置、記憶體裝置、信號處理裝置、無線通信裝置等)，功率輸送組件(譬如一電壓調節器、一功率供應器諸如一電池、及/或被動裝置諸如一電容器)，及一或多個使用者介面裝置(譬如一音訊輸入裝置、一音訊輸出裝置、一小鍵盤或其他資料輸入裝置諸如一觸控螢幕顯示器、及/或一圖形顯示器等)，暨這些及/或其他裝置的任何組合。在另一實施例中，運算系統400包括一輻射屏蔽件。在又一實施例中，運算系統400包括一冷卻解決方案。在又另一實施例中，運算系統400包括一天線。在再另一實施例中，總成400可配置於一殼體內。
參照第5圖，顯示一用於製造下IC封裝體、暨將下IC封裝體附接至一上IC封裝體以形成一PoP總成的方法之實施例。如方塊510所示，一或多個IC晶粒係附接至一基板，且在部分實施例中，一底部充填材料可配置於一IC晶粒與基板之間(譬如請見第1A至1L圖所示的任何實施例暨上述附屬文字中之晶粒120或120a-c及底部充填160)。如方塊520所示，一中介層係與基板耦合(譬如請見第1A至1L圖的任何實施例中之中介層130)。如方塊530所示，一包封材係配置於下IC封裝體中(譬如請見第1A至1L圖的任何實施例中之包封材150)。包封材150可使用諸如藉由一注射器或針施配器、藉由模製、藉由模板列印等任何適當技術而被配置於IC封裝體中。在一實施例中，如方塊515所示，一或多個流阻礙物係配置於下IC封裝體中以控制包封材150的流動(譬如請見第2A至2E圖所示的任何實施例暨上述附屬文字中之流阻礙物205a-c)。根據一實施例，基板及中介層係構成為一面板或條帶的部份，且上述組裝製程的一或多者可在面板層級進行，在該實例中，離散的封裝體總成係藉由一單獨化製程而彼此分離，如方塊535所示。在又另一實施例中，如方塊540所示，一上IC封裝體係附接至下IC封裝體以形成一PoP總成(譬如請見第3圖及上文附屬文字)。
已經就第1A至1L圖、第2A至2E圖、第3圖、第4圖及第5圖描述許多實施例，且應瞭解這些實施例、或一實施例的特定特徵構造可以任何組合被使用。譬如，第2A至2E圖所示的任何流阻礙物皆可配合利用本文描述的任何其他實施例。藉由其他範例，第1A至1L圖所示的一下IC封裝體之任何實施例係可形成一PoP總成(譬如請見第3圖)或一運算系統(譬如請見第4圖)的部份。並且，諸如“第一側”、“第二側”、“第一表面”、“第二表面”等等用語在本文用來描述所揭露實施例的各不同特徵構造。然而應瞭解任何適當的術語或用語係可歸屬於本文揭露的各不同特微構造及實施例(譬如“上側”、“下側”、“上表面”、“下表面”等)。
上述實施例可展現數項值得注意的特徵構造。中介層及包封材的組合可在溫度循環期間(譬如在迴流溫度)降低封裝體彎曲，並亦可(譬如在室溫)降低最終總成的封裝體彎曲。模擬研究已顯現：中介層及包封材的組合可在部分實施例中潛在地降低溫度循環期間發生之超過一半的彎曲，且進一步降低最終總成之超過一半的彎曲。此外，中介層可提供襯墊以對接於從上IC封裝體延伸的凸塊(或其他端子)，其消除了會在其中上與下IC封裝體之間的互連件包含一凸塊疊加結構處所發生之一凸塊梢端至凸塊梢端介面。消除如是組裝期間的凸塊梢端至凸塊梢端接合，係使上與下IC封裝體之間的不對準達到最小，且進一步可降低不沾濕銲料接合失效。並且，附接至上IC封裝體之前在中介層上不需要銲料凸塊化步驟(然而，將一銲膏層施加至中介層係位於所揭露的實施例之範圍內)。尚且，除了提供增加的封裝體勁度外，包封材可保護配置於下IC封裝體中的任何IC晶粒並降低晶粒破裂。在部分實施例中，一薄晶粒(譬如一具有250微米或更小厚度的晶粒)可配置於下IC封裝體中，且包封材可保護如是薄晶粒。
上文詳細描述及附圖只是示範性而非限制性。圖式可能未顯示所代表的特徵構造之實際尺寸及/或比例。圖式已 主要提供用來清楚且廣泛瞭解所揭露的實施例而非從其得知不必要的限制。熟習該技術者瞭解可作出本文所描述實施例的許多添加、刪除、及修改、暨替代性配置而不脫離所揭露實施例的精神及申請專利範圍的範圍。
100‧‧‧下IC封裝體
110‧‧‧基板
112‧‧‧基板110的第一側
114‧‧‧基板110的第二側
120、320a、320b、320c‧‧‧IC晶粒
120a-c、121‧‧‧晶粒
122‧‧‧晶粒前側
124‧‧‧晶粒背側
125、140、340‧‧‧互連件
126‧‧‧IC晶粒120的周邊
127‧‧‧結合線
130‧‧‧中介層
132‧‧‧中介層130的第一側
134‧‧‧中介層130的第二側
136‧‧‧開口或窗口
138‧‧‧小開孔
145‧‧‧晶粒120與互連件140所佔據的區域
150‧‧‧包封材
160‧‧‧底部充填材料
170、180‧‧‧電傳導端子
190、395‧‧‧間隙
205a‧‧‧堰壩
205b‧‧‧不沾濕塗層或層
205c‧‧‧溝道
300‧‧‧上IC封裝體
302‧‧‧封裝體疊加(PoP)總成
310‧‧‧封裝體基板
355‧‧‧模製材料
400‧‧‧運算系統
401a、401b‧‧‧組件
410‧‧‧主機板
412‧‧‧主機板410的第一側
414‧‧‧主機板410的第二側
510、515、520、530、535、540‧‧‧方塊
第1A圖是顯示一下IC封裝體結構的一實施例之俯視圖的示意圖；第1B圖是顯示第1A圖的下IC封裝體沿著第1A圖的線B-B所取之橫剖視圖的示意圖；第1C圖是顯示一下IC封裝體結構的另一實施例之俯視圖的示意圖；第1D圖是顯示一下IC封裝體結構的又一實施例之橫剖視圖的示意圖；第1E圖是顯示一下IC封裝體結構的另一實施例之橫剖視圖的示意圖；第1F圖是顯示一下IC封裝體結構的另一實施例之橫剖視圖的示意圖；第1G圖是顯示一下IC封裝體結構的另一實施例之橫剖視圖的示意圖；第1H圖是顯示一下IC封裝體結構的另一實施例之橫剖視圖的示意圖；第1I圖是顯示一下IC封裝體結構的另一實施例之橫剖視圖的示意圖；第1J圖是顯示一下IC封裝體結構的另一實施例之橫剖 視圖的示意圖；第1K圖是顯示一下IC封裝體結構的另一實施例之橫剖視圖的示意圖；第1L圖是顯示一下IC封裝體結構的另一實施例之橫剖視圖的示意圖；第2A圖是顯示一包括一流阻礙物之下IC封裝體的一實施例之部份橫剖視圖的示意圖；第2B圖是顯示一包括一流阻礙物之下IC封裝體的另一實施例之部份橫剖視圖的示意圖；第2C圖是顯示一包括一流阻礙物之下IC封裝體的另一實施例之部份橫剖視圖的示意圖；第2D圖是顯示一包括一流阻礙物之下IC封裝體的又另一實施例之俯視圖的示意圖；第2E圖是顯示一包括一流阻礙物之下IC封裝體的又再一實施例之俯視圖的示意圖；第3圖是顯示一封裝體疊加(PoP)總成的一實施例之橫剖視圖的示意圖；第4圖是顯示一包括一PoP總成之運算系統的一實施例之橫剖視圖的示意圖；第5圖是顯示一製造一下IC封裝體結構、暨一封裝體疊加總成的方法之實施例的方塊圖。
100．．．下IC封裝體
110．．．基板
112．．．基板110的第一側
114．．．基板110的第二側
120．．．IC晶粒
122．．．晶粒前側
124．．．晶粒背側
125,140．．．互連件
126．．．IC晶粒120的周邊
130．．．中介層
132．．．中介層130的第一側
134．．．中介層130的第二側
136．．．開口或窗口
150．．．包封材
160．．．底部充填材料
170．．．電傳導端子
190．．．間隙

Claims (29)

  1. 一種下積體電路(IC)封裝體，該下IC封裝體係用於與一上IC封裝體耦接而形成一封裝體疊加總成，該下IC封裝體包含：一基材，其具有一第一側及相對的一第二側；一IC晶粒，其與該基材的該第一側耦接；一中介層，其具有一第一側及相對的一第二側，該中介層的該第二側面對該基材的該第一側，其中，該中介層包括具有一開口的一框架；數個互連件，其使該中介層與該基材電氣式耦接；一單一包封材，該單一包封材被設置在該IC晶粒的一表面之至少一部分上、圍繞該等數個互連件中之一或多者、並通過該中介層之該第二側而至少部分突出穿過該開口，該單一包封材不於該中介層之該第一側之表面上延伸；以及設置於該中介層之該第一側上的複數個端子，用以形成與該上IC封裝體之間的電氣式連接，其中，該等複數個端子中之至少一者包含用於與該上IC封裝體之對應端子對接的一導電襯墊。
  2. 如申請專利範圍第1項的下IC封裝體，其進一步包含一阻礙物以控制該包封材的流動。
  3. 如申請專利範圍第2項的下IC封裝體，其中，該阻礙物約束該包封材朝向該等數個互連件之流動。
  4. 如申請專利範圍第2項之的下IC封裝體，其中，該阻礙 物包含一結構，該結構係選自於由下列各者所組成的一群組：一堰壩、對於該包封材為不沾濕的一塗層及一溝道。
  5. 如申請專利範圍第1項的下IC封裝體，其中，該IC晶粒的該表面的一部分係實質上無包封材。
  6. 如申請專利範圍第1項的下IC封裝體，其中，該包封材於該等數個互連件中之一或多者的一表面之至少一部分上延伸。
  7. 如申請專利範圍第1項的下IC封裝體，其中，該包封材實質上圍繞所有該等互連件。
  8. 如申請專利範圍第1項的下IC封裝體，其進一步包含設置於該IC晶粒與該基材的該第一側之間的一底部充填材料，其中，該包封材接觸該底部充填材料的至少一部分。
  9. 如申請專利範圍第1項的下IC封裝體，其進一步包含使該IC晶粒與該基材電氣式耦接的數個打線接合部，其中，該包封材係設置於該等打線接合中之至少一者上方。
  10. 如申請專利範圍第1項的下IC封裝體，其中，該基材係直接增建於該IC晶粒上方。
  11. 如申請專利範圍第1項的下IC封裝體，其進一步包含設置於該基材之該第二側上的第二複數個端子，該等第二複數個端子係用於使該下IC封裝體與一電路板電氣式耦接。
  12. 如申請專利範圍第1項的下IC封裝體，其進一步包含堆疊在該IC晶粒上方的至少一其他IC晶粒，其中，該包封材被設置於該至少一其他IC晶粒的一表面之至少一部分上方。
  13. 一種封裝體疊加(PoP)總成，其包含：一下積體電路(IC)封裝體，該下IC封裝體包括：具有一第一側及相對之一第二側的一基材，與該基材之該第一側耦接的一IC晶粒，具有一第一側及相對之一第二側的一中介層，該中介層之該第二側面對該基材之該第一側，該中介層包括具有一開口的一框架，使該中介層與該基材電氣式耦接的數個互連件，及一單一包封材，該單一包封材被設置在該IC晶粒的一表面之至少一部分及一底部充填材料上、圍繞該等數個互連件中之一或多者、並通過該中介層之該第二側而至少部分突出穿過該開口，該單一包封材不於該中介層之該第一側之表面上延伸，於該包封材上方耦接的一上IC封裝體，該上IC封裝體之至少一部份與該包封材以一間隙隔開；複數個互連件，其使該上IC封裝體與該中介層的該第一側電氣式耦接；以及設置於該中介層之該第一側上的複數個端子，用以形成與該上IC封裝體之間的電氣式連接，其中，該等複 數個端子中之至少一者包含用於與該上IC封裝體之對應端子對接的一導電襯墊。
  14. 如申請專利範圍第13項的PoP總成，其中，該上IC封裝體包含設置於一第二基材上的至少一IC晶粒。
  15. 如申請專利範圍第14項的PoP總成，其中，該等複數個互連件中之至少一者包括從該第二基材延伸出來且與該傳導襯墊對接的一銲料凸塊。
  16. 如申請專利範圍第13項的PoP總成，其進一步包含設置於該下IC封裝體中以控制該包封材之流動的一阻礙物。
  17. 如申請專利範圍第16項之PoP總成，其中，該阻礙物約束該包封材朝向該等數個互連件之流動。
  18. 如申請專利範圍第16項的PoP總成，其中，該阻礙物包含一結構，該結構係選自於由下列各者所組成的一群組：一堰壩、對於該包封材為不沾濕的一塗層及一溝道。
  19. 如申請專利範圍第13項的PoP總成，其中，該包封材於該等數個互連件中之一或多者的一表面之至少一部分上延伸。
  20. 如申請專利範圍第13項的PoP總成，其中，該包封材實質上圍繞所有該等數個互連件。
  21. 如申請專利範圍第13項的PoP總成，其中，該下IC封裝體的該基材係直接增建於該IC晶粒上方。
  22. 如申請專利範圍第13項的PoP總成，其進一步包含在該下IC封裝體的該基材之該第二側上的複數個端子，該等複數個端子係用於使該PoP總成與一電路板電氣式耦 接。
  23. 如申請專利範圍第13項的PoP總成，其進一步包含堆疊在該下IC封裝體的該IC晶粒上方的至少一其他IC晶粒，其中，該包封材被配置於該至少一其他IC晶粒之一表面的至少一部分上方。
  24. 一種運算系統，其包含：一主機板；一封裝體疊加(PoP)總成，其被設置於該主機板上，該PoP總成包括一下IC封裝體、一上IC封裝體、及使該上IC封裝體與該下IC封裝體電氣式耦接的複數個互連件；一處理系統，其被設置於該PoP總成中；以及至少一使用者介面裝置，其被設置於該主機板上；其中，該下IC封裝體包含：具有一第一側及相對之一第二側的一基材，與該基材之該第一側耦接的一IC晶粒，具有一第一側及相對之一第二側的一中介層，該中介層之該第二側面對該基材之該第一側，該中介層包括具有一開口的一框架，使該中介層與該基材電氣式耦接的數個互連件，一單一包封材，該單一包封材被設置於該IC晶粒的一表面之至少一部分及一底部填充材料上、圍繞該等數個互連件中之一或多者、並通過該中介層 之該第二側而至少部分突出穿過該開口，該單一包封材不於該中介層之該第一側之表面上延伸，及設置於該中介層之該第一側上的複數個端子，用以形成與該上IC封裝體之間的電氣式連接，其中，該等複數個端子中之至少一者包含用於與該上IC封裝體之對應端子對接的一導電襯墊。
  25. 如申請專利範圍第24項的運算系統，其中，該下IC封裝體的IC晶粒包括該處理系統。
  26. 如申請專利範圍第24項的運算系統，其進一步包含設置於該PoP總成的該上IC封裝體中之一記憶體。
  27. 如申請專利範圍第24項的運算系統，其中，該PoP總成包括一通信系統的至少一部份。
  28. 如申請專利範圍第24項的運算系統，其中，該使用者介面裝置包含一裝置，該裝置係選自於由下列各者所組成的一群組：一音訊輸入裝置、一音訊輸出裝置、一小鍵盤、一觸控螢幕及一圖形顯示器。
  29. 如申請專利範圍第24項的運算系統，其進一步包含選自於由下列各者所組成之一群組的至少一組件：一天線、一電源供應器、一IC裝置、一電壓調節器、一輻射屏蔽件、一冷卻裝置及一被動電氣裝置。
TW100145083A 2010-12-16 2011-12-07 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成 TWI614865B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/970,114 US20120159118A1 (en) 2010-12-16 2010-12-16 Lower IC Package Structure for Coupling with an Upper IC Package to Form a Package-On-Package (PoP) Assembly and PoP Assembly Including Such a Lower IC Package Structure
US12/970,114 2010-12-16

Publications (2)

Publication Number Publication Date
TW201230278A TW201230278A (en) 2012-07-16
TWI614865B true TWI614865B (zh) 2018-02-11

Family

ID=46235994

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100145083A TWI614865B (zh) 2010-12-16 2011-12-07 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成

Country Status (6)

Country Link
US (2) US20120159118A1 (zh)
KR (1) KR20130076899A (zh)
CN (1) CN103270587B (zh)
SG (1) SG191002A1 (zh)
TW (1) TWI614865B (zh)
WO (1) WO2012082371A1 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120159118A1 (en) 2010-12-16 2012-06-21 Wong Shaw Fong Lower IC Package Structure for Coupling with an Upper IC Package to Form a Package-On-Package (PoP) Assembly and PoP Assembly Including Such a Lower IC Package Structure
EP3751604A1 (en) * 2011-08-16 2020-12-16 INTEL Corporation Offset interposers for large-bottom packages and large-die package-on-package structures
US8718550B2 (en) * 2011-09-28 2014-05-06 Broadcom Corporation Interposer package structure for wireless communication element, thermal enhancement, and EMI shielding
US20140001623A1 (en) * 2012-06-28 2014-01-02 Pramod Malatkar Microelectronic structure having a microelectronic device disposed between an interposer and a substrate
US9497861B2 (en) 2012-12-06 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
US8994176B2 (en) 2012-12-13 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
TWI489176B (zh) 2012-12-14 2015-06-21 Elan Microelectronics Corp 行動電子裝置的螢幕控制模組及其控制器
TWI584025B (zh) * 2012-12-14 2017-05-21 義隆電子股份有限公司 行動電子裝置的螢幕控制模組及其觸控面板控制器
TWI556033B (zh) * 2012-12-14 2016-11-01 義隆電子股份有限公司 行動電子裝置、其螢幕控制模組、及其觸控面板控制器
US9768048B2 (en) * 2013-03-15 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package structure
CN104051411B (zh) 2013-03-15 2018-08-28 台湾积体电路制造股份有限公司 叠层封装结构
US9596756B2 (en) 2013-09-06 2017-03-14 Apple Inc. Electronic device with printed circuit board noise reduction using elastomeric damming and damping structures
KR102134133B1 (ko) * 2013-09-23 2020-07-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR102245770B1 (ko) 2013-10-29 2021-04-28 삼성전자주식회사 반도체 패키지 장치
US9627329B1 (en) * 2014-02-07 2017-04-18 Xilinx, Inc. Interposer with edge reinforcement and method for manufacturing same
US9379097B2 (en) 2014-07-28 2016-06-28 Apple Inc. Fan-out PoP stacking process
CN105992625A (zh) * 2014-09-18 2016-10-05 英特尔公司 将wlcsp部件嵌入到e-wlb和e-plb中的方法
FR3029013A1 (fr) * 2014-11-21 2016-05-27 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique comprenant des puces empilees
US9773740B2 (en) 2014-11-26 2017-09-26 Stmicroelectronics (Grenoble 2) Sas Stacked electronic device including a protective wafer bonded to a chip by an infused adhesive
WO2016087904A1 (zh) 2014-12-05 2016-06-09 三星电子株式会社 制造半导体装置的设备和利用其制造半导体封装件的方法
US20160172292A1 (en) * 2014-12-16 2016-06-16 Mediatek Inc. Semiconductor package assembly
US10475715B2 (en) * 2015-06-17 2019-11-12 Intel Corporation Two material high K thermal encapsulant system
US9691675B1 (en) * 2015-12-22 2017-06-27 Intel Corporation Method for forming an electrical device and electrical devices
KR20170086921A (ko) 2016-01-19 2017-07-27 삼성전기주식회사 패키지기판 및 그 제조 방법
EP3449502B1 (en) 2016-04-26 2021-06-30 Linear Technology LLC Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US10177107B2 (en) * 2016-08-01 2019-01-08 Xilinx, Inc. Heterogeneous ball pattern package
US20180053753A1 (en) * 2016-08-16 2018-02-22 Freescale Semiconductor, Inc. Stackable molded packages and methods of manufacture thereof
US10079222B2 (en) 2016-11-16 2018-09-18 Powertech Technology Inc. Package-on-package structure and manufacturing method thereof
KR102494595B1 (ko) * 2016-11-21 2023-02-06 삼성전자주식회사 반도체 패키지
WO2018165922A1 (zh) * 2017-03-15 2018-09-20 深圳大趋智能科技有限公司 安全ic保护结构及电路板
US11112841B2 (en) * 2017-04-01 2021-09-07 Intel Corporation 5G mmWave cooling through PCB
KR102255758B1 (ko) 2017-04-26 2021-05-26 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US10217649B2 (en) * 2017-06-09 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package having an underfill barrier
KR102419154B1 (ko) * 2017-08-28 2022-07-11 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11328936B2 (en) * 2018-12-21 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with underfill
US11164804B2 (en) 2019-07-23 2021-11-02 International Business Machines Corporation Integrated circuit (IC) device package lid attach utilizing nano particle metallic paste
KR20210109258A (ko) 2020-02-27 2021-09-06 삼성전자주식회사 반도체 패키지 장치
KR20210126988A (ko) 2020-04-13 2021-10-21 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지
US11270986B2 (en) 2020-05-18 2022-03-08 Analog Devices, Inc. Package with overhang inductor
KR20210144050A (ko) 2020-05-21 2021-11-30 삼성전자주식회사 반도체 패키지
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US11296034B2 (en) * 2020-06-18 2022-04-05 Advanced Semiconductor Engineering, Inc. Substrate and semiconductor package comprising an interposer element with a slot and method of manufacturing the same
KR20220001311A (ko) 2020-06-29 2022-01-05 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지
US11652014B2 (en) * 2020-09-30 2023-05-16 Advanced Semiconductor Engineering, Inc. Electronic package and method of manufacturing the same
KR20220072458A (ko) 2020-11-25 2022-06-02 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US11705406B2 (en) * 2021-06-17 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming the same
US11765836B2 (en) 2022-01-27 2023-09-19 Xilinx, Inc. Integrated circuit device with edge bond dam

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040212082A1 (en) * 2000-09-21 2004-10-28 Jicheng Yang Method to prevent die attach adhesive contamination in stacked chips
TW200601516A (en) * 2004-06-25 2006-01-01 Advanced Semiconductor Eng Stacked multi-package module
TWI278122B (en) * 2005-06-17 2007-04-01 Advanced Semiconductor Eng Dispensing package of image sensor and its method
US20080157350A1 (en) * 2006-12-29 2008-07-03 Bok Eng Cheah Package on package design to improve functionality and efficiency
US20090166834A1 (en) * 2007-12-27 2009-07-02 Stats Chippac Ltd. Mountable integrated circuit package system with stacking interposer
TW200939451A (en) * 2008-03-06 2009-09-16 Advanced Semiconductor Eng Stacked semiconductor package
US20100148344A1 (en) * 2008-12-11 2010-06-17 Harry Chandra Integrated circuit package system with input/output expansion

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7985623B2 (en) * 2006-04-14 2011-07-26 Stats Chippac Ltd. Integrated circuit package system with contoured encapsulation
KR100792352B1 (ko) 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
US20080142996A1 (en) * 2006-12-19 2008-06-19 Gopalakrishnan Subramanian Controlling flow of underfill using polymer coating and resulting devices
JP4901458B2 (ja) 2006-12-26 2012-03-21 新光電気工業株式会社 電子部品内蔵基板
JP2008166527A (ja) 2006-12-28 2008-07-17 Spansion Llc 半導体装置およびその製造方法
JP2009135398A (ja) 2007-11-29 2009-06-18 Ibiden Co Ltd 組合せ基板
US7901987B2 (en) * 2008-03-19 2011-03-08 Stats Chippac Ltd. Package-on-package system with internal stacking module interposer
US7968373B2 (en) * 2008-05-02 2011-06-28 Stats Chippac Ltd. Integrated circuit package on package system
JP5645047B2 (ja) 2008-09-29 2014-12-24 日立化成株式会社 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ
US7863100B2 (en) * 2009-03-20 2011-01-04 Stats Chippac Ltd. Integrated circuit packaging system with layered packaging and method of manufacture thereof
US8080446B2 (en) * 2009-05-27 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with interposer interconnections and method of manufacture thereof
US8624364B2 (en) * 2010-02-26 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation connector and method of manufacture thereof
US20120159118A1 (en) 2010-12-16 2012-06-21 Wong Shaw Fong Lower IC Package Structure for Coupling with an Upper IC Package to Form a Package-On-Package (PoP) Assembly and PoP Assembly Including Such a Lower IC Package Structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040212082A1 (en) * 2000-09-21 2004-10-28 Jicheng Yang Method to prevent die attach adhesive contamination in stacked chips
TW200601516A (en) * 2004-06-25 2006-01-01 Advanced Semiconductor Eng Stacked multi-package module
TWI278122B (en) * 2005-06-17 2007-04-01 Advanced Semiconductor Eng Dispensing package of image sensor and its method
US20080157350A1 (en) * 2006-12-29 2008-07-03 Bok Eng Cheah Package on package design to improve functionality and efficiency
US20090166834A1 (en) * 2007-12-27 2009-07-02 Stats Chippac Ltd. Mountable integrated circuit package system with stacking interposer
TW200939451A (en) * 2008-03-06 2009-09-16 Advanced Semiconductor Eng Stacked semiconductor package
US20100148344A1 (en) * 2008-12-11 2010-06-17 Harry Chandra Integrated circuit package system with input/output expansion

Also Published As

Publication number Publication date
TW201230278A (en) 2012-07-16
SG191002A1 (en) 2013-07-31
WO2012082371A1 (en) 2012-06-21
CN103270587B (zh) 2017-03-15
KR20130076899A (ko) 2013-07-08
US20120159118A1 (en) 2012-06-21
US10879219B2 (en) 2020-12-29
US20180374833A1 (en) 2018-12-27
CN103270587A (zh) 2013-08-28

Similar Documents

Publication Publication Date Title
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
US9607947B2 (en) Reliable microstrip routing for electronics components
TWI479630B (zh) 具中心接觸件之增強堆疊微電子總成以及其之系統、模組及配置
KR101925427B1 (ko) 적층가능 마이크로전자 패키지 구조
JP5883456B2 (ja) 超小型電子アセンブリ及びシステム
US9917042B2 (en) 2.5D microelectronic assembly and method with circuit structure formed on carrier
JP6243509B2 (ja) 低減された高さのパッケージオンパッケージ構造
US10211160B2 (en) Microelectronic assembly with redistribution structure formed on carrier
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
JP2015095655A (ja) 半導体パッケージ及びその製造方法
KR20150094135A (ko) 반도체 패키지 및 이의 제조방법
JP2006196709A (ja) 半導体装置およびその製造方法
KR20110099555A (ko) 적층형 반도체 패키지
US20160307878A1 (en) Reconstituted wafer-level package dram
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
JP2006295183A (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
US9543277B1 (en) Wafer level packages with mechanically decoupled fan-in and fan-out areas
TWI435667B (zh) 印刷電路板組件
CN112614830A (zh) 一种封装模组及电子设备
KR20140115021A (ko) 반도체 패키지 및 그 제조방법
CN117393534A (zh) 一种芯片封装结构及电子设备
KR20070105613A (ko) 반도체 소자의 플립 칩 본딩 구조